JP3176267B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3176267B2
JP3176267B2 JP23518595A JP23518595A JP3176267B2 JP 3176267 B2 JP3176267 B2 JP 3176267B2 JP 23518595 A JP23518595 A JP 23518595A JP 23518595 A JP23518595 A JP 23518595A JP 3176267 B2 JP3176267 B2 JP 3176267B2
Authority
JP
Japan
Prior art keywords
metal layer
lid
metallized metal
sealing material
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23518595A
Other languages
English (en)
Other versions
JPH0982825A (ja
Inventor
浩二 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP23518595A priority Critical patent/JP3176267B2/ja
Publication of JPH0982825A publication Critical patent/JPH0982825A/ja
Application granted granted Critical
Publication of JP3176267B2 publication Critical patent/JP3176267B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般に図３に示すように、酸化アルミニウム
質焼結体等の電気絶縁材料から成り、その上面略中央部
に半導体素子Ｓを載置収容するための凹部２１ａ及び該
凹部２１ａ周辺より上面にかけて導出されたタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成る
メタライズ配線層２２を有する絶縁基体２１と、半導体
素子Ｓを外部電気回路に電気的に接続するために前記メ
タライズ配線層２２に銀ロウ等のロウ材を介し取着され
た外部リード端子２３と、蓋体２４とから構成されてお
り、絶縁基体２１の凹部２１ａ底面に半導体素子Ｓを載
置させるとともに該半導体素子Ｓをガラス、樹脂、ロウ
材等から成る接着剤を介して接着固定し、次に前記半導
体素子Ｓの各電極をボンディングワイヤ２５を介して所
定のメタライズ配線層２２に接続させ、しかる後、絶縁
基体２１上面に蓋体２４を半田等のロウ材から成る封止
材２６を介して接合し、絶縁基体２１と蓋体２４とから
成る容器内部に半導体素子Ｓを気密に収容することによ
って製品としての半導体装置となる。
【０００３】尚、前記半導体素子収納用パッケージにお
いては絶縁基体２１の上面で半導体素子Ｓが載置収容さ
れる凹部２１ａの周辺及び蓋体２４の下面に予めタング
ステン、モリブデン等の高融点金属粉末から成る同一寸
法形状の枠状の第１メタライズ金属層２７及び枠状の第
２メタライズ金属層２８が各々被着形成されており、絶
縁基体２１の第１メタライズ金属層２７と蓋体２４の第
２メタライズ金属層２８とを半田等のロウ材から成る封
止材２６で接合することによって蓋体２４は絶縁基体２
１に接合されることとなる。
【０００４】また前記半田等のロウ材から成る封止材２
６は絶縁基体２１に蓋体２４を接合させ、絶縁基体２１
と蓋体２４から成る容器内部に半導体素子Ｓを気密に収
容する際、その接合の作業性を向上させるために通常、
蓋体２４の第２メタライズ金属層２８表面に予め被着さ
れており、該蓋体２４の第２メタライズ金属層２８への
封止材２６の被着は例えば、半田粉末にフラックスを含
有させた半田ペーストを第２メタライズ金属層２８の表
面に従来周知のスクリーン印刷法等により印刷塗布する
とともにこれを約３５０℃の温度に加熱し、半田を加熱
溶融させることによって行われる。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
２１の第１メタライズ金属層２６と蓋体２４の第２メタ
ライズ金属層２８とを、蓋体２４の第２メタライズ金属
層２８に予め被着させておいた半田等のロウ材から成る
封止材２６を介して接合し、絶縁基体２１と蓋体２４と
から成る容器内部に半導体素子Ｓを気密に収容する際、
容器の内圧によって封止材２６の一部が外部に吹き飛ば
されて飛び散り、それが外部リード端子２３に付着して
外部リード端子２３を外部電気回路のソケットに挿入で
きなくなったり、外部リード端子２３がロウ付けされて
いる複数個のメタライズ配線層２２の露出表面に付着
し、隣接するメタライズ配線層２２間が電気的に短絡し
たりするという欠点を有していた。
【０００６】
【課題を解決するための手段】本発明は上面に半導体素
子が載置される載置部を有し、且つ該載置部を囲繞する
ように枠状の第１メタライズ金属層が被着形成された絶
縁基体と、下面にロウ材から成る封止材が被着された枠
状の第２メタライズ金属層を有する蓋体とから成り、前
記絶縁基体の第１メタライズ金属層と蓋体の第２メタラ
イズ金属層とを、該蓋体の第２メタライズ金属層に被着
させた封止材を介し接合させることによって絶縁基体と
蓋体とから成る容器内部に半導体素子を気密に収容する
半導体素子収納用パッケージであって、前記蓋体の第２
メタライズ金属層は内側枠と外側枠の二重枠構造を有し
ているとともに内側枠の幅を外側枠の幅より広くしたこ
とを特徴とするものである。
【０００７】
【０００８】また本発明は上面に半導体素子が載置され
る載置部を有し、且つ該載置部を囲繞するように枠状の
第１メタライズ金属層が被着形成された絶縁基体と、下
面にロウ材から成る封止材が被着された枠状の第２メタ
ライズ金属層を有する蓋体とから成り、前記絶縁基体の
第１メタライズ金属層と蓋体の第２メタライズ金属層と
を、該蓋体の第２メタライズ金属層に被着させた封止材
を介し接合させることによって絶縁基体と蓋体とから成
る容器内部に半導体素子を気密に収容する半導体素子収
納用パッケージであって、前記蓋体の第２メタライズ金
属層は内側枠と外側枠の二重枠構造を有しているととも
に、内側枠に被着される封止材の厚みを外側枠に被着さ
れる封止材の厚みより厚くしたことを特徴とするもので
ある。
【０００９】本発明の半導体素子収納用パッケージよれ
ば、蓋体に被着させた枠状の第２メタライズ金属層を内
側枠と外側枠の二重枠構造になしたことから絶縁基体の
第１メタライズ金属層と蓋体の内側枠と外側枠とから成
る第２メタライズ金属層とを、蓋体の第２メタライズ金
属層に予め被着させておいた半田等のロウ材から成る封
止材を介して接合し、絶縁基体と蓋体とから成る容器内
部に半導体素子を気密に収容する際、容器の内圧が封止
材を加熱溶融させる熱によって高くなり、蓋体の第２メ
タライズ金属層の内側枠に被着されている封止材の一部
を外側に吹き飛ばすがその吹き飛ばされた封止材の一部
は第２メタライズ金属層の外側枠に被着されている封止
材に付着し吸収されて外部に飛び散ることはなく、また
容器の内圧は第２メタライズ金属層に被着されている封
止材の一部を吹き飛ばすことによって小さくなり、第２
メタライズ金属層の外側枠に被着されている封止材を吹
き飛ばすことはなく、その結果、封止材の外部への飛び
散りを有効に防止しつつ絶縁基体と蓋体とを確実、強固
に接合させることができ、これによって隣接するメタラ
イズ配線層間の電気的短絡がなく、内部に収容する半導
体素子の気密封止を完全として半導体素子を長期間にわ
たり正常に作動させることが可能となるとともに外部リ
ード端子を外部電気回路のソケット等に確実に挿入させ
ることが可能となる。
【００１０】また本発明の半導体素子収納用パッケージ
よれば、蓋体の第２メタライズ金属層の内側枠の幅を外
側枠の幅より広くしておく、或いは蓋体の第２メタライ
ズ金属層の内側枠に被着される封止材の厚みを、外側枠
に被着される封止材の厚みより厚くしておくと容器の内
圧が高くなってもその圧力は第２メタライズ金属層の内
側枠に被着されている封止材の一部を吹き飛ばすことに
よって極めて小さなものとなり、その結果、容器の内圧
で第２メタライズ金属層の外側枠に被着されている封止
材が吹き飛ばされ外部に飛び散ることは皆無で、これに
よって隣接するメタライズ配線層間の電気的短絡をより
有効に防止することができるとともに外部リード端子の
外部電気回路に設けたソケット等への挿入をより完全と
なすことができる。
【００１１】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施例を示し、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体素
子３を収容する容器４が構成される。
【００１２】前記絶縁基体１はその上面中央部に半導体
素子３を収容する空所を形成するための凹部１ａが設け
てあり、該凹部１ａ底面には半導体素子３が載置され、
ガラス、樹脂、ロウ材等の接着材を介して接着固定され
る。
【００１３】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合には、酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等の原料粉末に適当な有機バ
インダー、溶剤等を添加混合して泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法を
採用することによってセラミックグリーンシート（セラ
ミック生シート）と成し、しかる後、前記セラミックグ
リーンシートに適当な打ち抜き加工を施すとともにこれ
を複数枚積層し、約１６００℃の温度で焼成することに
よって製作される。
【００１４】また前記絶縁基体１は凹部１ａ周辺から上
面にかけて複数個のメタライズ配線層５が被着形成され
ており、該メタライズ配線層５の凹部１ａ周辺部は半導
体素子３の各電極がボンディングワイヤ６を介して電気
的に接続され、また絶縁基体１の上面に導出された部位
には外部電気回路と接続される外部リード端子７が銀ロ
ウ等のロウ材を介して取着されている。
【００１５】前記メタライズ配線層５は半導体素子３の
各電極を外部電気回路に接続する際の導電路として作用
し、タングステン、モリブデン、マンガン等の高融点金
属粉末により形成されている。
【００１６】前記メタライズ配線層５はタングステン、
モリブデン、マンガン等の高融点金属粉末に適当な有機
バインダー、溶剤、可塑剤等を添加混合して得た金属ペ
ーストを従来周知のスクリーン印刷法等の厚膜手法を採
用し、絶縁基体１となるセラミックグリーンシートに予
め所定パターンに印刷塗布しておくことによって絶縁基
体１の凹部１ａ周辺から上面にかけて被着形成される。
【００１７】尚、前記メタライズ配線層５はその表面に
ニッケル、金等の良導電性で、且つ耐蝕性及びロウ材と
の濡れ性が良好な金属をメッキ法により１μｍ乃至２０
μｍの厚みに層着させておくと、メタライズ配線層５の
酸化腐食を有効に防止することができるとともにメタラ
イズ配線層５とボンディングワイヤ６との接続及びメタ
ライズ配線層５と外部リード端子７とのロウ付けを極め
て強固となすことができる。従って、前記メタライズ配
線層５の酸化腐食を防止し、メタライズ配線層５とボン
ディングワイヤ６との接続及びメタライズ配線層５と外
部リード端子７とのロウ付けを強固となすにはメタライ
ズ配線層５の表面にニッケル、金等を１μｍ乃至２０μ
ｍの厚みに層着させておくことが好ましい。
【００１８】また一方、前記メタライズ配線層５にロウ
付けされる外部リード端子７は内部に収容する半導体素
子３を外部電気回路に接続する作用を為し、外部リード
端子７を外部電気回路のソケット等に挿入し、外部電気
回路と接続することによって内部に収容される半導体素
子３はボンディングワイヤ６、メタライズ配線層５及び
外部リード端子７を介し外部電気回路に電気的に接続さ
れることとなる。
【００１９】前記外部リード端子７は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等の金属材料から成り、
該鉄ーニッケルーコバルト合金等のインゴット（塊）に
圧延加工法や打ち抜き加工法等、従来周知の金属加工法
を施すことによって所定の形状に形成される。
【００２０】前記外部リード端子７はまたその表面にニ
ッケル、金等の良導電性で、且つ耐蝕性に優れた金属を
メッキ法により１μｍ乃至２０μｍの厚みに層着させて
おくと、外部リード端子７の酸化腐食を有効に防止する
ことができるとともに外部リード端子７と外部電気回路
との電気的接続を良好となすことができる。従って、前
記外部リード端子７はその表面にニッケル、金等をメッ
キ法により１μｍ乃至２０μｍの厚みに層着させておく
ことが好ましい。
【００２１】更に前記外部リード端子７が取着された絶
縁基体１はその上面で凹部１ａ周辺に該凹部１ａを囲繞
するようにして枠状の第１メタライズ金属層９が被着さ
れており、かかる第１メタライズ金属層９には蓋体２が
封止材８を介して接合され、これによって絶縁基体１と
蓋体２とから成る容器４内部に半導体素子３が気密に収
容される。
【００２２】前記絶縁基体１の上面に被着させた第１メ
タライズ金属層９は、例えばタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、該タングス
テン等の高融点金属粉末に適当な有機バインダー、溶
剤、可塑剤等を添加混合して得た金属ペーストを従来周
知のスクリーン印刷法等の厚膜手法を採用し、絶縁基体
１となるセラミックグリーンシートに予め所定パターン
に印刷塗布しておくことによって絶縁基体１の凹部１ａ
周辺に枠状に被着形成される。
【００２３】尚、前記枠状の第１メタライズ金属層９は
その表面に封止材８との濡れ性を改善するためニッケル
及び金から成るメッキ層が順次層着される。
【００２４】また前記絶縁基体１の上面に接合される蓋
体２は酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラス
セラミックス焼結体等の電気絶縁材料から成り、その下
面に予め枠状の第２メタライズ金属層１０を被着させて
おき、該枠状の第２メタライズ金属層１０を絶縁基体１
上面の枠状の第１メタライズ金属層９に封止材８を介し
接合させることによって蓋体２は絶縁基体１に接合され
る。
【００２５】前記蓋体２は例えば、酸化アルミニウム質
焼結体から成る場合、酸化アルミニウム、酸化珪素、酸
化マグネシウム、酸化カルシウム等の原料粉末を所定の
プレス型内に充填させるとともにこれを一定圧力で押圧
して成形し、しかる後、前記成形品を約１５００℃の温
度で焼成することによって製作される。
【００２６】また前記蓋体２の下面に被着されている枠
状の第２メタライズ金属層１０はタングステンやモリブ
デン、マンガン等の高融点金属粉末、或いは銀ーバラジ
ウム等の金属材料から成り、タングステン等の粉末に有
機溶剤、溶媒を添加混合して得た金属ペーストを蓋体２
となる成形体に予めスクリーン印刷法により印刷塗布し
ておくことによって、或いは形成品を焼成して得た蓋体
２の下面にスクリーン印刷法により印刷塗布し、これを
焼き付けることによって蓋体２の下面に枠状に被着され
る。
【００２７】更に前記蓋体２の下面に被着されている枠
状の第２メタライズ金属層１０は図２に示すように内側
枠１０ａと外側枠１０ｂから成る二重枠構造を有してい
る。
【００２８】前記蓋体２の第２メタライズ金属層１０は
内側枠１０ａと外側枠１０ｂとで二重枠構造となしたこ
とから絶縁基体１の第１メタライズ金属層９と蓋体２の
第２メタライズ金属層１０とを後述する蓋体２の第２メ
タライズ金属層１０に予め被着させておいた半田等のロ
ウ材から成る封止材８を介して接合し、絶縁基体１と蓋
体２とから成る容器４内部に半導体素子３を気密に収容
する際、容器４の内圧が封止材８を加熱溶融させる熱に
よって高くなり、第２メタライズ金属層１０の内側枠１
０ａに被着されている封止材８の一部を外側に吹き飛ば
すがその吹き飛ばされた封止材８の一部は第２メタライ
ズ金属層１０の外側枠１０ｂに被着されている封止材８
に付着し吸収されて外部に飛び散ることはなく、また容
器４の内圧は第２メタライズ金属層１０の内側枠１０ａ
に被着されている封止材８の一部を吹き飛ばすことによ
り小さくなって第２メタライズ金属層１０の外側枠１０
ｂに被着されている封止材８を吹き飛ばすことはなく、
その結果、封止材８の外部への飛び散りを有効に防止し
つつ絶縁基体１と蓋体２とを確実、強固に接合させるこ
とができ、これによって隣接するメタライズ配線層５間
の電気的短絡がなく、内部に収容する半導体素子３の気
密封止を完全として半導体素子３を長期間にわたり正常
に作動させることが可能となるとともに外部リード端子
７を外部電気回路のソケット等に確実に挿入させること
が可能となる。
【００２９】また前記二重枠構造をなす第２メタライズ
金属層１０はその内側枠１０ａの幅Ｔ1 を０．２４ｍｍ
乃至６．８ｍｍ、外側枠１０ｂの幅Ｔ2 を０．２ｍｍ乃
至４ｍｍとし、内側枠１０ａの幅Ｔ1 を外側枠１０ｂの
幅Ｔ2 より１．２乃至１．７倍程度広いものとしておく
と、絶縁基体１の第１メタライズ金属層９と蓋体２の第
２メタライズ金属層１０とを半田等のロウ材から成る封
止材８を介して接合し、容器４内部に半導体素子３を気
密に収容する際、容器４の内圧が高くなってもその圧力
は第２メタライズ金属層１０の内側枠１０ａに被着され
ている封止材８の一部を吹き飛ばすことによって極めて
小さなものとなり、その結果、容器４の内圧で第２メタ
ライズ金属層１０の外側枠１０ｂに被着されている封止
材８が吹き飛ばされ外部に飛び散ることは皆無となり、
これによって隣接するメタライズ配線層５間の電気的短
絡をより有効に防止することができるとともに外部リー
ド端子７の外部電気回路に設けたソケット等への挿入を
より完全となすことができる。従って、前記二重枠構造
をなす第２メタライズ金属層１０はその内側枠１０ａの
幅Ｔ1 を外側枠１０ｂの幅Ｔ2 より１．２乃至１．７倍
程度広いものとしておくことが好ましい。
【００３０】更に前記二重枠構造をなす第２メタライズ
金属層１０はその内側枠１０ａと外側枠１０ｂとの間の
間隔Ｔ3 を０．１ｍｍ以上となしておくと内側枠１０ａ
に被着させた封止材８の飛び散りを外側枠１０ｂに被着
させた封止材８で完全に吸収することができる。従っ
て、前記二重枠構造をなす第２メタライズ金属層１０は
その内側枠１０ａと外側枠１０ｂとの間の間隔Ｔ3 を
０．１ｍｍ以上となしておくことが好ましい。
【００３１】また更に前記蓋体２の下面に被着させた第
２メタライズ金属層１０の表面には絶縁基体１と蓋体２
とから成る容器４内部に半導体素子３を気密に収容する
際、その接合の作業性を向上させるために半田等のロウ
材から成る封止材８が予め被着されており、該蓋体２の
第２メタライズ金属層１０への封止材８の被着は例え
ば、半田粉末にフラックスを含有させた半田ペーストを
第２メタライズ金属層１０の表面に従来周知のスクリー
ン印刷法等により印刷塗布するとともにこれを約３５０
℃の温度に加熱し、半田を加熱溶融させることによって
行われる。
【００３２】前記第２メタライズ金属層１０に予め被着
される封止材８は第２メタライズ金属層１０の内側枠１
０ａに被着される封止材８の厚みを５０μｍ〜４２０μ
ｍとし、外側枠１０ｂに被着される封止材８の厚みを３
０μｍ〜４００μｍとして、内側枠１０ａに被着される
封止材８の厚みを外側枠１０ｂに被着される封止材８の
厚みより厚くすると、絶縁基体１の第１メタライズ金属
層９と蓋体２の第２メタライズ金属層１０とを半田等の
ロウ材から成る封止材８を介して接合し、容器４内部に
半導体素子３を気密に収容する際、容器４の内圧が高く
なってもその圧力は第２メタライズ金属層１０の内側枠
１０ａに被着されている封止材８の一部を吹き飛ばすこ
とによって極めて小さなものとなり、その結果、容器４
の内圧で第２メタライズ金属層１０の外側枠１０ｂに被
着されている封止材８が吹き飛ばされ外部に飛び散るこ
とは皆無となり、これによって隣接するメタライズ配線
層５間の電気的短絡をより有効に防止することができる
とともに外部リード端子７の外部電気回路に設けたソケ
ット等への挿入をより完全となすことができる。従っ
て、前記第２メタライズ金属層１０の内側枠１０ａに被
着される封止材８の厚みは外側枠１０ｂに被着される封
止材８の厚みより厚くすることが好ましい。
【００３３】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体１の凹部１ａ底面に半導体素子３
を載置させるとともに該半導体素子３をガラス、樹脂、
ロウ材等から成る接着剤を介して接着固定し、次に前記
半導体素子３の各電極をボンディングワイヤ６を介して
所定のメタライズ配線層５に接続させ、しかる後、絶縁
基体１上面に蓋体２を半田等のロウ材から成る封止材８
を介して接合し、絶縁基体１と蓋体２とから成る容器４
内部に半導体素子３を気密に収容することによって製品
としての半導体装置となる。
【００３４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００３５】
【発明の効果】本発明の半導体素子収納用パッケージよ
れば、蓋体に被着させた枠状の第２メタライズ金属層を
内側枠と外側枠の二重枠構造になしたことから絶縁基体
の第１メタライズ金属層と蓋体の内側枠と外側枠とから
成る第２メタライズ金属層とを、蓋体の第２メタライズ
金属層に予め被着させておいた半田等のロウ材から成る
封止材を介して接合し、絶縁基体と蓋体とから成る容器
内部に半導体素子を気密に収容する際、容器の内圧が封
止材を加熱溶融させる熱によって高くなり、蓋体の第２
メタライズ金属層の内側枠に被着されている封止材の一
部を外側に吹き飛ばすがその吹き飛ばされた封止材の一
部は第２メタライズ金属層の外側枠に被着されている封
止材に付着し吸収されて外部に飛び散ることはなく、ま
た容器の内圧は第２メタライズ金属層に被着されている
封止材の一部を吹き飛ばすことによって小さくなり、第
２メタライズ金属層の外側枠に被着されている封止材を
吹き飛ばすことはなく、その結果、封止材の外部への飛
び散りを有効に防止しつつ絶縁基体と蓋体とを確実、強
固に接合させることができ、これによって隣接するメタ
ライズ配線層間の電気的短絡がなく、内部に収容する半
導体素子の気密封止を完全として半導体素子を長期間に
わたり正常に作動させることが可能となるとともに外部
リード端子を外部電気回路のソケット等に確実に挿入さ
せることが可能となる。
【００３６】また本発明の半導体素子収納用パッケージ
よれば、蓋体の第２メタライズ金属層の内側枠の幅を外
側枠の幅より広くしておく、或いは蓋体の第２メタライ
ズ金属層の内側枠に被着される封止材の厚みを、外側枠
に被着される封止材の厚みより厚くしておくと容器の内
圧が高くなってもその圧力は第２メタライズ金属層の内
側枠に被着されている封止材の一部を吹き飛ばすことに
よって極めて小さなものとなり、その結果、容器の内圧
で第２メタライズ金属層の外側枠に被着されている封止
材が吹き飛ばされ外部に飛び散ることは皆無で、これに
よって隣接するメタライズ配線層間の電気的短絡をより
有効に防止することができるとともに外部リード端子の
外部電気回路に設けたソケット等への挿入をより完全と
なすことができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの蓋体
の平面図である。
【図３】従来の半導体素子収納用パッケージの断面図で
ある。
【符号の説明】
１・・・・・・絶縁基体 １ａ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・メタライズ配線層 ８・・・・・・封止材 ９・・・・・・第１メタライズ金属層 １０・・・・・・第２メタライズ金属層 １０ａ・・・・・内側枠 １０ｂ・・・・・外側枠

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】上面に半導体素子が載置される載置部を有
    し、且つ該載置部を囲繞するように枠状の第１メタライ
    ズ金属層が被着形成された絶縁基体と、下面にロウ材か
    ら成る封止材が被着された枠状の第２メタライズ金属層
    を有する蓋体とから成り、前記絶縁基体の第１メタライ
    ズ金属層と蓋体の第２メタライズ金属層とを、該蓋体の
    第２メタライズ金属層に被着させた封止材を介し接合さ
    せることによって絶縁基体と蓋体とから成る容器内部に
    半導体素子を気密に収容する半導体素子収納用パッケー
    ジであって、前記蓋体の第２メタライズ金属層は内側枠
    と外側枠の二重枠構造を有しているとともに内側枠の幅
    が外側枠の幅より広いことを特徴とする半導体素子収納
    用パッケージ。
  2. 【請求項２】上面に半導体素子が載置される載置部を有
    し、且つ該載置部を囲繞するように枠状の第１メタライ
    ズ金属層が被着形成された絶縁基体と、下面にロウ材か
    ら成る封止材が被着された枠状の第２メタライズ金属層
    を有する蓋体とから成り、前記絶縁基体の第１メタライ
    ズ金属層と蓋体の第２メタライズ金属層とを、該蓋体の
    第２メタライズ金属層に被着させた封止材を介し接合さ
    せることによって絶縁基体と蓋体とから成る容器内部に
    半導体素子を気密に収容する半導体素子収納用パッケー
    ジであって、前記蓋体の第２メタライズ金属層は内側枠
    と外側枠の二重枠構造を有しているとともに、内側枠に
    被着される封止材の厚みが外側枠に被着される封止材の
    厚みより厚いことを特徴とする半導体素子収納用パッケ
    ージ。
JP23518595A 1995-09-13 1995-09-13 半導体素子収納用パッケージ Expired - Fee Related JP3176267B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23518595A JP3176267B2 (ja) 1995-09-13 1995-09-13 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23518595A JP3176267B2 (ja) 1995-09-13 1995-09-13 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH0982825A JPH0982825A (ja) 1997-03-28
JP3176267B2 true JP3176267B2 (ja) 2001-06-11

Family

ID=16982335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23518595A Expired - Fee Related JP3176267B2 (ja) 1995-09-13 1995-09-13 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3176267B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6236929B2 (ja) * 2012-09-26 2017-11-29 日本電気株式会社 気密封止パッケージ及びその製造方法

Also Published As

Publication number Publication date
JPH0982825A (ja) 1997-03-28

Similar Documents

Publication Publication Date Title
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3046148B2 (ja) 電子部品収納用パッケージ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP4051162B2 (ja) 電子部品収納用容器の製造方法
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP3210838B2 (ja) 半導体素子収納用パッケージの製造方法
JP3138186B2 (ja) 半導体装置
JP3207118B2 (ja) 半導体素子収納用パッケージ
JP3464143B2 (ja) 電子部品収納用パッケージ
JP2948991B2 (ja) 半導体素子収納用パッケージ
JP2746802B2 (ja) 半導体装置
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JPH0745962Y2 (ja) 半導体素子収納用パッケージ
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JP2851740B2 (ja) 電子部品収納用パッケージ
JPH08125049A (ja) 半導体素子収納用パッケージ
JPH1167950A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees