JPH0951050A - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法Info
- Publication number
- JPH0951050A JPH0951050A JP19952795A JP19952795A JPH0951050A JP H0951050 A JPH0951050 A JP H0951050A JP 19952795 A JP19952795 A JP 19952795A JP 19952795 A JP19952795 A JP 19952795A JP H0951050 A JPH0951050 A JP H0951050A
- Authority
- JP
- Japan
- Prior art keywords
- ball
- shaped terminal
- brazing
- brazing material
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】絶縁基体下面に設けた凹部内面に形成した接続
パッドとボール状端子とのロウ付け取着の信頼性が低
い。 【解決手段】前記ボール状端子７の接続パッド５ａへの
ロウ付けが下記（ａ）乃至（ｃ）の工程により行われ
る。 （ａ）内面に接続パッド５ａが形成されている絶縁基体
１下面の凹部１ｂ内に、ロウ材粉末にフラックスを添加
混合して成るロウ材ペースト９を充填する工程 （ｂ）ボール状端子７をロウ材で形成するとともに該ボ
ール状端子７を前記ロウ材ペースト９の充填された凹部
１ｂ上に載置させる工程 （ｃ）前記ロウ材ペースト９及びボール状端子７を加熱
し、ロウ材ペースト９中のロウ材とボール状端子７を溶
融一体化させるとともに接続パッド５ａにロウ付け接合
する。
パッドとボール状端子とのロウ付け取着の信頼性が低
い。 【解決手段】前記ボール状端子７の接続パッド５ａへの
ロウ付けが下記（ａ）乃至（ｃ）の工程により行われ
る。 （ａ）内面に接続パッド５ａが形成されている絶縁基体
１下面の凹部１ｂ内に、ロウ材粉末にフラックスを添加
混合して成るロウ材ペースト９を充填する工程 （ｂ）ボール状端子７をロウ材で形成するとともに該ボ
ール状端子７を前記ロウ材ペースト９の充填された凹部
１ｂ上に載置させる工程 （ｃ）前記ロウ材ペースト９及びボール状端子７を加熱
し、ロウ材ペースト９中のロウ材とボール状端子７を溶
融一体化させるとともに接続パッド５ａにロウ付け接合
する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージの製造方法に関す
るものである。
るための半導体素子収納用パッケージの製造方法に関す
るものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ（大規模
集積回路素子）等の半導体集積回路素子を収容するため
の半導体素子収納用パッケージは、一般にアルミナセラ
ミックス等の電気絶縁材料から成り、その上面の略中央
部に半導体集積回路素子を載置収容するための凹所を有
する絶縁基体と、前記絶縁基体の凹所周辺から下面にか
けて導出されるタングステン、モリブデン等の高融点金
属粉末から成る複数個のメタライズ配線層と、前記絶縁
基体の下面に設けた凹部内面に形成され、前記メタライ
ズ配線層が電気的に接続される複数個の接続パッドと、
前記接続パッドにロウ付け取着されるボール状端子と、
蓋体とから構成されており、絶縁基体の凹所底面に半導
体集積回路素子をガラス、樹脂、ロウ材等から成る接着
剤を介して接着固定させ、半導体集積回路素子の各電極
とメタライズ配線層とをボンディングワイヤを介して電
気的に接続させるとともに絶縁基体上面に蓋体をガラ
ス、樹脂等の封止材を介して接合させ、絶縁基体と蓋体
とから成る容器内部に半導体集積回路素子を気密に収容
することによって製品としての半導体装置となる。
集積回路素子）等の半導体集積回路素子を収容するため
の半導体素子収納用パッケージは、一般にアルミナセラ
ミックス等の電気絶縁材料から成り、その上面の略中央
部に半導体集積回路素子を載置収容するための凹所を有
する絶縁基体と、前記絶縁基体の凹所周辺から下面にか
けて導出されるタングステン、モリブデン等の高融点金
属粉末から成る複数個のメタライズ配線層と、前記絶縁
基体の下面に設けた凹部内面に形成され、前記メタライ
ズ配線層が電気的に接続される複数個の接続パッドと、
前記接続パッドにロウ付け取着されるボール状端子と、
蓋体とから構成されており、絶縁基体の凹所底面に半導
体集積回路素子をガラス、樹脂、ロウ材等から成る接着
剤を介して接着固定させ、半導体集積回路素子の各電極
とメタライズ配線層とをボンディングワイヤを介して電
気的に接続させるとともに絶縁基体上面に蓋体をガラ
ス、樹脂等の封止材を介して接合させ、絶縁基体と蓋体
とから成る容器内部に半導体集積回路素子を気密に収容
することによって製品としての半導体装置となる。
【０００３】かかる半導体装置は絶縁基体下面の接続パ
ッドにロウ付けされているボール状端子を外部電気回路
基板の配線導体上に載置当接させ、しかる後、前記ボー
ル状端子半田を介し配線導体に接合させることによって
外部電気回路基板上に実装され、同時に半導体素子収納
用パッケージの内部に収容されている半導体集積回路素
子はその各電極がメタライズ配線層及びボール状端子を
介して外部電気回路に電気的に接続されることとなる。
ッドにロウ付けされているボール状端子を外部電気回路
基板の配線導体上に載置当接させ、しかる後、前記ボー
ル状端子半田を介し配線導体に接合させることによって
外部電気回路基板上に実装され、同時に半導体素子収納
用パッケージの内部に収容されている半導体集積回路素
子はその各電極がメタライズ配線層及びボール状端子を
介して外部電気回路に電気的に接続されることとなる。
【０００４】また前記半導体素子収納用パッケージにお
いては通常、各接続パッドへのボール状端子のロウ付け
が、まずボール状端子を半田等の低融点のロウ材で形成
し、次に前記ロウ材から成るボール状端子の表面にフラ
ックを付着させるとともにこれを絶縁基体下面の凹部上
に載置させ、最後に前記ボール状端子を加熱溶融し、一
部を凹部内面に形成されている接続パッドに接合させる
ことによって行われている。
いては通常、各接続パッドへのボール状端子のロウ付け
が、まずボール状端子を半田等の低融点のロウ材で形成
し、次に前記ロウ材から成るボール状端子の表面にフラ
ックを付着させるとともにこれを絶縁基体下面の凹部上
に載置させ、最後に前記ボール状端子を加熱溶融し、一
部を凹部内面に形成されている接続パッドに接合させる
ことによって行われている。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージの製造方法において
は、絶縁基体の下面に設けた凹部上にロウ材から成るボ
ール状端子を載置させる際、ボール状端子と絶縁基体の
凹部内面に形成した接続パッドとの接触面積が極めて狭
いものとなり、その結果、ボール状端子を加熱溶融させ
ても溶融したボール状端子が接続パッドの全体に広がっ
て接合せず、ボール状端子の接続パッドへのロウ付け取
着の信頼性が低いものとなる欠点を有していた。
来の半導体素子収納用パッケージの製造方法において
は、絶縁基体の下面に設けた凹部上にロウ材から成るボ
ール状端子を載置させる際、ボール状端子と絶縁基体の
凹部内面に形成した接続パッドとの接触面積が極めて狭
いものとなり、その結果、ボール状端子を加熱溶融させ
ても溶融したボール状端子が接続パッドの全体に広がっ
て接合せず、ボール状端子の接続パッドへのロウ付け取
着の信頼性が低いものとなる欠点を有していた。
【０００６】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージの製造方法は電気絶縁材料から成り、上面
に半導体素子が載置される載置部を、下面に多数の凹部
を有する絶縁基体と、該絶縁基体の半導体素子が載置さ
れる載置部周辺から下面にかけて導出される複数個のメ
タライズ配線層と、前記絶縁基体下面の凹部内面に形成
され、前記メタライズ配線層が電気的に接続される複数
個の接続パッドと、前記接続パッドにロウ付けされるボ
ール状端子とから成る半導体素子収納用パッケージであ
って、前記ボール状端子の接続パッドへのロウ付けが下
記（ａ）乃至（ｃ）の工程により行われることを特徴と
するものである。
用パッケージの製造方法は電気絶縁材料から成り、上面
に半導体素子が載置される載置部を、下面に多数の凹部
を有する絶縁基体と、該絶縁基体の半導体素子が載置さ
れる載置部周辺から下面にかけて導出される複数個のメ
タライズ配線層と、前記絶縁基体下面の凹部内面に形成
され、前記メタライズ配線層が電気的に接続される複数
個の接続パッドと、前記接続パッドにロウ付けされるボ
ール状端子とから成る半導体素子収納用パッケージであ
って、前記ボール状端子の接続パッドへのロウ付けが下
記（ａ）乃至（ｃ）の工程により行われることを特徴と
するものである。
【０００７】（ａ）内面に接続パッドが形成されている
絶縁基体下面の凹部内に、ロウ材粉末にフラックスを添
加混合して成るロウ材ペーストを充填する工程 （ｂ）ボール状端子をロウ材で形成するとともに該ボー
ル状端子を前記ロウ材ペーストの充填された凹部上に載
置させる工程 （ｃ）前記ロウ材ペースト及びボール状端子を加熱し、
ロウ材ペースト中のロウ材とボール状端子を溶融一体化
させるとともに接続パッドにロウ付けする工程。
絶縁基体下面の凹部内に、ロウ材粉末にフラックスを添
加混合して成るロウ材ペーストを充填する工程 （ｂ）ボール状端子をロウ材で形成するとともに該ボー
ル状端子を前記ロウ材ペーストの充填された凹部上に載
置させる工程 （ｃ）前記ロウ材ペースト及びボール状端子を加熱し、
ロウ材ペースト中のロウ材とボール状端子を溶融一体化
させるとともに接続パッドにロウ付けする工程。
【０００８】本発明の半導体素子収納用パッケージの製
造方法によれば、ボール状端子をロウ材で形成するとと
もに絶縁基体の凹部内に予めロウ材ペーストを充填した
ことからロウ材ペースト中のロウ材とボール状端子とを
加熱によって溶融一体化させれば絶縁基体の凹部内面に
被着形成されている接続パッドの略全面にボール状端子
を接合させることができ、これによって接続パッドに対
するボール状端子のロウ付け取着の信頼性を極めて高い
ものとなすことができる。
造方法によれば、ボール状端子をロウ材で形成するとと
もに絶縁基体の凹部内に予めロウ材ペーストを充填した
ことからロウ材ペースト中のロウ材とボール状端子とを
加熱によって溶融一体化させれば絶縁基体の凹部内面に
被着形成されている接続パッドの略全面にボール状端子
を接合させることができ、これによって接続パッドに対
するボール状端子のロウ付け取着の信頼性を極めて高い
ものとなすことができる。
【０００９】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明の製造方法によって製造さ
れた半導体素子収納用パッケージの一実施例を示し、１
は絶縁基体、２は蓋体である。この絶縁基体１と蓋体２
とで半導体集積回路素子３を収容する容器４が構成され
る。
細に説明する。図１は本発明の製造方法によって製造さ
れた半導体素子収納用パッケージの一実施例を示し、１
は絶縁基体、２は蓋体である。この絶縁基体１と蓋体２
とで半導体集積回路素子３を収容する容器４が構成され
る。
【００１０】前記絶縁基体１はその上面中央部に半導体
集積回路素子３が載置収容される凹状の載置部１ａが設
けてあり、該凹状の載置部１ａには半導体集積回路素子
３がガラス、樹脂等の接着剤を介して接着固定される。
集積回路素子３が載置収容される凹状の載置部１ａが設
けてあり、該凹状の載置部１ａには半導体集積回路素子
３がガラス、樹脂等の接着剤を介して接着固定される。
【００１１】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、溶剤等を添加混合して泥漿物を作るとともに該泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってグリーンシート（生シート）と成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともにこれを複数枚積層し、約１６００℃の温度
で焼成することによって製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、溶剤等を添加混合して泥漿物を作るとともに該泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってグリーンシート（生シート）と成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともにこれを複数枚積層し、約１６００℃の温度
で焼成することによって製作される。
【００１２】また前記絶縁基体１は半導体集積回路素子
３が載置収容される凹状の載置部１ａ周辺から下面にか
けて複数個のメタライズ配線層５が被着形成されてお
り、更に前記絶縁基体１の下面には凹部１ｂが設けら
れ、該凹部１ｂの内面には前記メタライズ配線層５が電
気的に接続される接続パッド５ａが被着形成されてい
る。
３が載置収容される凹状の載置部１ａ周辺から下面にか
けて複数個のメタライズ配線層５が被着形成されてお
り、更に前記絶縁基体１の下面には凹部１ｂが設けら
れ、該凹部１ｂの内面には前記メタライズ配線層５が電
気的に接続される接続パッド５ａが被着形成されてい
る。
【００１３】前記メタライズ配線層５及び接続パッド５
ａはタングステン、モリブデン等の高融点金属粉末から
成り、タングステン等の高融点金属粉末に適当な有機バ
インダー、可塑剤、溶剤を添加混合して得た金属ペース
トを絶縁基体１となるセラミックグリーンシートに予め
従来周知のスクリーン印刷法により所定パターンに印刷
塗布しておくことによって絶縁基体１の各々所定位置に
所定パターンに被着形成される。
ａはタングステン、モリブデン等の高融点金属粉末から
成り、タングステン等の高融点金属粉末に適当な有機バ
インダー、可塑剤、溶剤を添加混合して得た金属ペース
トを絶縁基体１となるセラミックグリーンシートに予め
従来周知のスクリーン印刷法により所定パターンに印刷
塗布しておくことによって絶縁基体１の各々所定位置に
所定パターンに被着形成される。
【００１４】前記メタライズ配線層５は半導体集積回路
素子３の各電極を後述する接続パッド５ａに取着される
ボール状端子７に電気的に接続させる作用を為し、絶縁
基体１の凹状の載置部１ａ周辺に位置する領域には半導
体集積回路素子３の各電極がボンディングワイヤ６を介
して電気的に接続される。
素子３の各電極を後述する接続パッド５ａに取着される
ボール状端子７に電気的に接続させる作用を為し、絶縁
基体１の凹状の載置部１ａ周辺に位置する領域には半導
体集積回路素子３の各電極がボンディングワイヤ６を介
して電気的に接続される。
【００１５】また前記メタライズ配線層５と電気的に接
続されている接続パッド５ａは絶縁基体１にボール状端
子７を取着する際の下地金属層として作用し、接続パッ
ド５ａの表面には例えば、半田（鉛ー錫合金）から成る
ボール状端子７がロウ付け取着されている。
続されている接続パッド５ａは絶縁基体１にボール状端
子７を取着する際の下地金属層として作用し、接続パッ
ド５ａの表面には例えば、半田（鉛ー錫合金）から成る
ボール状端子７がロウ付け取着されている。
【００１６】前記接続パッド５ａに取着されているボー
ル状端子７はそれを外部電気回路基板８の配線導体８ａ
に接続させることによって半導体集積回路素子３の各電
極を配線導体８ａに電気的に接続させるとともに内部に
半導体集積回路素子３を収容した半導体素子収納用パッ
ケージを外部電気回路基板上に実装させる作用を為す。
ル状端子７はそれを外部電気回路基板８の配線導体８ａ
に接続させることによって半導体集積回路素子３の各電
極を配線導体８ａに電気的に接続させるとともに内部に
半導体集積回路素子３を収容した半導体素子収納用パッ
ケージを外部電気回路基板上に実装させる作用を為す。
【００１７】更に前記ボール状端子７は絶縁基体１の下
面に球状（ボール状）の突出部７ａを有しており、該球
状の突出部７ａはボール状端子７を外部電気回路基板８
の配線導体８ａに接続させる際、その接続を容易、且つ
確実となす作用をする。
面に球状（ボール状）の突出部７ａを有しており、該球
状の突出部７ａはボール状端子７を外部電気回路基板８
の配線導体８ａに接続させる際、その接続を容易、且つ
確実となす作用をする。
【００１８】かくしてこの半導体素子収納用パッケージ
によれば絶縁基体１の凹状の載置部１ａに半導体集積回
路素子３を接着剤を介して接着固定するとともに半導体
集積回路素子３の各電極をメタライズ配線層５にボンデ
ィングワイヤ６を介して電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等から成る封止
材より接合させ、絶縁基体１と蓋体２とから成る容器４
内部に半導体集積回路素子３を気密に収容することによ
って製品としての半導体装置となる。
によれば絶縁基体１の凹状の載置部１ａに半導体集積回
路素子３を接着剤を介して接着固定するとともに半導体
集積回路素子３の各電極をメタライズ配線層５にボンデ
ィングワイヤ６を介して電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等から成る封止
材より接合させ、絶縁基体１と蓋体２とから成る容器４
内部に半導体集積回路素子３を気密に収容することによ
って製品としての半導体装置となる。
【００１９】また前記半導体素子収納用パッケージに半
導体集積回路素子３を収容して形成される半導体装置は
絶縁基体１下面のボール状端子７を外部電気回路基板８
の配線導体８ａに接続させることによって外部電気回路
基板８上に実装され、同時に容器４の内部に収容されて
いる半導体集積回路素子３はその各電極がボンディング
ワイヤ６、メタライズ配線層５、接続パッド５ａ及びボ
ール状端子７を介して外部電気回路基板８の配線導体８
ａに電気的に接続される。
導体集積回路素子３を収容して形成される半導体装置は
絶縁基体１下面のボール状端子７を外部電気回路基板８
の配線導体８ａに接続させることによって外部電気回路
基板８上に実装され、同時に容器４の内部に収容されて
いる半導体集積回路素子３はその各電極がボンディング
ワイヤ６、メタライズ配線層５、接続パッド５ａ及びボ
ール状端子７を介して外部電気回路基板８の配線導体８
ａに電気的に接続される。
【００２０】次に上記半導体素子収納用パッケージにお
ける接続パッド５ａへのボール状端子７の取着について
図２に基づき説明する。
ける接続パッド５ａへのボール状端子７の取着について
図２に基づき説明する。
【００２１】まず、図２（ａ）に示す如く、内面に接続
パッド５ａを有する絶縁基体１下面の凹部１ｂ内にロウ
材ペースト９を充填する。
パッド５ａを有する絶縁基体１下面の凹部１ｂ内にロウ
材ペースト９を充填する。
【００２２】前記絶縁基体１の下面に設ける凹部１ｂは
その開口径が約０．５ｍｍとなっている。
その開口径が約０．５ｍｍとなっている。
【００２３】また前記ロウ材ペースト９は例えば、鉛と
錫を４：６の重量比で混合した半田粉末を準備するとと
もにこれにフラッックスを添加混合することによって形
成される。
錫を４：６の重量比で混合した半田粉末を準備するとと
もにこれにフラッックスを添加混合することによって形
成される。
【００２４】更に前記ロウ材ペースト９の凹部１ｂ内へ
の充填は従来周知のスクリーン印刷法等の厚膜形成技術
を採用することによって行われる。
の充填は従来周知のスクリーン印刷法等の厚膜形成技術
を採用することによって行われる。
【００２５】次にボール状端子７として重量比で４：６
の鉛と錫から成るロウ材を直径０．７ｍｍの球状に加工
して形成するとともにこれを図２（ｂ）に示す如く、前
記ロウ材ペースト９が充填された凹部１ｂ上に載置させ
る。この場合、ボール状端子７の直径が凹部１ｂの径よ
り大きいこと、及びロウ材ペースト９が所定の粘性を有
していることからボール状端子７の凹部１ｂ上での位置
決めが正確となるとともに絶縁基体１に多少の振動が印
加されてもボール状端子７が凹部１ｂ上から外れること
はない。
の鉛と錫から成るロウ材を直径０．７ｍｍの球状に加工
して形成するとともにこれを図２（ｂ）に示す如く、前
記ロウ材ペースト９が充填された凹部１ｂ上に載置させ
る。この場合、ボール状端子７の直径が凹部１ｂの径よ
り大きいこと、及びロウ材ペースト９が所定の粘性を有
していることからボール状端子７の凹部１ｂ上での位置
決めが正確となるとともに絶縁基体１に多少の振動が印
加されてもボール状端子７が凹部１ｂ上から外れること
はない。
【００２６】尚、前記ロウ材ペースト９が充填された凹
部１ｂ上へのボール状端子７の載置は、例えば、ボール
状端子７を搬送治具に真空吸着により保持させ、しかる
後、これを凹部１ｂ上に搬送することによって行われ
る。
部１ｂ上へのボール状端子７の載置は、例えば、ボール
状端子７を搬送治具に真空吸着により保持させ、しかる
後、これを凹部１ｂ上に搬送することによって行われ
る。
【００２７】最後に前記ボール状端子７が載置された絶
縁基体１は温度が１５０℃〜２５０℃の炉中に通され、
ロウ材ペースト９及びボール状端子７を加熱し、ロウ材
ペースト９中のフラックスを焼失させるとともにロウ材
ペースト９中のロウ材とボール状端子７を溶融一体化さ
せ、同時にこれを接続パッド５ａに接合させることによ
ってボール状端子７の接続パッド５ａへのロウ付け取着
が完了する。この場合、絶縁基体１の接続パッド５ａが
形成されている凹部１ｂ内に予めロウ材ペースト９が充
填されていることからロウ材ペースト９中のロウ材とボ
ール状端子７が溶融一体化したものは接続パッド５ａの
略全面に接合することとなり、これによって接続パッド
５ａに対するボール状端子７のロウ付け取着を高信頼性
のものになすことができる。
縁基体１は温度が１５０℃〜２５０℃の炉中に通され、
ロウ材ペースト９及びボール状端子７を加熱し、ロウ材
ペースト９中のフラックスを焼失させるとともにロウ材
ペースト９中のロウ材とボール状端子７を溶融一体化さ
せ、同時にこれを接続パッド５ａに接合させることによ
ってボール状端子７の接続パッド５ａへのロウ付け取着
が完了する。この場合、絶縁基体１の接続パッド５ａが
形成されている凹部１ｂ内に予めロウ材ペースト９が充
填されていることからロウ材ペースト９中のロウ材とボ
ール状端子７が溶融一体化したものは接続パッド５ａの
略全面に接合することとなり、これによって接続パッド
５ａに対するボール状端子７のロウ付け取着を高信頼性
のものになすことができる。
【００２８】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２９】
【発明の効果】本発明の半導体素子収納用パッケージの
製造方法によれば、ボール状端子をロウ材で形成すると
ともに絶縁基体の凹部内に予めロウ材ペーストを充填し
たことからロウ材ペースト中のロウ材とボール状端子と
を加熱によって溶融一体化させれば絶縁基体の凹部内面
に被着形成されている接続パッドの略全面にボール状端
子を接合させることができ、これによって接続パッドに
対するボール状端子のロウ付け取着の信頼性を極めて高
いものとなすことができる。
製造方法によれば、ボール状端子をロウ材で形成すると
ともに絶縁基体の凹部内に予めロウ材ペーストを充填し
たことからロウ材ペースト中のロウ材とボール状端子と
を加熱によって溶融一体化させれば絶縁基体の凹部内面
に被着形成されている接続パッドの略全面にボール状端
子を接合させることができ、これによって接続パッドに
対するボール状端子のロウ付け取着の信頼性を極めて高
いものとなすことができる。
【図１】本発明の製造方法によって製造された半導体素
子収納用パッケージの一実施例を示す断面図である。
子収納用パッケージの一実施例を示す断面図である。
【図２】（ａ）（ｂ）（ｃ）は図１に示す半導体素子収
納用パッケージの製造方法を説明するための各工程毎の
要部拡大断面図である。
納用パッケージの製造方法を説明するための各工程毎の
要部拡大断面図である。
１・・・・・・絶縁基体 １ａ・・・・・半導体集積回路素子が載置される載置部 １ｂ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体集積回路素子 ４・・・・・・容器 ５・・・・・・メタライズ配線層 ５ａ・・・・・接続パッド ７・・・・・・端子 ９・・・・・・ロウ材ペースト
Claims (1)
- 【請求項１】電気絶縁材料から成り、上面に半導体素子
が載置される載置部を、下面に多数の凹部を有する絶縁
基体と、該絶縁基体の半導体素子が載置される載置部周
辺から下面にかけて導出される複数個のメタライズ配線
層と、前記絶縁基体下面の凹部内面に形成され、前記メ
タライズ配線層が電気的に接続される複数個の接続パッ
ドと、前記接続パッドにロウ付けされるボール状端子と
から成る半導体素子収納用パッケージであって、前記ボ
ール状端子の接続パッドへのロウ付けが下記（ａ）乃至
（ｃ）の工程により行われることを特徴とする半導体素
子収納用パッケージの製造方法。 （ａ）内面に接続パッドが形成されている絶縁基体下面
の凹部内に、ロウ材粉末にフラックスを添加混合して成
るロウ材ペーストを充填する工程 （ｂ）ボール状端子をロウ材で形成するとともに該ボー
ル状端子を前記ロウ材ペーストの充填された凹部上に載
置させる工程 （ｃ）前記ロウ材ペースト及びボール状端子を加熱し、
ロウ材ペースト中のロウ材とボール状端子を溶融一体化
させるとともに接続パッドにロウ付けする工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19952795A JP3187292B2 (ja) | 1995-08-04 | 1995-08-04 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19952795A JP3187292B2 (ja) | 1995-08-04 | 1995-08-04 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951050A true JPH0951050A (ja) | 1997-02-18 |
| JP3187292B2 JP3187292B2 (ja) | 2001-07-11 |
Family
ID=16409321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19952795A Expired - Fee Related JP3187292B2 (ja) | 1995-08-04 | 1995-08-04 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3187292B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179999A (ja) * | 2005-09-26 | 2007-07-12 | D D K Ltd | 電気接点及びその電気接点の製造方法 |
| JP2007273720A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | セラミック電子部品の製造方法 |
| EP2063692A2 (en) | 2007-11-20 | 2009-05-27 | Shinko Electric Industries Co., Ltd. | Method of forming conductive bumps |
-
1995
- 1995-08-04 JP JP19952795A patent/JP3187292B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179999A (ja) * | 2005-09-26 | 2007-07-12 | D D K Ltd | 電気接点及びその電気接点の製造方法 |
| JP2007273720A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | セラミック電子部品の製造方法 |
| EP2063692A2 (en) | 2007-11-20 | 2009-05-27 | Shinko Electric Industries Co., Ltd. | Method of forming conductive bumps |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3187292B2 (ja) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377867B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH09232462A (ja) | 半導体素子収納用パッケージの製造方法 | |
| US6225700B1 (en) | Package for a semiconductor element having depressions containing solder terminals | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0831974A (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301868B2 (ja) | 半導体素子収納用パッケージ | |
| JP3377866B2 (ja) | 半導体素子収納用パッケージ | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |