JP3181015B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3181015B2 JP3181015B2 JP20574895A JP20574895A JP3181015B2 JP 3181015 B2 JP3181015 B2 JP 3181015B2 JP 20574895 A JP20574895 A JP 20574895A JP 20574895 A JP20574895 A JP 20574895A JP 3181015 B2 JP3181015 B2 JP 3181015B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- terminal
- package
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路素子
を収容するための半導体素子収納用パッケージに関する
ものである。
を収容するための半導体素子収納用パッケージに関する
ものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面の略中央部に半導体集積回路素子
を収容するための凹所を有する絶縁基体と、前記絶縁基
体の凹所周辺から下面にかけて導出されるタングステ
ン、モリブデン等の高融点金属粉末から成る複数個のメ
タライズ配線層と、前記絶縁基体の下面に形成され、前
記メタライズ配線層が電気的に接続される複数個の接続
パッドと、前記接続パッドにロウ付け取着される半田
（錫：鉛＝６：４）から成るボール状端子と、蓋体とか
ら構成されており、絶縁基体の凹所底面に半導体集積回
路素子をガラス、樹脂、ロウ材等から成る接着剤を介し
て接着固定させ、半導体集積回路素子の各電極とメタラ
イズ配線層とをボンディングワイヤを介して電気的に接
続させるとともに絶縁基体上面に蓋体をガラス、樹脂等
の封止材を介して接合させ、絶縁基体と蓋体とから成る
容器内部に半導体集積回路素子を気密に収容することに
よって製品としての半導体装置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面の略中央部に半導体集積回路素子
を収容するための凹所を有する絶縁基体と、前記絶縁基
体の凹所周辺から下面にかけて導出されるタングステ
ン、モリブデン等の高融点金属粉末から成る複数個のメ
タライズ配線層と、前記絶縁基体の下面に形成され、前
記メタライズ配線層が電気的に接続される複数個の接続
パッドと、前記接続パッドにロウ付け取着される半田
（錫：鉛＝６：４）から成るボール状端子と、蓋体とか
ら構成されており、絶縁基体の凹所底面に半導体集積回
路素子をガラス、樹脂、ロウ材等から成る接着剤を介し
て接着固定させ、半導体集積回路素子の各電極とメタラ
イズ配線層とをボンディングワイヤを介して電気的に接
続させるとともに絶縁基体上面に蓋体をガラス、樹脂等
の封止材を介して接合させ、絶縁基体と蓋体とから成る
容器内部に半導体集積回路素子を気密に収容することに
よって製品としての半導体装置となる。
【０００３】かかる半導体装置は絶縁基体下面の接続パ
ッドにロウ付けされている半田から成るボール状端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記ボール状端子を約１５０℃〜２５０℃の温度で
加熱溶融し、ボール状端子を配線導体に接合させること
によって外部電気回路基板上に実装され、同時に半導体
素子収納用パッケージの内部に収容されている半導体集
積回路素子はその各電極がメタライズ配線層及びボール
状端子を介して外部電気回路に電気的に接続されること
となる。
ッドにロウ付けされている半田から成るボール状端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記ボール状端子を約１５０℃〜２５０℃の温度で
加熱溶融し、ボール状端子を配線導体に接合させること
によって外部電気回路基板上に実装され、同時に半導体
素子収納用パッケージの内部に収容されている半導体集
積回路素子はその各電極がメタライズ配線層及びボール
状端子を介して外部電気回路に電気的に接続されること
となる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等からなる絶縁基体の熱膨張係数が６．５
×１０-6／℃以上であるのに対し、外部電気回路基板は
一般にガラスエポキシ樹脂から成り、その熱膨張係数が
２×１０-5／℃〜４×１０-5／℃で両者大きく相違する
こと、ボール状端子を形成する半田（錫：鉛＝６：４）
が脆弱であること等から半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、外部電
気回路基板に実装した場合、半導体集積回路素子の作動
時に発する熱が絶縁基体と外部電気回路基板の両方に繰
り返し印加されると前記半導体素子収納用パッケージの
絶縁基体と外部電気回路基板との間に両者の熱膨張係数
の相違に起因する大きな熱応力が発生するとともにこれ
がボール状端子に作用してボール状端子に破壊を発生さ
せてしまい、その結果、半導体素子収納用パッケージの
内部に収容する半導体集積回路素子の各電極を長期間わ
たって所定の外部電気回路に電気的接続させることがで
きないという欠点を有していた。
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等からなる絶縁基体の熱膨張係数が６．５
×１０-6／℃以上であるのに対し、外部電気回路基板は
一般にガラスエポキシ樹脂から成り、その熱膨張係数が
２×１０-5／℃〜４×１０-5／℃で両者大きく相違する
こと、ボール状端子を形成する半田（錫：鉛＝６：４）
が脆弱であること等から半導体素子収納用パッケージの
内部に半導体集積回路素子を収容し、しかる後、外部電
気回路基板に実装した場合、半導体集積回路素子の作動
時に発する熱が絶縁基体と外部電気回路基板の両方に繰
り返し印加されると前記半導体素子収納用パッケージの
絶縁基体と外部電気回路基板との間に両者の熱膨張係数
の相違に起因する大きな熱応力が発生するとともにこれ
がボール状端子に作用してボール状端子に破壊を発生さ
せてしまい、その結果、半導体素子収納用パッケージの
内部に収容する半導体集積回路素子の各電極を長期間わ
たって所定の外部電気回路に電気的接続させることがで
きないという欠点を有していた。
【０００５】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、前記絶縁基体の半導体素子が載置される載
置部周辺から凹部底面にかけて導出される複数個のメタ
ライズ配線層と、前記絶縁基体の凹部の内面に形成さ
れ、メタライズ配線層が電気的に接続される複数個の接
続パッドと、前記接続パッドにロウ付けされ、絶縁基体
の下面に球状の突出部を有する端子とから成り、且つ前
記端子が重量比を１：１とした錫と鉛に、ビスマスを４
乃至１２重量％含有させて形成されていることを特徴と
するものである。
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、前記絶縁基体の半導体素子が載置される載
置部周辺から凹部底面にかけて導出される複数個のメタ
ライズ配線層と、前記絶縁基体の凹部の内面に形成さ
れ、メタライズ配線層が電気的に接続される複数個の接
続パッドと、前記接続パッドにロウ付けされ、絶縁基体
の下面に球状の突出部を有する端子とから成り、且つ前
記端子が重量比を１：１とした錫と鉛に、ビスマスを４
乃至１２重量％含有させて形成されていることを特徴と
するものである。
【０００６】本発明の半導体素子収納用パッケージによ
れば、絶縁基体下面の凹部の内面に接続パッドを設ける
とともに、該接続パッドへ重量比が１：１の錫と鉛に、
ビスマスを４乃至１２重量％含有させて成る軟質な端子
をロウ付けしたことから半導体素子収納用パッケージの
内部に半導体集積回路素子を収容するとともに外部電気
回路基板に実装した後、半導体集積回路素子の作動時に
発する熱が絶縁基体と外部電気回路基板の両方に繰り返
し印加され、半導体素子収納用パッケージの絶縁基体と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生し、これが端子に作用された
としてもその熱応力は軟質な端子に吸収されて端子に破
壊を生じることはなく、その結果、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の各電極
を長期間にわたり所定の外部電気回路に正確に電気的接
続させることが可能となる。
れば、絶縁基体下面の凹部の内面に接続パッドを設ける
とともに、該接続パッドへ重量比が１：１の錫と鉛に、
ビスマスを４乃至１２重量％含有させて成る軟質な端子
をロウ付けしたことから半導体素子収納用パッケージの
内部に半導体集積回路素子を収容するとともに外部電気
回路基板に実装した後、半導体集積回路素子の作動時に
発する熱が絶縁基体と外部電気回路基板の両方に繰り返
し印加され、半導体素子収納用パッケージの絶縁基体と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生し、これが端子に作用された
としてもその熱応力は軟質な端子に吸収されて端子に破
壊を生じることはなく、その結果、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の各電極
を長期間にわたり所定の外部電気回路に正確に電気的接
続させることが可能となる。
【０００７】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施例を示し、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体集
積回路素子３を収容する容器４が構成される。
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施例を示し、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体集
積回路素子３を収容する容器４が構成される。
【０００８】前記絶縁基体１はその上面中央部に半導体
集積回路素子３が載置収容される凹所１ａが設けてあ
り、該凹所１ａ底面には半導体集積回路素子３がガラ
ス、樹脂等の接着剤を介して取着される。
集積回路素子３が載置収容される凹所１ａが設けてあ
り、該凹所１ａ底面には半導体集積回路素子３がガラ
ス、樹脂等の接着剤を介して取着される。
【０００９】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、溶剤等を添加混合して泥漿物を作るとともに該泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってグリーンシート（生シート）と成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともにこれを複数枚積層し、約１６００℃の温度
で焼成することによって製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、溶剤等を添加混合して泥漿物を作るとともに該泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってグリーンシート（生シート）と成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともにこれを複数枚積層し、約１６００℃の温度
で焼成することによって製作される。
【００１０】また前記絶縁基体１は半導体集積回路素子
３が載置収容される凹所１ａの周辺から下面にかけて複
数個のメタライズ配線層５が被着形成されており、更に
前記絶縁基体１の下面には図２に示すように凹部１ｂが
設けられ、該凹部１ｂの内面全面には前記メタライズ配
線層５と電気的に接続される接続パッド５ａが被着形成
されている。
３が載置収容される凹所１ａの周辺から下面にかけて複
数個のメタライズ配線層５が被着形成されており、更に
前記絶縁基体１の下面には図２に示すように凹部１ｂが
設けられ、該凹部１ｂの内面全面には前記メタライズ配
線層５と電気的に接続される接続パッド５ａが被着形成
されている。
【００１１】前記メタライズ配線層５及び接続パッド５
ａはタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、タングステン等の高融点金属粉末に適
当な有機バインダー、可塑剤、溶剤を添加混合して得た
金属ペーストを絶縁基体１となるグリーンシートに予め
従来周知のスクリーン印刷法により所定パターンに印刷
塗布しておくことによって絶縁基体１の所定位置に所定
パターンに被着形成される。
ａはタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、タングステン等の高融点金属粉末に適
当な有機バインダー、可塑剤、溶剤を添加混合して得た
金属ペーストを絶縁基体１となるグリーンシートに予め
従来周知のスクリーン印刷法により所定パターンに印刷
塗布しておくことによって絶縁基体１の所定位置に所定
パターンに被着形成される。
【００１２】前記メタライズ配線層５は半導体集積回路
素子３の各電極を後述する接続パッド５ａにロウ付けさ
れる端子７に電気的に接続させる作用を為し、絶縁基体
１の凹所１ａ周辺に位置する領域には半導体集積回路素
子３の各電極がボンディングワイヤ６を介して電気的に
接続される。
素子３の各電極を後述する接続パッド５ａにロウ付けさ
れる端子７に電気的に接続させる作用を為し、絶縁基体
１の凹所１ａ周辺に位置する領域には半導体集積回路素
子３の各電極がボンディングワイヤ６を介して電気的に
接続される。
【００１３】また前記メタライズ配線層５と電気的に接
続されている接続パッド５ａは絶縁基体１に端子７を取
着する際の下地金属層として作用し、その表面に重量比
を１：１とした錫と鉛に、ビスマスを４乃至１２重量％
含有させて形成される端子７がロウ付けされている。こ
の場合、前記接続パッド５ａは絶縁基体１の下面に設け
た凹部１ｂの内面全面に被着されていることから接続パ
ッド５ａと端子７とのロウ付け面積が広いものとなり、
その結果、端子７を接続パッド５ａに極めて強固にロウ
付け取着することが可能となる。
続されている接続パッド５ａは絶縁基体１に端子７を取
着する際の下地金属層として作用し、その表面に重量比
を１：１とした錫と鉛に、ビスマスを４乃至１２重量％
含有させて形成される端子７がロウ付けされている。こ
の場合、前記接続パッド５ａは絶縁基体１の下面に設け
た凹部１ｂの内面全面に被着されていることから接続パ
ッド５ａと端子７とのロウ付け面積が広いものとなり、
その結果、端子７を接続パッド５ａに極めて強固にロウ
付け取着することが可能となる。
【００１４】更に前記接続パッド５ａにロウ付けされて
いる端子７は絶縁基体１の下面に球状の突出部７ａを有
しており、該球状突出部７ａは端子７を外部電気回路基
板８の配線導体８ａに接続させる際、その接続を容易、
且つ確実となす作用をし、且つ半導体集積回路素子３の
作動時に発する熱が絶縁基体１と外部電気回路基板８の
両方に繰り返し印加され、絶縁基体１と外部電気回路基
板８との間に両者の熱膨張係数の相違に起因する大きな
熱応力が発生したとしてもその熱応力は接続パッド５ａ
の凹部１ｂ側面に被着された領域と絶縁基体１の凹部１
ｂ開口領域に位置する端子７の両領域に分散されて小さ
くなり、これによって、接続パッド５ａが絶縁基体１よ
り剥離するのが有効に防止されるようになっている。
いる端子７は絶縁基体１の下面に球状の突出部７ａを有
しており、該球状突出部７ａは端子７を外部電気回路基
板８の配線導体８ａに接続させる際、その接続を容易、
且つ確実となす作用をし、且つ半導体集積回路素子３の
作動時に発する熱が絶縁基体１と外部電気回路基板８の
両方に繰り返し印加され、絶縁基体１と外部電気回路基
板８との間に両者の熱膨張係数の相違に起因する大きな
熱応力が発生したとしてもその熱応力は接続パッド５ａ
の凹部１ｂ側面に被着された領域と絶縁基体１の凹部１
ｂ開口領域に位置する端子７の両領域に分散されて小さ
くなり、これによって、接続パッド５ａが絶縁基体１よ
り剥離するのが有効に防止されるようになっている。
【００１５】また更に前記端子７は重量比を１：１とし
た錫と鉛に、ビスマスを４乃至１２重量％含有させて形
成されており、かかる錫と鉛とビスマスとから成る端子
７は軟質であることから半導体集積回路素子３の作動時
に発する熱が絶縁基体１と外部電気回路基板８の両方に
繰り返し印加され、半導体素子収納用パッケージの絶縁
基体１と外部電気回路基板８との間に両者の熱膨張係数
の相違に起因する大きな熱応力が発生し、これが端子７
に作用されたとしてもその熱応力は軟質な端子７に吸収
されて端子７に破壊を生じることはなく、その結果、半
導体素子収納用パッケージの内部に収容する半導体集積
回路素子３の各電極を長期間にわたり所定の外部電気回
路に正確に電気的接続させることが可能となる。
た錫と鉛に、ビスマスを４乃至１２重量％含有させて形
成されており、かかる錫と鉛とビスマスとから成る端子
７は軟質であることから半導体集積回路素子３の作動時
に発する熱が絶縁基体１と外部電気回路基板８の両方に
繰り返し印加され、半導体素子収納用パッケージの絶縁
基体１と外部電気回路基板８との間に両者の熱膨張係数
の相違に起因する大きな熱応力が発生し、これが端子７
に作用されたとしてもその熱応力は軟質な端子７に吸収
されて端子７に破壊を生じることはなく、その結果、半
導体素子収納用パッケージの内部に収容する半導体集積
回路素子３の各電極を長期間にわたり所定の外部電気回
路に正確に電気的接続させることが可能となる。
【００１６】尚、前記球状の突出部７ａを有する端子７
は絶縁基体１の凹部１ｂに錫と鉛とビスマスとを所定量
配合した金属材を過剰に充填し、しかる後、これを約１
５０℃〜２５０℃の温度で加熱溶融させることによって
絶縁基体１の下面側に形成される。この場合、絶縁基体
１の凹部１ｂからはみ出た金属材は表面張力によって球
状の突出部７ａを形成する。
は絶縁基体１の凹部１ｂに錫と鉛とビスマスとを所定量
配合した金属材を過剰に充填し、しかる後、これを約１
５０℃〜２５０℃の温度で加熱溶融させることによって
絶縁基体１の下面側に形成される。この場合、絶縁基体
１の凹部１ｂからはみ出た金属材は表面張力によって球
状の突出部７ａを形成する。
【００１７】また前記端子７を構成する錫と鉛とビスマ
スは錫と鉛の重量比が１：１を外れると破壊強さが弱く
なることから半導体集積回路素子３の作動時に発する熱
が絶縁基体１と外部電気回路基板８の両方に繰り返し印
加され、半導体素子収納用パッケージの絶縁基体１と外
部電気回路基板８との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生するとその熱応力より端子７
に破壊を生じることとなることから前記端子７はそれを
構成する錫と鉛の重量比が１：１に特定される。
スは錫と鉛の重量比が１：１を外れると破壊強さが弱く
なることから半導体集積回路素子３の作動時に発する熱
が絶縁基体１と外部電気回路基板８の両方に繰り返し印
加され、半導体素子収納用パッケージの絶縁基体１と外
部電気回路基板８との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生するとその熱応力より端子７
に破壊を生じることとなることから前記端子７はそれを
構成する錫と鉛の重量比が１：１に特定される。
【００１８】更に前記端子７を構成する錫と鉛とビスマ
スはそのビスマスの含有量が４重量％未満であると端子
７の溶融温度が高くなって端子７を接続パッド５ａに取
着する際の作業温度が高いものとなり、また１４重量％
を越えると端子７は脆弱で機械的強度の弱いものとな
り、絶縁基体１と外部電気回路基板８との間に発生する
両者の熱膨張係数の相違に起因する大きな熱応力によっ
て破壊を生じてしまう。
スはそのビスマスの含有量が４重量％未満であると端子
７の溶融温度が高くなって端子７を接続パッド５ａに取
着する際の作業温度が高いものとなり、また１４重量％
を越えると端子７は脆弱で機械的強度の弱いものとな
り、絶縁基体１と外部電気回路基板８との間に発生する
両者の熱膨張係数の相違に起因する大きな熱応力によっ
て破壊を生じてしまう。
【００１９】従って、前記端子７はそれを構成するビス
マスの含有量が４重量％乃至１４重量％の範囲に特定さ
れる。
マスの含有量が４重量％乃至１４重量％の範囲に特定さ
れる。
【００２０】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体１の凹所１ａ底面に半導体集積回
路素子３を接着剤を介して接着固定するとともに半導体
集積回路素子３の各電極をメタライズ配線層５にボンデ
ィングワイヤ６を介して電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等から成る封止
材より接合させ、絶縁基体１と蓋体２とから成る容器４
内部に半導体集積回路素子３を気密に収容することによ
って製品としての半導体装置となる。
ージによれば絶縁基体１の凹所１ａ底面に半導体集積回
路素子３を接着剤を介して接着固定するとともに半導体
集積回路素子３の各電極をメタライズ配線層５にボンデ
ィングワイヤ６を介して電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等から成る封止
材より接合させ、絶縁基体１と蓋体２とから成る容器４
内部に半導体集積回路素子３を気密に収容することによ
って製品としての半導体装置となる。
【００２１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体下面の凹部の内面に接続パッドを設け
るとともに、該接続パッドへ重量比が１：１の錫と鉛
に、ビスマスを４乃至１２重量％含有させて成る軟質な
端子をロウ付けしたことから半導体素子収納用パッケー
ジの内部に半導体集積回路素子を収容するとともに外部
電気回路基板に実装した後、半導体集積回路素子の作動
時に発する熱が絶縁基体と外部電気回路基板の両方に繰
り返し印加され、半導体素子収納用パッケージの絶縁基
体と外部電気回路基板との間に両者の熱膨張係数の相違
に起因する大きな熱応力が発生し、これが端子に作用さ
れたとしてもその熱応力は軟質な端子に吸収されて端子
に破壊を生じることはなく、その結果、半導体素子収納
用パッケージの内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続させることが可能となる。
よれば、絶縁基体下面の凹部の内面に接続パッドを設け
るとともに、該接続パッドへ重量比が１：１の錫と鉛
に、ビスマスを４乃至１２重量％含有させて成る軟質な
端子をロウ付けしたことから半導体素子収納用パッケー
ジの内部に半導体集積回路素子を収容するとともに外部
電気回路基板に実装した後、半導体集積回路素子の作動
時に発する熱が絶縁基体と外部電気回路基板の両方に繰
り返し印加され、半導体素子収納用パッケージの絶縁基
体と外部電気回路基板との間に両者の熱膨張係数の相違
に起因する大きな熱応力が発生し、これが端子に作用さ
れたとしてもその熱応力は軟質な端子に吸収されて端子
に破壊を生じることはなく、その結果、半導体素子収納
用パッケージの内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・・・・絶縁基体 １ｂ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体集積回路素子 ５・・・・・・メタライズ配線層 ５ａ・・・・・接続パッド ７・・・・・・端子
Claims (1)
- 【請求項１】電気絶縁材料から成り、上面に半導体素子
が載置される載置部を、下面に多数の凹部を有する絶縁
基体と、前記絶縁基体の半導体素子が載置される載置部
周辺から凹部底面にかけて導出される複数個のメタライ
ズ配線層と、前記絶縁基体の凹部の内面に形成され、メ
タライズ配線層が電気的に接続される複数個の接続パッ
ドと、前記接続パッドにロウ付けされ、絶縁基体の下面
に球状の突出部を有する端子とから成り、且つ前記端子
が重量比を１：１とした錫と鉛に、ビスマスを４乃至１
２重量％含有させて形成されていることを特徴とする半
導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20574895A JP3181015B2 (ja) | 1995-08-11 | 1995-08-11 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20574895A JP3181015B2 (ja) | 1995-08-11 | 1995-08-11 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955446A JPH0955446A (ja) | 1997-02-25 |
| JP3181015B2 true JP3181015B2 (ja) | 2001-07-03 |
Family
ID=16512009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20574895A Expired - Fee Related JP3181015B2 (ja) | 1995-08-11 | 1995-08-11 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181015B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3622462B2 (ja) | 1997-12-16 | 2005-02-23 | 株式会社日立製作所 | 半導体装置 |
-
1995
- 1995-08-11 JP JP20574895A patent/JP3181015B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0955446A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377867B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| US6225700B1 (en) | Package for a semiconductor element having depressions containing solder terminals | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP3838940B2 (ja) | 配線基板 | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2003179175A (ja) | 配線基板 | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP3377866B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301868B2 (ja) | 半導体素子収納用パッケージ | |
| JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ | |
| JP2997374B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
| JP2003218489A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |