JP3187291B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3187291B2 JP3187291B2 JP19862495A JP19862495A JP3187291B2 JP 3187291 B2 JP3187291 B2 JP 3187291B2 JP 19862495 A JP19862495 A JP 19862495A JP 19862495 A JP19862495 A JP 19862495A JP 3187291 B2 JP3187291 B2 JP 3187291B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- package
- integrated circuit
- semiconductor integrated
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路素子
を収容するための半導体素子収納用パッケージに関する
ものである。
を収容するための半導体素子収納用パッケージに関する
ものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面の略中央部に半導体集積回路素子
を収容するための凹所を有する絶縁基体と、前記絶縁基
体の凹所周辺から下面にかけて導出されるタングステ
ン、モリブデン等の高融点金属粉末から成る複数個のメ
タライズ配線層と、前記絶縁基体の下面に形成され、前
記メタライズ配線層が電気的に接続される複数個の接続
パッドと、前記接続パッドにロウ付け取着される半田か
ら成るボール状端子と、蓋体とから構成されており、絶
縁基体の凹所底面に半導体集積回路素子をガラス、樹
脂、ロウ材等から成る接着剤を介して接着固定させ、半
導体集積回路素子の各電極とメタライズ配線層とをボン
ディングワイヤを介して電気的に接続させるとともに絶
縁基体上面に蓋体をガラス、樹脂等の封止材を介して接
合させ、絶縁基体と蓋体とから成る容器内部に半導体集
積回路素子を気密に収容することによって製品としての
半導体装置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面の略中央部に半導体集積回路素子
を収容するための凹所を有する絶縁基体と、前記絶縁基
体の凹所周辺から下面にかけて導出されるタングステ
ン、モリブデン等の高融点金属粉末から成る複数個のメ
タライズ配線層と、前記絶縁基体の下面に形成され、前
記メタライズ配線層が電気的に接続される複数個の接続
パッドと、前記接続パッドにロウ付け取着される半田か
ら成るボール状端子と、蓋体とから構成されており、絶
縁基体の凹所底面に半導体集積回路素子をガラス、樹
脂、ロウ材等から成る接着剤を介して接着固定させ、半
導体集積回路素子の各電極とメタライズ配線層とをボン
ディングワイヤを介して電気的に接続させるとともに絶
縁基体上面に蓋体をガラス、樹脂等の封止材を介して接
合させ、絶縁基体と蓋体とから成る容器内部に半導体集
積回路素子を気密に収容することによって製品としての
半導体装置となる。
【０００３】かかる半導体装置は絶縁基体下面の接続パ
ッドにロウ付けされている半田から成るボール状端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記ボール状端子を約１５０℃〜２５０℃の温度で
加熱溶融し、ボール状端子を配線導体に接合させること
によって外部電気回路基板上に実装され、同時に半導体
素子収納用パッケージの内部に収容されている半導体集
積回路素子はその各電極がメタライズ配線層及びボール
状端子を介して外部電気回路に電気的に接続されること
となる。
ッドにロウ付けされている半田から成るボール状端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記ボール状端子を約１５０℃〜２５０℃の温度で
加熱溶融し、ボール状端子を配線導体に接合させること
によって外部電気回路基板上に実装され、同時に半導体
素子収納用パッケージの内部に収容されている半導体集
積回路素子はその各電極がメタライズ配線層及びボール
状端子を介して外部電気回路に電気的に接続されること
となる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等からなる絶縁基体の熱膨張係数が６．５
×１０-6／℃以上であるのに対し、外部電気回路基板は
一般にガラスエポキシ樹脂から成り、その熱膨張係数が
２×１０-5／℃〜４×１０-5／℃で両者大きく相違する
ことから半導体素子収納用パッケージの内部に半導体集
積回路素子を収容し、しかる後、外部電気回路基板に実
装した場合、半導体集積回路素子の作動時に発する熱が
絶縁基体と外部電気回路基板の両方に繰り返し印加され
ると前記半導体素子収納用パッケージの絶縁基体と外部
電気回路基板との間に両者の熱膨張係数の相違に起因す
る大きな熱応力が発生するとともにこれが絶縁基体下面
の接続パッドの外周部に作用して接続パッドを絶縁基体
より剥離させてしまい、その結果、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の各電極
を長期間にわたり所定の外部電気回路に電気的に接続さ
せることができないという欠点を有していた。
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等からなる絶縁基体の熱膨張係数が６．５
×１０-6／℃以上であるのに対し、外部電気回路基板は
一般にガラスエポキシ樹脂から成り、その熱膨張係数が
２×１０-5／℃〜４×１０-5／℃で両者大きく相違する
ことから半導体素子収納用パッケージの内部に半導体集
積回路素子を収容し、しかる後、外部電気回路基板に実
装した場合、半導体集積回路素子の作動時に発する熱が
絶縁基体と外部電気回路基板の両方に繰り返し印加され
ると前記半導体素子収納用パッケージの絶縁基体と外部
電気回路基板との間に両者の熱膨張係数の相違に起因す
る大きな熱応力が発生するとともにこれが絶縁基体下面
の接続パッドの外周部に作用して接続パッドを絶縁基体
より剥離させてしまい、その結果、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の各電極
を長期間にわたり所定の外部電気回路に電気的に接続さ
せることができないという欠点を有していた。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
で、その目的は内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、前記絶縁基体の半導体素子が載置される載
置部周辺から凹部底面にかけて導出される複数個のメタ
ライズ配線層と、前記絶縁基体の凹部底面に形成され、
メタライズ配線層が電気的に接続される複数個の接続パ
ッドと、前記接続パッドにロウ付けされ、絶縁基体の下
面に球状の突出部を有する端子とから成り、前記絶縁基
体の下面に設けた凹部は、底面面積が凹部の開口部面積
に比し広く、かつ底面から開口部に至る側面と底面とが
鋭角をなすことを特徴とするものである。
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、前記絶縁基体の半導体素子が載置される載
置部周辺から凹部底面にかけて導出される複数個のメタ
ライズ配線層と、前記絶縁基体の凹部底面に形成され、
メタライズ配線層が電気的に接続される複数個の接続パ
ッドと、前記接続パッドにロウ付けされ、絶縁基体の下
面に球状の突出部を有する端子とから成り、前記絶縁基
体の下面に設けた凹部は、底面面積が凹部の開口部面積
に比し広く、かつ底面から開口部に至る側面と底面とが
鋭角をなすことを特徴とするものである。
【０００７】本発明の半導体素子収納用パッケージによ
れば、接続パッドの形成されている凹部の底面面積を凹
部の開口部面積に比して広くし、凹部の底面から開口部
に至る側面と底面とがなす角度を鋭角なものとしたこと
から、半導体集積回路素子が作動時に熱を発し、この熱
が半導体素子収納用パッケージの絶縁基体と外部電気回
路基板の両方に繰り返し印加され、絶縁基体と外部電気
回路基板との間に、両者の熱膨張係数の相違に起因し、
接続パッドを剥離させるように働く大きな熱応力が発生
したとしてもその熱応力は減じられて接続パッドに大き
な応力が作用することはなく、その結果、接続パッドは
絶縁基体に設けた凹部の底面に強固に被着し、容器の内
部に収容する半導体集積回路素子の各電極を長期間にわ
たり所定の外部電気回路に正確に電気的接続させること
が可能となる。
れば、接続パッドの形成されている凹部の底面面積を凹
部の開口部面積に比して広くし、凹部の底面から開口部
に至る側面と底面とがなす角度を鋭角なものとしたこと
から、半導体集積回路素子が作動時に熱を発し、この熱
が半導体素子収納用パッケージの絶縁基体と外部電気回
路基板の両方に繰り返し印加され、絶縁基体と外部電気
回路基板との間に、両者の熱膨張係数の相違に起因し、
接続パッドを剥離させるように働く大きな熱応力が発生
したとしてもその熱応力は減じられて接続パッドに大き
な応力が作用することはなく、その結果、接続パッドは
絶縁基体に設けた凹部の底面に強固に被着し、容器の内
部に収容する半導体集積回路素子の各電極を長期間にわ
たり所定の外部電気回路に正確に電気的接続させること
が可能となる。
【０００８】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施例を示し、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体集
積回路素子３を収容する容器４が構成される。
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施例を示し、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体集
積回路素子３を収容する容器４が構成される。
【０００９】前記絶縁基体１はその上面中央部に半導体
集積回路素子３が載置収容される凹所１ａが設けてあ
り、該凹所１ａ底面には半導体集積回路素子３がガラ
ス、樹脂等の接着剤を介して取着される。
集積回路素子３が載置収容される凹所１ａが設けてあ
り、該凹所１ａ底面には半導体集積回路素子３がガラ
ス、樹脂等の接着剤を介して取着される。
【００１０】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、溶剤等を添加混合して泥漿物を作るとともに該泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってグリーンシート（生シート）と成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともにこれを複数枚積層し、約１６００℃の温度
で焼成することによって製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、溶剤等を添加混合して泥漿物を作るとともに該泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってグリーンシート（生シート）と成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともにこれを複数枚積層し、約１６００℃の温度
で焼成することによって製作される。
【００１１】また前記絶縁基体１は半導体集積回路素子
３が載置収容される凹所１ａの周辺から下面にかけて複
数個のメタライズ配線層５が被着形成されており、更に
前記絶縁基体１の下面には図２に示すように凹部１ｂが
設けられ、該凹部１ｂの底面には前記メタライズ配線層
５と電気的に接続される接続パッド５ａが被着形成され
ている。
３が載置収容される凹所１ａの周辺から下面にかけて複
数個のメタライズ配線層５が被着形成されており、更に
前記絶縁基体１の下面には図２に示すように凹部１ｂが
設けられ、該凹部１ｂの底面には前記メタライズ配線層
５と電気的に接続される接続パッド５ａが被着形成され
ている。
【００１２】前記メタライズ配線層５及び接続パッド５
ａはタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、タングステン等の高融点金属粉末に適
当な有機バインダー、可塑剤、溶剤を添加混合して得た
金属ペーストを絶縁基体１となるグリーンシートに予め
従来周知のスクリーン印刷法により所定パターンに印刷
塗布しておくことによって絶縁基体１の所定位置に所定
パターンに被着形成される。
ａはタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、タングステン等の高融点金属粉末に適
当な有機バインダー、可塑剤、溶剤を添加混合して得た
金属ペーストを絶縁基体１となるグリーンシートに予め
従来周知のスクリーン印刷法により所定パターンに印刷
塗布しておくことによって絶縁基体１の所定位置に所定
パターンに被着形成される。
【００１３】前記メタライズ配線層５は半導体集積回路
素子３の各電極を後述する接続パッド５ａにロウ付けさ
れる端子７に電気的に接続させる作用を為し、絶縁基体
１の凹所１ａ周辺に位置する領域には半導体集積回路素
子３の各電極がボンディングワイヤ６を介して電気的に
接続される。
素子３の各電極を後述する接続パッド５ａにロウ付けさ
れる端子７に電気的に接続させる作用を為し、絶縁基体
１の凹所１ａ周辺に位置する領域には半導体集積回路素
子３の各電極がボンディングワイヤ６を介して電気的に
接続される。
【００１４】また前記メタライズ配線層５と電気的に接
続されている接続パッド５ａは絶縁基体１に端子７を取
着する際の下地金属層として作用し、その表面に例え
ば、鉛と錫の重量比を６：４とした低融点の鉛−錫半田
等から成る端子７がロウ付けされている。
続されている接続パッド５ａは絶縁基体１に端子７を取
着する際の下地金属層として作用し、その表面に例え
ば、鉛と錫の重量比を６：４とした低融点の鉛−錫半田
等から成る端子７がロウ付けされている。
【００１５】更に前記接続パッド５ａにロウ付けされて
いる端子７は絶縁基体１の下面に球状の突出部７ａを有
しており、該球状突出部７ａは端子７を外部電気回路基
板８の配線導体８ａに接続させる際、その接続を容易、
且つ確実となすとともに半導体集積回路素子３の作動時
に発する熱が絶縁基体１と外部電気回路基板８の両方に
繰り返し印加され、絶縁基体１と外部電気回路基板８と
の間に両者の熱膨張係数の相違に起因する大きな熱応力
が発生したとしてもその熱応力は接続パッド５ａの外周
部と絶縁基体１の凹部１ｂ開口領域に位置する端子７の
両領域に分散されて小さくなり、これによって、接続パ
ッド５ａが絶縁基体１より剥離するのが有効に防止され
るようになっている。
いる端子７は絶縁基体１の下面に球状の突出部７ａを有
しており、該球状突出部７ａは端子７を外部電気回路基
板８の配線導体８ａに接続させる際、その接続を容易、
且つ確実となすとともに半導体集積回路素子３の作動時
に発する熱が絶縁基体１と外部電気回路基板８の両方に
繰り返し印加され、絶縁基体１と外部電気回路基板８と
の間に両者の熱膨張係数の相違に起因する大きな熱応力
が発生したとしてもその熱応力は接続パッド５ａの外周
部と絶縁基体１の凹部１ｂ開口領域に位置する端子７の
両領域に分散されて小さくなり、これによって、接続パ
ッド５ａが絶縁基体１より剥離するのが有効に防止され
るようになっている。
【００１６】前記球状の突出部７ａを有する端子７の凹
部１ｂ底面に設けた接続パッド５ａへのロウ付けは絶縁
基体１の凹部１ｂに過剰の半田を充填し、しかる後、こ
れを約１５０℃〜２５０℃の温度で加熱溶融させること
によって行われる。この場合、絶縁基体１の凹部１ｂか
らはみ出た半田は表面張力によって球状の突出部７ａを
形成する。
部１ｂ底面に設けた接続パッド５ａへのロウ付けは絶縁
基体１の凹部１ｂに過剰の半田を充填し、しかる後、こ
れを約１５０℃〜２５０℃の温度で加熱溶融させること
によって行われる。この場合、絶縁基体１の凹部１ｂか
らはみ出た半田は表面張力によって球状の突出部７ａを
形成する。
【００１７】また更に前記端子７がロウ付けされる絶縁
基体１の下面に設けた接続パッド５ａの形成されている
凹部１ｂはその底面面積が開口部面積に比し広くなって
おり、凹部１ｂの底面から開口部に至る側面と底面とが
なす角度θが鋭角となっている。そのため半導体集積回
路素子３が作動時に熱を発し、この熱が絶縁基体１と外
部電気回路基板８の両方に繰り返し印加され、絶縁基体
１と外部電気回路基板８との間に、両者の熱膨張係数の
相違に起因し、接続パッド５ａを剥離させるように働く
大きな熱応力が発生したとしてもその熱応力は減じられ
て接続パッド５ａに大きな応力が作用することはなく、
その結果、接続パッド５ａは絶縁基体１に設けた凹部１
ｂの底面に強固に被着し、容器４の内部に収容する半導
体集積回路素子３の各電極を長期間にわたり所定の外部
電気回路に正確に電気的接続させることが可能となる。
基体１の下面に設けた接続パッド５ａの形成されている
凹部１ｂはその底面面積が開口部面積に比し広くなって
おり、凹部１ｂの底面から開口部に至る側面と底面とが
なす角度θが鋭角となっている。そのため半導体集積回
路素子３が作動時に熱を発し、この熱が絶縁基体１と外
部電気回路基板８の両方に繰り返し印加され、絶縁基体
１と外部電気回路基板８との間に、両者の熱膨張係数の
相違に起因し、接続パッド５ａを剥離させるように働く
大きな熱応力が発生したとしてもその熱応力は減じられ
て接続パッド５ａに大きな応力が作用することはなく、
その結果、接続パッド５ａは絶縁基体１に設けた凹部１
ｂの底面に強固に被着し、容器４の内部に収容する半導
体集積回路素子３の各電極を長期間にわたり所定の外部
電気回路に正確に電気的接続させることが可能となる。
【００１８】尚、前記絶縁基体１の下面に設けた凹部１
ｂはその側面と底面とがなす角度θを７０°〜９０ °
としておくと凹部１ｂ底面に形成した接続パッド５ａ
に、該接続パッド５ａを絶縁基体１より剥離させるよう
な大きな応力が作用することはなく、これによって接続
パッド５ａを凹部１ｂ底面に強固に被着させておくこと
ができる。従って、前記絶縁基体１の下面に設けた凹部
１ｂはその側面と底面とがなす角度θを７０°〜９０°
としておくことが好ましい。
ｂはその側面と底面とがなす角度θを７０°〜９０ °
としておくと凹部１ｂ底面に形成した接続パッド５ａ
に、該接続パッド５ａを絶縁基体１より剥離させるよう
な大きな応力が作用することはなく、これによって接続
パッド５ａを凹部１ｂ底面に強固に被着させておくこと
ができる。従って、前記絶縁基体１の下面に設けた凹部
１ｂはその側面と底面とがなす角度θを７０°〜９０°
としておくことが好ましい。
【００１９】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体１の凹所１ａ底面に半導体集積回
路素子３を接着剤を介して接着固定するとともに半導体
集積回路素子３の各電極をメタライズ配線層５にボンデ
ィングワイヤ６を介して電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等から成る封止
材により接合させ、絶縁基体１と蓋体２とから成る容器
４内部に半導体集積回路素子３を気密に収容することに
よって製品としての半導体装置となる。
ージによれば絶縁基体１の凹所１ａ底面に半導体集積回
路素子３を接着剤を介して接着固定するとともに半導体
集積回路素子３の各電極をメタライズ配線層５にボンデ
ィングワイヤ６を介して電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等から成る封止
材により接合させ、絶縁基体１と蓋体２とから成る容器
４内部に半導体集積回路素子３を気密に収容することに
よって製品としての半導体装置となる。
【００２０】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、接続パッドの形成されている凹部の底面面積を
凹部の開口部面積に比して広くし、凹部の底面から開口
部に至る側面と底面とがなす角度を鋭角なものとしたこ
とから、半導体集積回路素子が作動時に熱を発し、この
熱が半導体素子収納用パッケージの絶縁基体と外部電気
回路基板の両方に繰り返し印加され、絶縁基体と外部電
気回路基板との間に、両者の熱膨張係数の相違に起因
し、接続パッドを剥離させるように働く大きな熱応力が
発生したとしてもその熱応力は減じられて接続パッドに
大きな応力が作用することはなく、その結果、接続パッ
ドは絶縁基体に設けた凹部の底面に強固に被着し、容器
の内部に収容する半導体集積回路素子の各電極を長期間
にわたり所定の外部電気回路に正確に電気的接続させる
ことが可能となる。
よれば、接続パッドの形成されている凹部の底面面積を
凹部の開口部面積に比して広くし、凹部の底面から開口
部に至る側面と底面とがなす角度を鋭角なものとしたこ
とから、半導体集積回路素子が作動時に熱を発し、この
熱が半導体素子収納用パッケージの絶縁基体と外部電気
回路基板の両方に繰り返し印加され、絶縁基体と外部電
気回路基板との間に、両者の熱膨張係数の相違に起因
し、接続パッドを剥離させるように働く大きな熱応力が
発生したとしてもその熱応力は減じられて接続パッドに
大きな応力が作用することはなく、その結果、接続パッ
ドは絶縁基体に設けた凹部の底面に強固に被着し、容器
の内部に収容する半導体集積回路素子の各電極を長期間
にわたり所定の外部電気回路に正確に電気的接続させる
ことが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・・・・絶縁基体 １ｂ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体集積回路素子 ５・・・・・・メタライズ配線層 ５ａ・・・・・接続パッド ７・・・・・・端子 ７ａ・・・・・球状突出部
Claims (1)
- 【請求項１】電気絶縁材料から成り、上面に半導体素子
が載置される載置部を、下面に多数の凹部を有する絶縁
基体と、前記絶縁基体の半導体素子が載置される載置部
周辺から凹部底面にかけて導出される複数個のメタライ
ズ配線層と、前記絶縁基体の凹部底面に形成され、メタ
ライズ配線層が電気的に接続される複数個の接続パッド
と、前記接続パッドにロウ付けされ、絶縁基体の下面に
球状の突出部を有する端子とから成り、前記絶縁基体の
下面に設けた凹部は、底面面積が凹部の開口部面積に比
し広く、かつ底面から開口部に至る側面と底面とが鋭角
をなすことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19862495A JP3187291B2 (ja) | 1995-08-03 | 1995-08-03 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19862495A JP3187291B2 (ja) | 1995-08-03 | 1995-08-03 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945806A JPH0945806A (ja) | 1997-02-14 |
| JP3187291B2 true JP3187291B2 (ja) | 2001-07-11 |
Family
ID=16394302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19862495A Expired - Fee Related JP3187291B2 (ja) | 1995-08-03 | 1995-08-03 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3187291B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180094782A1 (en) * | 2016-09-30 | 2018-04-05 | Ipsecures Corporation | Intelligent Street Light Structure |
-
1995
- 1995-08-03 JP JP19862495A patent/JP3187291B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180094782A1 (en) * | 2016-09-30 | 2018-04-05 | Ipsecures Corporation | Intelligent Street Light Structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945806A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377867B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| US6225700B1 (en) | Package for a semiconductor element having depressions containing solder terminals | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JPH09232462A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3838940B2 (ja) | 配線基板 | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP3377866B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003179175A (ja) | 配線基板 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3301868B2 (ja) | 半導体素子収納用パッケージ | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0831974A (ja) | 半導体素子収納用パッケージ | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |