JPH0831974A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0831974A JPH0831974A JP16204994A JP16204994A JPH0831974A JP H0831974 A JPH0831974 A JP H0831974A JP 16204994 A JP16204994 A JP 16204994A JP 16204994 A JP16204994 A JP 16204994A JP H0831974 A JPH0831974 A JP H0831974A
- Authority
- JP
- Japan
- Prior art keywords
- ball
- shaped terminal
- semiconductor element
- connection pad
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】絶縁基体の下面に形成した接続パッドの所定位
置にボール状の端子を正確にロウ付け取着し、ボール状
端子を外部電気回路基板の所定配線導体に確実、強固に
接合させて内部に収容する半導体集積回路素子を外部電
気回路に正確に電気的接続することができる半導体素子
収納用パッケージを提供することにある。 【構成】電気絶縁材料から成り、半導体素子３が載置さ
れる載置部１ａを有する絶縁基体１と、前記絶縁基体１
の半導体素子３が載置される載置部１ａ周辺から下面に
かけて導出される複数個のメタライズ配線層５と、前記
絶縁基体１の下面に形成され、メタライズ配線層５が電
気的に接続される複数個の接続パッド５ａと、前記接続
パッド５ａにロウ付けされるボール状端子７とから成る
半導体素子収納用パッケージであって、前記接続パッド
５ａのボール状端子７がロウ付けされる領域に凹部Ａが
設けられている。
置にボール状の端子を正確にロウ付け取着し、ボール状
端子を外部電気回路基板の所定配線導体に確実、強固に
接合させて内部に収容する半導体集積回路素子を外部電
気回路に正確に電気的接続することができる半導体素子
収納用パッケージを提供することにある。 【構成】電気絶縁材料から成り、半導体素子３が載置さ
れる載置部１ａを有する絶縁基体１と、前記絶縁基体１
の半導体素子３が載置される載置部１ａ周辺から下面に
かけて導出される複数個のメタライズ配線層５と、前記
絶縁基体１の下面に形成され、メタライズ配線層５が電
気的に接続される複数個の接続パッド５ａと、前記接続
パッド５ａにロウ付けされるボール状端子７とから成る
半導体素子収納用パッケージであって、前記接続パッド
５ａのボール状端子７がロウ付けされる領域に凹部Ａが
設けられている。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子を収
容するための半導体素子収納用パッケージに関するもの
である。
容するための半導体素子収納用パッケージに関するもの
である。
【０００２】
【従来の技術】従来、半導体素子、特にLSI(大規模集積
回路素子) 等の半導体集積回路素子を収容するための半
導体素子収納用パッケージは、一般にアルミナセラミッ
クス等の電気絶縁材料から成り、その上面略中央部に半
導体集積回路素子を収容するための凹部を有する絶縁基
体と、前記絶縁基体の凹部周辺から下面にかけて導出さ
れるタングステン、モリブデン等の高融点金属粉末から
成る複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドにロウ材を介しロ
ウ付けされるボール状の端子と、蓋体とから構成されて
おり、絶縁基体の凹部底面に半導体集積回路素子をガラ
ス、樹脂等から成る接着剤を介して接着固定させ、半導
体集積回路素子の各電極とメタライズ配線層とをボンデ
ィングワイヤを介して電気的に接続させるとともに絶縁
基体上面に蓋体をガラス、樹脂等の封止材を介して接合
させ、絶縁基体と蓋体とから成る容器内部に半導体集積
回路素子を気密に封止することによって製品としての半
導体装置となる。
回路素子) 等の半導体集積回路素子を収容するための半
導体素子収納用パッケージは、一般にアルミナセラミッ
クス等の電気絶縁材料から成り、その上面略中央部に半
導体集積回路素子を収容するための凹部を有する絶縁基
体と、前記絶縁基体の凹部周辺から下面にかけて導出さ
れるタングステン、モリブデン等の高融点金属粉末から
成る複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドにロウ材を介しロ
ウ付けされるボール状の端子と、蓋体とから構成されて
おり、絶縁基体の凹部底面に半導体集積回路素子をガラ
ス、樹脂等から成る接着剤を介して接着固定させ、半導
体集積回路素子の各電極とメタライズ配線層とをボンデ
ィングワイヤを介して電気的に接続させるとともに絶縁
基体上面に蓋体をガラス、樹脂等の封止材を介して接合
させ、絶縁基体と蓋体とから成る容器内部に半導体集積
回路素子を気密に封止することによって製品としての半
導体装置となる。
【０００３】かかる半導体装置は絶縁基体下面の接続パ
ッドにロウ付けされているボール状の端子を外部電気回
路基板の配線導体上に載置当接させるとともに両者を半
田を介し接合させることによって外部電気回路基板上に
実装され、同時に半導体素子収納用パッケージの内部に
収容されている半導体集積回路素子はその各電極がメタ
ライズ配線層及びボール状端子を介して外部電気回路に
電気的に接続されることとなる。
ッドにロウ付けされているボール状の端子を外部電気回
路基板の配線導体上に載置当接させるとともに両者を半
田を介し接合させることによって外部電気回路基板上に
実装され、同時に半導体素子収納用パッケージの内部に
収容されている半導体集積回路素子はその各電極がメタ
ライズ配線層及びボール状端子を介して外部電気回路に
電気的に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
の下面に設けた接続パッドが平坦であること及び外部電
気回路基板の配線導体に接合される端子がボール状であ
ること等からボール状の端子を接続パッドにロウ付けす
る際、ボール状端子の移動によってロウ付け位置にバラ
ツキが発生し易く、ボール状端子のロウ付け位置にバラ
ツキが発生すると該端子を外部電気回路基板の配線導体
に載置当接させて接合させるのが不可となって、内部に
収容する半導体素子を外部電気回路に正確、且つ確実に
電気的接続することができないという欠点を有してい
た。
来の半導体素子収納用パッケージにおいては、絶縁基体
の下面に設けた接続パッドが平坦であること及び外部電
気回路基板の配線導体に接合される端子がボール状であ
ること等からボール状の端子を接続パッドにロウ付けす
る際、ボール状端子の移動によってロウ付け位置にバラ
ツキが発生し易く、ボール状端子のロウ付け位置にバラ
ツキが発生すると該端子を外部電気回路基板の配線導体
に載置当接させて接合させるのが不可となって、内部に
収容する半導体素子を外部電気回路に正確、且つ確実に
電気的接続することができないという欠点を有してい
た。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体の下面に形成した接続パッドの
所定位置にボール状の端子を正確にロウ付け取着し、ボ
ール状端子を外部電気回路基板の所定配線導体に確実、
強固に接合させて内部に収容する半導体集積回路素子を
外部電気回路に正確に電気的接続することができる半導
体素子収納用パッケージを提供することにある。
で、その目的は絶縁基体の下面に形成した接続パッドの
所定位置にボール状の端子を正確にロウ付け取着し、ボ
ール状端子を外部電気回路基板の所定配線導体に確実、
強固に接合させて内部に収容する半導体集積回路素子を
外部電気回路に正確に電気的接続することができる半導
体素子収納用パッケージを提供することにある。
【０００６】
【課題を解決するための手段】本発明は電気絶縁材料か
ら成り、半導体素子が載置される載置部を有する絶縁基
体と、前記絶縁基体の半導体素子が載置される載置部周
辺から下面にかけて導出される複数個のメタライズ配線
層と、前記絶縁基体の下面に形成され、メタライズ配線
層が電気的に接続される複数個の接続パッドと、前記接
続パッドにロウ付けされるボール状端子とから成る半導
体素子収納用パッケージであって、前記接続パッドのボ
ール状端子がロウ付けされる領域に凹部が設けられてい
ることを特徴とするものである。
ら成り、半導体素子が載置される載置部を有する絶縁基
体と、前記絶縁基体の半導体素子が載置される載置部周
辺から下面にかけて導出される複数個のメタライズ配線
層と、前記絶縁基体の下面に形成され、メタライズ配線
層が電気的に接続される複数個の接続パッドと、前記接
続パッドにロウ付けされるボール状端子とから成る半導
体素子収納用パッケージであって、前記接続パッドのボ
ール状端子がロウ付けされる領域に凹部が設けられてい
ることを特徴とするものである。
【０００７】また本発明は前記凹部が円弧状をなし、且
つその半径がボール状端子の半径に対し、1.0 乃至4.0
倍であることを特徴とするものである。
つその半径がボール状端子の半径に対し、1.0 乃至4.0
倍であることを特徴とするものである。
【０００８】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体の下面に設けた接続パッドのボール状端子
がロウ付けされる領域に凹部を形成したことから、ボー
ル状の端子を接続パッドにロウ付けする際、ボール状端
子が接続パッド上を移動しようとしてもその移動は前記
凹部により規制され、その結果、ボール状端子は接続パ
ッドの所定位置に正確にロウ付けされる。そのためこの
半導体素子収納用パッケージではボール状端子が接続パ
ッドの所定位置にロウ付けされているためボール状端子
を外部電気回路基板の配線導体に接合させる時、その接
合が極めて正確、且つ強固となり、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の電極を
所定の外部電気回路に正確、且つ確実に電気的接続する
ことが可能となる。
ば、絶縁基体の下面に設けた接続パッドのボール状端子
がロウ付けされる領域に凹部を形成したことから、ボー
ル状の端子を接続パッドにロウ付けする際、ボール状端
子が接続パッド上を移動しようとしてもその移動は前記
凹部により規制され、その結果、ボール状端子は接続パ
ッドの所定位置に正確にロウ付けされる。そのためこの
半導体素子収納用パッケージではボール状端子が接続パ
ッドの所定位置にロウ付けされているためボール状端子
を外部電気回路基板の配線導体に接合させる時、その接
合が極めて正確、且つ強固となり、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の電極を
所定の外部電気回路に正確、且つ確実に電気的接続する
ことが可能となる。
【０００９】また本発明によれば、接続パッドに設ける
凹部を円弧状をなし、且つその半径をボール状端子の半
径に対し、1.0 乃至4.0 倍としておくと接続パッドにお
けるボール状端子の移動が有効に規制され、その結果、
ボール状端子を接続パッドの所定位置により正確にロウ
付けすることができ、これによって半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の電極を
所定の外部電気回路により正確、且つ確実に電気的接続
することができる。
凹部を円弧状をなし、且つその半径をボール状端子の半
径に対し、1.0 乃至4.0 倍としておくと接続パッドにお
けるボール状端子の移動が有効に規制され、その結果、
ボール状端子を接続パッドの所定位置により正確にロウ
付けすることができ、これによって半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の電極を
所定の外部電気回路により正確、且つ確実に電気的接続
することができる。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体集積回路素子
3 を収容する容器4 が構成される。
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体集積回路素子
3 を収容する容器4 が構成される。
【００１１】前記絶縁基体1 はその上面中央部に半導体
集積回路素子3 が載置収容される凹所1aが設けてあり、
該凹所1a底面には半導体集積回路素子3 がガラス、樹脂
等の接着剤を介して取着される。
集積回路素子3 が載置収容される凹所1aが設けてあり、
該凹所1a底面には半導体集積回路素子3 がガラス、樹脂
等の接着剤を介して取着される。
【００１２】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、可塑剤、溶剤を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
を採用することによってグリーンシート( 生シート) と
成し、しかる後、前記グリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約1600℃の温
度で焼成することによって製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、可塑剤、溶剤を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
を採用することによってグリーンシート( 生シート) と
成し、しかる後、前記グリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約1600℃の温
度で焼成することによって製作される。
【００１３】また前記絶縁基体1 は半導体集積回路素子
3 が載置収容される凹所1aの周辺から下面にかけて複数
個のメタライズ配線層5 が被着形成されており、更に絶
縁基体1 の下面には前記メタライズ配線層5 が電気的に
接続される接続パッド5aが被着形成されている。
3 が載置収容される凹所1aの周辺から下面にかけて複数
個のメタライズ配線層5 が被着形成されており、更に絶
縁基体1 の下面には前記メタライズ配線層5 が電気的に
接続される接続パッド5aが被着形成されている。
【００１４】前記メタライズ配線層5 及び接続パッド5a
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、タングステン等の高融点金属粉末に適当
な有機バインダー、可塑剤、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の所定位置に所定パ
ターンに被着形成される。
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、タングステン等の高融点金属粉末に適当
な有機バインダー、可塑剤、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の所定位置に所定パ
ターンに被着形成される。
【００１５】前記メタライズ配線層5 は半導体集積回路
素子3 の各電極を後述する接続パッド5aにロウ付けされ
るボール状端子7 に電気的に接続させる作用を為し、絶
縁基体1 の凹部1a周辺に位置する領域には半導体集積回
路素子3 の各電極がボンディングワイヤ6 を介して電気
的に接続される。
素子3 の各電極を後述する接続パッド5aにロウ付けされ
るボール状端子7 に電気的に接続させる作用を為し、絶
縁基体1 の凹部1a周辺に位置する領域には半導体集積回
路素子3 の各電極がボンディングワイヤ6 を介して電気
的に接続される。
【００１６】また前記メタライズ配線層5 と電気的に接
続されている接続パッド5aは絶縁基体1 にボール状端子
7 を取着する際の下地金属層として作用し、接続パッド
5aの表面にはボール状の端子7 が鉛と錫の重量比を6:4
とした低融点の鉛ー錫半田等のロウ材を介してロウ付け
される。
続されている接続パッド5aは絶縁基体1 にボール状端子
7 を取着する際の下地金属層として作用し、接続パッド
5aの表面にはボール状の端子7 が鉛と錫の重量比を6:4
とした低融点の鉛ー錫半田等のロウ材を介してロウ付け
される。
【００１７】前記接続パッド5aはまた図2 に示すよう
に、ボール状端子7 がロウ付けされる領域に円弧状の凹
部Ａが形成されており、接続パッド5aにボール状の端子
7 をロウ付けする際、前記凹部Ａによってボール状端子
7 が接続パッド5a上を移動するのが有効に規制され、こ
れによってボール状端子7 は接続パッド5aの所定位置に
正確にロウ付けされることとなる。
に、ボール状端子7 がロウ付けされる領域に円弧状の凹
部Ａが形成されており、接続パッド5aにボール状の端子
7 をロウ付けする際、前記凹部Ａによってボール状端子
7 が接続パッド5a上を移動するのが有効に規制され、こ
れによってボール状端子7 は接続パッド5aの所定位置に
正確にロウ付けされることとなる。
【００１８】尚、前記接続パッド5aに形成する凹部Ａは
必ずしも円弧状のものに限定されるものではないが円弧
状とする場合にはその半径をボール状端子７の径 (半
径) をＸとしたとき1.0 Ｘ〜4.0 Ｘとなしておくとボー
ル状端子７の接続パッド5a上での移動を有効に規制する
ことができる。従って、前記接続パッド5aに円弧状の凹
部Ａを形成する場合には、その円弧の径( 半径) をボー
ル状端子７の半径に対し、1.0 乃至4.0 倍としておくこ
とが好ましい。
必ずしも円弧状のものに限定されるものではないが円弧
状とする場合にはその半径をボール状端子７の径 (半
径) をＸとしたとき1.0 Ｘ〜4.0 Ｘとなしておくとボー
ル状端子７の接続パッド5a上での移動を有効に規制する
ことができる。従って、前記接続パッド5aに円弧状の凹
部Ａを形成する場合には、その円弧の径( 半径) をボー
ル状端子７の半径に対し、1.0 乃至4.0 倍としておくこ
とが好ましい。
【００１９】また前記接続パッド5aに形成する凹部Ａは
接続パッド5aの中央領域に従来周知の研磨加工を施すこ
とによって、或いは絶縁基体1 となるグリーンシートに
タングステン等からなる金属ペーストを印刷塗布し、こ
れによって接続パッド5aを形成する際、接続パッド5aの
中央領域に相当する箇所に金属ペーストを少なく塗布
し、外周領域に相当する箇所に金属ペーストを多く塗布
しておくことによって形成される。
接続パッド5aの中央領域に従来周知の研磨加工を施すこ
とによって、或いは絶縁基体1 となるグリーンシートに
タングステン等からなる金属ペーストを印刷塗布し、こ
れによって接続パッド5aを形成する際、接続パッド5aの
中央領域に相当する箇所に金属ペーストを少なく塗布
し、外周領域に相当する箇所に金属ペーストを多く塗布
しておくことによって形成される。
【００２０】更に前記接続パッド5aにロウ付けされるボ
ール状端子7 は例えば、鉛と錫の重量比を9:1 とした高
融点の鉛ー錫半田から成り、該ボール状端子7 は外部電
気回路基板10の配線導体11に鉛と錫の重量比を6:4 とし
た低融点の鉛ー錫半田等の低融点半田を介して接合され
る。この場合、ボール状端子7 は接続パッド5aに形成し
た凹部Ａによって接続パッド5aの所定位置に正確にロウ
付けされているため外部電気回路基板10の配線導体11と
ボール状端子7 との接合も極めて正確となり、その結
果、半導体素子収納用パッケージの内部に収容する半導
体集積回路素子3の電極をボール状電極7 を介して所定
の外部電気回路に正確、且つ確実に電気的接続すること
ができる。
ール状端子7 は例えば、鉛と錫の重量比を9:1 とした高
融点の鉛ー錫半田から成り、該ボール状端子7 は外部電
気回路基板10の配線導体11に鉛と錫の重量比を6:4 とし
た低融点の鉛ー錫半田等の低融点半田を介して接合され
る。この場合、ボール状端子7 は接続パッド5aに形成し
た凹部Ａによって接続パッド5aの所定位置に正確にロウ
付けされているため外部電気回路基板10の配線導体11と
ボール状端子7 との接合も極めて正確となり、その結
果、半導体素子収納用パッケージの内部に収容する半導
体集積回路素子3の電極をボール状電極7 を介して所定
の外部電気回路に正確、且つ確実に電気的接続すること
ができる。
【００２１】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部1a底面に半導体集積回路
素子3 を接着剤を介して接着固定するとともに半導体集
積回路素子3 の各電極をメタライズ配線層5 にボンディ
ングワイヤ6 を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂等から成る封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器4
内部に半導体集積回路素子3 を気密に封止することによ
って製品としての半導体装置となる。
ージによれば絶縁基体1 の凹部1a底面に半導体集積回路
素子3 を接着剤を介して接着固定するとともに半導体集
積回路素子3 の各電極をメタライズ配線層5 にボンディ
ングワイヤ6 を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂等から成る封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器4
内部に半導体集積回路素子3 を気密に封止することによ
って製品としての半導体装置となる。
【００２２】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の下面に設けた接続パッドのボール状
端子がロウ付けされる領域に凹部を形成したことから、
ボール状の端子を接続パッドにロウ付けする際、ボール
状端子が接続パッド上を移動しようとしてもその移動は
前記凹部により規制され、その結果、ボール状端子は接
続パッドの所定位置に正確にロウ付けされる。そのため
この半導体素子収納用パッケージではボール状端子が接
続パッドの所定位置にロウ付けされているためボール状
端子を外部電気回路基板の配線導体に接合させる時、そ
の接合が極めて正確、且つ強固となり、半導体素子収納
用パッケージの内部に収容する半導体集積回路素子の電
極を所定の外部電気回路に正確、且つ確実に電気的接続
することが可能となる。
よれば、絶縁基体の下面に設けた接続パッドのボール状
端子がロウ付けされる領域に凹部を形成したことから、
ボール状の端子を接続パッドにロウ付けする際、ボール
状端子が接続パッド上を移動しようとしてもその移動は
前記凹部により規制され、その結果、ボール状端子は接
続パッドの所定位置に正確にロウ付けされる。そのため
この半導体素子収納用パッケージではボール状端子が接
続パッドの所定位置にロウ付けされているためボール状
端子を外部電気回路基板の配線導体に接合させる時、そ
の接合が極めて正確、且つ強固となり、半導体素子収納
用パッケージの内部に収容する半導体集積回路素子の電
極を所定の外部電気回路に正確、且つ確実に電気的接続
することが可能となる。
【００２３】また本発明の半導体素子収納用パッケージ
によれば、接続パッドに設ける凹部を円弧状をなし、且
つその半径をボール状端子の半径に対し、1.0 乃至4.0
倍としておくと接続パッドにおけるボール状端子の移動
が有効に規制され、その結果、ボール状端子を接続パッ
ドの所定位置により正確にロウ付けすることができ、こ
れによって半導体素子収納用パッケージの内部に収容す
る半導体集積回路素子の電極を所定の外部電気回路によ
り正確、且つ確実に電気的接続することができる。
によれば、接続パッドに設ける凹部を円弧状をなし、且
つその半径をボール状端子の半径に対し、1.0 乃至4.0
倍としておくと接続パッドにおけるボール状端子の移動
が有効に規制され、その結果、ボール状端子を接続パッ
ドの所定位置により正確にロウ付けすることができ、こ
れによって半導体素子収納用パッケージの内部に収容す
る半導体集積回路素子の電極を所定の外部電気回路によ
り正確、且つ確実に電気的接続することができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・絶縁基体 ２・・・蓋体 ３・・・半導体集積回路素子 ５・・・メタライズ配線層 ５ａ・・接続パッド ７・・・ボール状端子 Ａ・・・凹部
Claims (2)
- 【請求項１】電気絶縁材料から成り、半導体素子が載置
される載置部を有する絶縁基体と、前記絶縁基体の半導
体素子が載置される載置部周辺から下面にかけて導出さ
れる複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドにロウ付けされる
ボール状端子とから成る半導体素子収納用パッケージで
あって、前記接続パッドのボール状端子がロウ付けされ
る領域に凹部が設けられていることを特徴とする半導体
素子収納用パッケージ。 - 【請求項２】前記凹部が円弧状をなし、且つその半径が
ボール状端子の半径に対し、1.0 乃至4.0 倍であること
を特徴とする請求項１に記載の半導体素子収納用パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16204994A JPH0831974A (ja) | 1994-07-14 | 1994-07-14 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16204994A JPH0831974A (ja) | 1994-07-14 | 1994-07-14 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831974A true JPH0831974A (ja) | 1996-02-02 |
Family
ID=15747128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16204994A Pending JPH0831974A (ja) | 1994-07-14 | 1994-07-14 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278180B1 (en) | 1997-06-04 | 2001-08-21 | Nikko Company | Ball-grid-array-type semiconductor device and its fabrication method and electronic device |
-
1994
- 1994-07-14 JP JP16204994A patent/JPH0831974A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278180B1 (en) | 1997-06-04 | 2001-08-21 | Nikko Company | Ball-grid-array-type semiconductor device and its fabrication method and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377867B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| US6225700B1 (en) | Package for a semiconductor element having depressions containing solder terminals | |
| JP3526508B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0831974A (ja) | 半導体素子収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301868B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001185675A (ja) | 半導体装置 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3377866B2 (ja) | 半導体素子収納用パッケージ | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ | |
| JPH0946036A (ja) | 半導体素子収納用パッケージ | |
| JPH08148633A (ja) | 半導体素子収納用パッケージ |