JPH1074856A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH1074856A
JPH1074856A JP22824496A JP22824496A JPH1074856A JP H1074856 A JPH1074856 A JP H1074856A JP 22824496 A JP22824496 A JP 22824496A JP 22824496 A JP22824496 A JP 22824496A JP H1074856 A JPH1074856 A JP H1074856A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating base
package
electric circuit
external electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22824496A
Other languages
English (en)
Inventor
Noriyuki Shimizu
範征 清水
Shingo Sato
慎吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP22824496A priority Critical patent/JPH1074856A/ja
Publication of JPH1074856A publication Critical patent/JPH1074856A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 絶縁基体と外部回路電気回路基板の熱膨張係
数の相違に起因する熱応力のために、半導体素子収納用
パッケージに収容する半導体素子の各電極を長期間にわ
たり外部電気回路に電気的に正常に接続することができ
ない。 【解決手段】 半導体素子３の搭載部１ａを有し且つ下
面に凹部１ｂを有する絶縁基体１と、搭載部１ａ周辺か
ら凹部１ｂ底面にかけて導出されるメタライズ配線層５
と、凹部１ｂ底面に中央部に凸部７ａを有するように形
成され、メタライズ配線層５と電気的に接続される接続
パッド７と、凸部７ａを包むように接続パッド７に接合
される球状の突出部８ａを有する外部接続端子８とから
成る半導体素子収納用パッケージである。接続パッド７
にかかる熱応力が分散されて接続パッド７が剥離しなく
なるので、半導体素子３の各電極を長期間にわたり外部
電気回路に安定して接続させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージに関し、詳しくは内部に収容した半導体素子の
各電極を所定の外部電気回路に長期間にわたり安定して
電気的に接続させることができる半導体素子収納用パッ
ケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ（大規模
集積回路素子）等の半導体集積回路素子を収容するため
の半導体素子収納用パッケージは一般に、アルミナセラ
ミックス等の電気絶縁材料から成り、その上面中央部に
半導体素子を収容するための凹状の搭載部を有する絶縁
基体と、絶縁基体の凹状の搭載部周辺から下面にかけて
導出されるタングステンやモリブデン等の高融点金属粉
末から成る複数個のメタライズ配線層と、絶縁基体の下
面に形成され、メタライズ配線層が電気的に接続された
複数個の接続パッドと、それら接続パッドに取着された
半田等から成る球状の外部接続端子と、蓋体とから構成
されており、絶縁基体の凹状の搭載部の底面に半導体素
子をガラス・樹脂・ロウ材等から成る接着剤を介して接
着固定させるとともに半導体素子の各電極とメタライズ
配線層とをボンディングワイヤ等の電気的接続手段を介
して電気的に接続し、しかる後、絶縁基体の上面に蓋体
をガラス・樹脂・ロウ材等の封止材を介して接合させ、
絶縁基体と蓋体とから成る容器内部に半導体素子を気密
に封止することによって半導体装置となる。
【０００３】かかる半導体素子収納用パッケージは、絶
縁基体下面の接続パッドに取着された半田等から成る球
状の外部接続端子を外部電気回路基板の配線導体上に載
置当接させ、しかる後、半田等から成る外部接続端子を
約 200〜250 ℃の温度で加熱溶融させて外部電気回路基
板の配線導体に接合させるとともにこれを冷却固化させ
ることにより外部電気回路基板に実装され、同時に半導
体素子収納用パッケージの内部に収容されている半導体
素子の各電極がメタライズ配線層および半田等から成る
外部接続端子を介して外部電気回路基板に電気的に接続
されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
がアルミナセラミックスから成り、その熱膨張係数が約
７×10-6／℃であるのに対し、外部電気回路基板は一般
にガラスエポキシ樹脂から成り、その熱膨張係数が２×
10-5／℃であって両者が大きく相違することから、半導
体素子収納用パッケージの内部に半導体素子を収容して
外部電気回路基板に実装した場合、半導体素子の作動時
に発生する熱が絶縁基体と外部電気回路基板の両方に印
加されると、半導体素子収納用パッケージの絶縁基体と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。そしてこの熱応力が絶
縁基体下面の接続パッドの外周部に作用して接続パッド
を絶縁基体より剥離させてしまい、その結果、半導体素
子収納用パッケージの内部に収容する半導体素子の各電
極を長期間にわたり所定の外部電気回路に安定して電気
的に接続させることができないという欠点を有してい
た。
【０００５】本発明の目的は、従来の半導体素子収納用
パッケージにおける欠点を改善し、絶縁基体と外部電気
回路基板との間に両者の熱膨張係数の相違に起因する大
きな熱応力が発生しても接続パッドが絶縁基体より剥離
することがなく、内部に収容する半導体素子の各電極を
長期間にわたり所定の外部電気回路に安定して電気的に
接続させることができる半導体素子収納用パッケージを
提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、半導体素子が
搭載される搭載部を有し、且つ下面に多数の凹部を有す
る絶縁基体と、その絶縁基体の半導体素子が搭載される
搭載部周辺から凹部底面にかけて導出される複数個のメ
タライズ配線層と、前記絶縁基体の凹部底面に中央部に
凸部を有するように形成され、且つ前記メタライズ配線
層と電気的に接続される複数個の接続パッドと、その接
続パッドの前記凸部を包むように前記接続パッドに接合
される球状の突出部を有する外部接続端子とから成るも
のである。
【０００７】また、本発明の半導体素子収納用パッケー
ジは、上記構成の半導体素子収納用パッケージにおい
て、凹部の深さが凸部の高さよりも深いものである。
【０００８】さらに、本発明の半導体素子収納用パッケ
ージは、上記各構成の半導体素子収納用パッケージにお
いて、凸部の高さが10μｍ以上であることを特徴とする
ものである。
【０００９】さらにまた、本発明の半導体素子収納用パ
ッケージは、上記各構成の半導体素子収納用パッケージ
において、凸部が円柱もしくは半球をなし、且つその底
面積が凹部の底面積の80％以下であることを特徴とする
ものである。
【００１０】本発明の半導体素子収納用パッケージによ
れば、絶縁基体に凹部を設けるとともにその凹部の底面
に中央部に凸部を有する接続パッドを設け、その接続パ
ッドに球状の突出部を有する外部接続端子を接続パッド
の凸部を包むように接合させたことから、半導体素子収
納用パッケージの容器内部に収容した半導体素子が作動
時に発熱し、この熱が半導体素子収納用パッケージの絶
縁基体と外部電気回路基板との両方に繰り返し印加され
ることによって絶縁基体と外部電気回路基板との間に両
者の熱膨張係数の相違に起因して接続パッドを剥離させ
るように働く大きな熱応力が発生したとしても、その熱
応力は凸部により有効に分散して減じられるため、接続
パッドに大きな応力が作用して接続パッドが絶縁基体か
ら、またはメタライズ配線層と接続パッドとが、あるい
は接続パッドと外部接続端子とが剥離することがなくな
る。その結果、半導体素子収納用パッケージの容器内部
に収容する半導体素子の各電極を長期間にわたり所定の
外部電気回路に正確に安定して電気的に接続させること
が可能となる。
【００１１】
【発明の実施の形態】次に、本発明を添付の図面を基に
して詳細に説明する。
【００１２】図１は本発明にかかる半導体素子収納用パ
ッケージの実施の形態の一例を示す断面図であり、図２
はその要部拡大断面図である。これらの図において、１
は絶縁基体、２は蓋体であり、絶縁基体１と蓋体２とで
半導体集積回路素子等の半導体素子３を収容する容器４
が構成される。
【００１３】半導体素子収納用パッケージを構成する絶
縁基体１はその上面中央部に半導体素子３が搭載収容さ
れる凹状の搭載部１ａを有しており、搭載部１ａ底面に
は半導体素子３がガラス・樹脂・ロウ材等の接着剤を介
して接着固定される。なお、搭載部１ａは絶縁基体１の
下面に形成されていてもよい。
【００１４】絶縁基体１は、アルミナセラミックスやム
ライトセラミックス・窒化アルミニウムセラミックス・
炭化珪素質セラミックス・ガラスセラミックス等の電気
絶縁材料から成り、例えばアルミナセラミックスから成
る場合、アルミナ・シリカ・マグネシア・カルシア等の
原料粉末に適当な有機バインダ・溶剤・可塑剤・分散剤
等を添加混合して泥漿物を作り、その泥漿物を従来周知
のドクターブレード法等のシート成形法を採用してシー
ト状のセラミックググリーンシートとなし、しかる後、
それらセラミックグリーンシートに適当な打ち抜き加工
を施すとともにこれを複数枚積層し、約1600℃の温度で
焼成することによって製作される。
【００１５】また絶縁基体１の下面には図１および図２
に示すように多数の凹部１ｂが形成されており、絶縁基
体１の搭載部１ａ周辺の部位から絶縁基体１の凹部１ｂ
底面にかけては後述する複数個のメタライズ配線層５
が、また凹部１ｂの底面には後述する複数個の接続パッ
ド７が被着形成されている。
【００１６】複数個のメタライズ配線層５は、半導体素
子３の各電極を接続パッド７に電気的に接続する作用を
為し、その絶縁基体１の搭載部１ａ周辺に位置する部位
には半導体素子３の各電極がボンディングワイヤ６を介
して電気的に接続される。
【００１７】なお、メタライズ配線層５は、タングステ
ン・モリブデン・マンガン等の高融点金属粉末から成
り、それら高融点金属粉末に適当な有機バインダ・溶剤
・可塑剤を添加混合して得た金属ペーストを絶縁基体１
と成るセラミックグリーンシートに所定パターンに印刷
塗布しておき、これをセラミックグリーンシートと同時
に焼成することによって絶縁基体１の所定位置に所定パ
ターンに被着形成される。
【００１８】複数個の接続パッド７は、絶縁基体１の凹
部１ｂに後述する半田等から成る外部接続端子８を取着
するための下地金属として作用し、それら接続パッド７
には半田等から成る球状の突出部８ａを有する外部接続
端子８が取着されている。
【００１９】また、接続パッド７はその中央部に円柱も
しくは半球の形状をなす凸部７ａが形成されている。そ
の凸部７ａは、後述するように、接続パッド７に半田等
から成る突出部８ａを有する外部接続端子８を凸部７ａ
を包むように接合することにより凹部１ｂに取着してそ
の外部接続端子８を外部電気回路基板（図示せず）の配
線導体に接続させた後、半導体素子３の作動時に発生す
る熱が絶縁基体１と外部電気回路基板との両方に繰り返
し印加された際に、絶縁基体１と外部電気回路基板との
間に両者の熱膨張係数の相違に起因して発生する大きな
熱応力を効果的に分散させる作用を為す。この場合、凸
部７ａの高さが10μｍ未満あるいはその底面積が凹部１
ｂの底面積の80％を超えると大きな熱応力を効果的に分
散させることが困難となる。また、凸部７ａの底面積が
凹部１ｂの底面積の80％を超えた場合、凸部７ａの周囲
の外部接続端子８の厚みが薄くなり過ぎてしまい、熱応
力が印加された場合に凸部７ａの先端付近で外部接続端
子８の強度が不足してクラックが発生してしまう傾向も
ある。従って、前記接続パッド７に形成された凸部７ａ
はその高さが10μｍ以上であることが好ましく、その底
面積が絶縁基体１の凹部１ｂの底面積の80％以下である
ことが好ましい。また、凸部７ａの先端が絶縁基体１の
下面よりも突出していると良好な形状の外部接続端子を
安定して形成することが困難となるため、凹部１ｂの深
さは凸部７ａの高さよりも深いことが好ましい。
【００２０】なお、接続パッド７はタングステン・モリ
ブデン・マンガン等の高融点金属粉末から成り、これら
高融点金属粉末に適当な有機バインダ・溶剤・可塑剤等
を添加混合して得た金属ペーストを絶縁基体１と成るセ
ラミックグリーンシートに重ね塗りによりその中央部に
凸部を有するように印刷塗布しておき、これをセラミッ
クグリーンシートと同時に焼成することによって絶縁基
体１の凹部１ｂ底面に中央部に凸部７ａを有するように
被着形成される。
【００２１】接続パッド７に取着されている半田等から
成る外部接続端子８は、絶縁基体１の下面から略球状に
突出する突出部８ａを有しており、半導体素子３の各電
極が接続されている接続パッド７を外部電気回路基板の
配線導体に電気的に接続するとともに半導体素子収納用
パッケージを外部電気回路基板上に実装させる作用を為
す。
【００２２】外部接続端子８は、絶縁基体１の下面に略
球状に突出する突出部８ａを有することから、外部接続
端子８を外部電気回路基板の配線導体に接続させる際、
その接続を容易且つ確実となすことができるとともに、
凹部１ｂの底面に形成された凸部７ａを有する接続パッ
ド７に凸部７ａを包むように接合することにより凹部１
ｂに取着されていることから、半導体素子３の作動時に
発生する熱が絶縁基体１と外部電気回路基板との両方に
繰り返し印加されて絶縁基体１と外部電気回路基板との
間に両者の熱膨張係数の相違に起因する大きな熱応力が
発生したとしても、その熱応力は接続パッド７の外周部
及び凸部７ａが形成された中央部と絶縁基体１の凹部１
ｂの開口領域に位置する外部接続端子８の３領域に分散
されて小さいものとなり、これによって接続パッド７が
絶縁基体１より、またはメタライズ配線層５と接続パッ
ド７とが、あるいは接続パッド７と外部接続端子８とが
剥離することが有効に防止される。この場合、単に凹部
１ｂ底面に平坦な接続パッドが形成されてその接続パッ
ドに外部接続端子が接続されている場合より、極めて有
効に上記の熱応力を分散させることができる。
【００２３】なお、球状の凸部８ａを有する外部接続端
子８の凹部１ｂへの取着（接続パッド７への接合）は、
例えば絶縁基体１の凹部１ｂ内に過剰の半田ペーストを
充填するとともにその半田ペースト上に突出部８ａとな
る半田ボールを載置し、しかる後、これを約 150〜250
℃の温度に加熱して半田ペーストおよび半田ボールを溶
融させることによって行われる。
【００２４】また、蓋体２は、鉄−ニッケル−コバルト
合金等の金属やアルミナセラミックスやガラス等の絶縁
物から成り、絶縁基体１の上面にガラス・樹脂・ロウ材
等の封止材を介して接合されることにより絶縁基体１の
搭載部１ａに搭載された半導体素子３を容器４内に気密
に封止する作用を為す。
【００２５】なお、蓋体２は、例えば鉄−ニッケル−コ
バルト合金から成る場合、鉄−ニッケル−コバルト合金
から成る板材を所定形状に打ち抜くこと等によって製作
される。
【００２６】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体１の搭載部１ａ底面に半導体素
子３をガラス・樹脂・ロウ材等から成る接着剤を介して
接着固定するとともに半導体素子３の各電極をメタライ
ズ配線層５にボンディングワイヤ６により電気的に接続
し、しかる後、絶縁基体１の上面に蓋体２をガラス・樹
脂・ロウ材等の封止材を介して接合させ、絶縁基体１と
蓋体２とから成る容器４内部に半導体素子３を気密に封
止することによって半導体装置となる。
【００２７】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体に設けられた凹部の底面に中央部に凸
部を有する接続パッドを設け、その接続パッドに外部接
続端子を接続パッドの凸部を包むように接合させたこと
から、半導体素子収納用パッケージの容器内部に収容し
た半導体素子が作動時に発熱してこの熱が半導体素子収
納用パッケージの絶縁基体と外部電気回路基板との両方
に繰り返し印加されることによって、絶縁基体と外部電
気回路基板との間に両者の熱膨張係数の相違に起因して
接続パッドを剥離させるように働く大きな熱応力が発生
したとしても、その熱応力は有効に分散されて減じられ
るため、接続パッドに大きな応力が作用して接続パッド
が絶縁基体より、またはメタライズ配線層と接続パッド
とが、あるいは接続パッドと外部接続端子とが剥離する
ことがなくなる。これにより、容器内部に収容する半導
体素子の各電極を長期間にわたり所定の外部電気回路に
正確に安定して電気的に接続させることができる半導体
素子収納用パッケージを提供することができた。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
１・・・・・・絶縁基体 １ａ・・・・・搭載部 １ｂ・・・・・凹部 ３・・・・・・半導体素子 ５・・・・・・メタライズ配線層 ７・・・・・・接続パッド ７ａ・・・・・凸部 ８・・・・・・外部接続端子 ８ａ・・・・・突出部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年９月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体素子収納用パッケージ
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージに関し、詳しくは内部に収容した半導体素子の
各電極を所定の外部電気回路に長期間にわたり安定して
電気的に接続させることができる半導体素子収納用パッ
ケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ（大規模
集積回路素子）等の半導体集積回路素子を収容するため
の半導体素子収納用パッケージは一般に、アルミナセラ
ミックス等の電気絶縁材料から成り、その上面中央部に
半導体素子を収容するための凹状の搭載部を有する絶縁
基体と、絶縁基体の凹状の搭載部周辺から下面にかけて
導出されるタングステンやモリブデン等の高融点金属粉
末から成る複数個のメタライズ配線層と、絶縁基体の下
面に形成され、メタライズ配線層が電気的に接続された
複数個の接続パッドと、それら接続パッドに取着された
半田等から成る球状の外部接続端子と、蓋体とから構成
されており、絶縁基体の凹状の搭載部の底面に半導体素
子をガラス・樹脂・ロウ材等から成る接着剤を介して接
着固定させるとともに半導体素子の各電極とメタライズ
配線層とをボンディングワイヤ等の電気的接続手段を介
して電気的に接続し、しかる後、絶縁基体の上面に蓋体
をガラス・樹脂・ロウ材等の封止材を介して接合させ、
絶縁基体と蓋体とから成る容器内部に半導体素子を気密
に封止することによって半導体装置となる。
【０００３】かかる半導体素子収納用パッケージは、絶
縁基体下面の接続パッドに取着された半田等から成る球
状の外部接続端子を外部電気回路基板の配線導体上に載
置当接させ、しかる後、半田等から成る外部接続端子を
約 200〜250 ℃の温度で加熱溶融させて外部電気回路基
板の配線導体に接合させるとともにこれを冷却固化させ
ることにより外部電気回路基板に実装され、同時に半導
体素子収納用パッケージの内部に収容されている半導体
素子の各電極がメタライズ配線層および半田等から成る
外部接続端子を介して外部電気回路基板に電気的に接続
されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
がアルミナセラミックスから成り、その熱膨張係数が約
７×10-6／℃であるのに対し、外部電気回路基板は一般
にガラスエポキシ樹脂から成り、その熱膨張係数が２×
10-5／℃であって両者が大きく相違することから、半導
体素子収納用パッケージの内部に半導体素子を収容して
外部電気回路基板に実装した場合、半導体素子の作動時
に発生する熱が絶縁基体と外部電気回路基板の両方に印
加されると、半導体素子収納用パッケージの絶縁基体と
外部電気回路基板との間に両者の熱膨張係数の相違に起
因する大きな熱応力が発生する。そしてこの熱応力が絶
縁基体下面の接続パッドの外周部に作用して接続パッド
を絶縁基体より剥離させてしまい、その結果、半導体素
子収納用パッケージの内部に収容する半導体素子の各電
極を長期間にわたり所定の外部電気回路に安定して電気
的に接続させることができないという欠点を有してい
た。
【０００５】本発明の目的は、従来の半導体素子収納用
パッケージにおける欠点を改善し、絶縁基体と外部電気
回路基板との間に両者の熱膨張係数の相違に起因する大
きな熱応力が発生しても接続パッドが絶縁基体より剥離
することがなく、内部に収容する半導体素子の各電極を
長期間にわたり所定の外部電気回路に安定して電気的に
接続させることができる半導体素子収納用パッケージを
提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、半導体素子が
搭載される搭載部を有し、且つ下面に多数の凹部を有す
る絶縁基体と、その絶縁基体の半導体素子が搭載される
搭載部周辺から凹部底面にかけて導出される複数個のメ
タライズ配線層と、前記絶縁基体の凹部底面に中央部に
凸部を有するように形成され、且つ前記メタライズ配線
層と電気的に接続される複数個の接続パッドと、その接
続パッドの前記凸部を包むように前記接続パッドに接合
される球状の突出部を有する外部接続端子とから成るも
のである。
【０００７】また、本発明の半導体素子収納用パッケー
ジは、上記構成の半導体素子収納用パッケージにおい
て、凹部の深さが凸部の高さよりも深いものである。
【０００８】さらに、本発明の半導体素子収納用パッケ
ージは、上記各構成の半導体素子収納用パッケージにお
いて、凸部の高さが10μｍ以上であることを特徴とする
ものである。
【０００９】さらにまた、本発明の半導体素子収納用パ
ッケージは、上記各構成の半導体素子収納用パッケージ
において、凸部が円柱もしくは半球をなし、且つその底
面積が凹部の底面積の80％以下であることを特徴とする
ものである。
【００１０】本発明の半導体素子収納用パッケージによ
れば、絶縁基体に凹部を設けるとともにその凹部の底面
に中央部に凸部を有する接続パッドを設け、その接続パ
ッドに球状の突出部を有する外部接続端子を接続パッド
の凸部を包むように接合させたことから、半導体素子収
納用パッケージの容器内部に収容した半導体素子が作動
時に発熱し、この熱が半導体素子収納用パッケージの絶
縁基体と外部電気回路基板との両方に繰り返し印加され
ることによって絶縁基体と外部電気回路基板との間に両
者の熱膨張係数の相違に起因して接続パッドを剥離させ
るように働く大きな熱応力が発生したとしても、その熱
応力は凸部により有効に分散して減じられるため、接続
パッドに大きな応力が作用して接続パッドが絶縁基体か
ら、またはメタライズ配線層と接続パッドとが、あるい
は接続パッドと外部接続端子とが剥離することがなくな
る。その結果、半導体素子収納用パッケージの容器内部
に収容する半導体素子の各電極を長期間にわたり所定の
外部電気回路に正確に安定して電気的に接続させること
が可能となる。
【００１１】
【発明の実施の形態】次に、本発明を添付の図面を基に
して詳細に説明する。
【００１２】図１は本発明にかかる半導体素子収納用パ
ッケージの実施の形態の一例を示す断面図であり、図２
はその要部拡大断面図である。これらの図において、１
は絶縁基体、２は蓋体であり、絶縁基体１と蓋体２とで
半導体集積回路素子等の半導体素子３を収容する容器４
が構成される。
【００１３】半導体素子収納用パッケージを構成する絶
縁基体１はその上面中央部に半導体素子３が搭載収容さ
れる凹状の搭載部１ａを有しており、搭載部１ａ底面に
は半導体素子３がガラス・樹脂・ロウ材等の接着剤を介
して接着固定される。なお、搭載部１ａは絶縁基体１の
下面に形成されていてもよい。
【００１４】絶縁基体１は、アルミナセラミックスやム
ライトセラミックス・窒化アルミニウムセラミックス・
炭化珪素質セラミックス・ガラスセラミックス等の電気
絶縁材料から成り、例えばアルミナセラミックスから成
る場合、アルミナ・シリカ・マグネシア・カルシア等の
原料粉末に適当な有機バインダ・溶剤・可塑剤・分散剤
等を添加混合して泥漿物を作り、その泥漿物を従来周知
のドクターブレード法等のシート成形法を採用してシー
ト状のセラミックググリーンシートとなし、しかる後、
それらセラミックグリーンシートに適当な打ち抜き加工
を施すとともにこれを複数枚積層し、約1600℃の温度で
焼成することによって製作される。
【００１５】また絶縁基体１の下面には図１および図２
に示すように多数の凹部１ｂが形成されており、絶縁基
体１の搭載部１ａ周辺の部位から絶縁基体１の凹部１ｂ
底面にかけては後述する複数個のメタライズ配線層５
が、また凹部１ｂの底面には後述する複数個の接続パッ
ド７が被着形成されている。
【００１６】複数個のメタライズ配線層５は、半導体素
子３の各電極を接続パッド７に電気的に接続する作用を
為し、その絶縁基体１の搭載部１ａ周辺に位置する部位
には半導体素子３の各電極がボンディングワイヤ６を介
して電気的に接続される。
【００１７】なお、メタライズ配線層５は、タングステ
ン・モリブデン・マンガン等の高融点金属粉末から成
り、それら高融点金属粉末に適当な有機バインダ・溶剤
・可塑剤を添加混合して得た金属ペーストを絶縁基体１
と成るセラミックグリーンシートに所定パターンに印刷
塗布しておき、これをセラミックグリーンシートと同時
に焼成することによって絶縁基体１の所定位置に所定パ
ターンに被着形成される。
【００１８】複数個の接続パッド７は、絶縁基体１の凹
部１ｂに後述する半田等から成る外部接続端子８を取着
するための下地金属として作用し、それら接続パッド７
には半田等から成る球状の突出部８ａを有する外部接続
端子８が取着されている。
【００１９】また、接続パッド７はその中央部に円柱も
しくは半球の形状をなす凸部７ａが形成されている。そ
の凸部７ａは、後述するように、接続パッド７に半田等
から成る突出部８ａを有する外部接続端子８を凸部７ａ
を包むように接合することにより凹部１ｂに取着してそ
の外部接続端子８を外部電気回路基板（図示せず）の配
線導体に接続させた後、半導体素子３の作動時に発生す
る熱が絶縁基体１と外部電気回路基板との両方に繰り返
し印加された際に、絶縁基体１と外部電気回路基板との
間に両者の熱膨張係数の相違に起因して発生する大きな
熱応力を効果的に分散させる作用を為す。この場合、凸
部７ａの高さが10μｍ未満あるいはその底面積が凹部１
ｂの底面積の80％を超えると大きな熱応力を効果的に分
散させることが困難となる。また、凸部７ａの底面積が
凹部１ｂの底面積の80％を超えた場合、凸部７ａの周囲
の外部接続端子８の厚みが薄くなり過ぎてしまい、熱応
力が印加された場合に凸部７ａの先端付近で外部接続端
子８の強度が不足してクラックが発生してしまう傾向も
ある。従って、前記接続パッド７に形成された凸部７ａ
はその高さが10μｍ以上であることが好ましく、その底
面積が絶縁基体１の凹部１ｂの底面積の80％以下である
ことが好ましい。また、凸部７ａの先端が絶縁基体１の
下面よりも突出していると良好な形状の外部接続端子を
安定して形成することが困難となるため、凹部１ｂの深
さは凸部７ａの高さよりも深いことが好ましい。
【００２０】なお、接続パッド７はタングステン・モリ
ブデン・マンガン等の高融点金属粉末から成り、これら
高融点金属粉末に適当な有機バインダ・溶剤・可塑剤等
を添加混合して得た金属ペーストを絶縁基体１と成るセ
ラミックグリーンシートに重ね塗りによりその中央部に
凸部を有するように印刷塗布しておき、これをセラミッ
クグリーンシートと同時に焼成することによって絶縁基
体１の凹部１ｂ底面に中央部に凸部７ａを有するように
被着形成される。
【００２１】接続パッド７に取着されている半田等から
成る外部接続端子８は、絶縁基体１の下面から略球状に
突出する突出部８ａを有しており、半導体素子３の各電
極が接続されている接続パッド７を外部電気回路基板の
配線導体に電気的に接続するとともに半導体素子収納用
パッケージを外部電気回路基板上に実装させる作用を為
す。
【００２２】外部接続端子８は、絶縁基体１の下面に略
球状に突出する突出部８ａを有することから、外部接続
端子８を外部電気回路基板の配線導体に接続させる際、
その接続を容易且つ確実となすことができるとともに、
凹部１ｂの底面に形成された凸部７ａを有する接続パッ
ド７に凸部７ａを包むように接合することにより凹部１
ｂに取着されていることから、半導体素子３の作動時に
発生する熱が絶縁基体１と外部電気回路基板との両方に
繰り返し印加されて絶縁基体１と外部電気回路基板との
間に両者の熱膨張係数の相違に起因する大きな熱応力が
発生したとしても、その熱応力は接続パッド７の外周部
及び凸部７ａが形成された中央部と絶縁基体１の凹部１
ｂの開口領域に位置する外部接続端子８の３領域に分散
されて小さいものとなり、これによって接続パッド７が
絶縁基体１より、またはメタライズ配線層５と接続パッ
ド７とが、あるいは接続パッド７と外部接続端子８とが
剥離することが有効に防止される。この場合、単に凹部
１ｂ底面に平坦な接続パッドが形成されてその接続パッ
ドに外部接続端子が接続されている場合より、極めて有
効に上記の熱応力を分散させることができる。
【００２３】なお、球状の凸部８ａを有する外部接続端
子８の凹部１ｂへの取着（接続パッド７への接合）は、
例えば絶縁基体１の凹部１ｂ内に過剰の半田ペーストを
充填するとともにその半田ペースト上に突出部８ａとな
る半田ボールを載置し、しかる後、これを約 150〜250
℃の温度に加熱して半田ペーストおよび半田ボールを溶
融させることによって行われる。
【００２４】また、蓋体２は、鉄−ニッケル−コバルト
合金等の金属やアルミナセラミックスやガラス等の絶縁
物から成り、絶縁基体１の上面にガラス・樹脂・ロウ材
等の封止材を介して接合されることにより絶縁基体１の
搭載部１ａに搭載された半導体素子３を容器４内に気密
に封止する作用を為す。
【００２５】なお、蓋体２は、例えば鉄−ニッケル−コ
バルト合金から成る場合、鉄−ニッケル−コバルト合金
から成る板材を所定形状に打ち抜くこと等によって製作
される。
【００２６】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体１の搭載部１ａ底面に半導体素
子３をガラス・樹脂・ロウ材等から成る接着剤を介して
接着固定するとともに半導体素子３の各電極をメタライ
ズ配線層５にボンディングワイヤ６により電気的に接続
し、しかる後、絶縁基体１の上面に蓋体２をガラス・樹
脂・ロウ材等の封止材を介して接合させ、絶縁基体１と
蓋体２とから成る容器４内部に半導体素子３を気密に封
止することによって半導体装置となる。
【００２７】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体に設けられた凹部の底面に中央部に凸
部を有する接続パッドを設け、その接続パッドに外部接
続端子を接続パッドの凸部を包むように接合させたこと
から、半導体素子収納用パッケージの容器内部に収容し
た半導体素子が作動時に発熱してこの熱が半導体素子収
納用パッケージの絶縁基体と外部電気回路基板との両方
に繰り返し印加されることによって、絶縁基体と外部電
気回路基板との間に両者の熱膨張係数の相違に起因して
接続パッドを剥離させるように働く大きな熱応力が発生
したとしても、その熱応力は有効に分散されて減じられ
るため、接続パッドに大きな応力が作用して接続パッド
が絶縁基体より、またはメタライズ配線層と接続パッド
とが、あるいは接続パッドと外部接続端子とが剥離する
ことがなくなる。これにより、容器内部に収容する半導
体素子の各電極を長期間にわたり所定の外部電気回路に
正確に安定して電気的に接続させることができる半導体
素子収納用パッケージを提供することができた。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】 １・・・・・・絶縁基体 １ａ・・・・・搭載部 １ｂ・・・・・凹部 ３・・・・・・半導体素子 ５・・・・・・メタライズ配線層 ７・・・・・・接続パッド ７ａ・・・・・凸部 ８・・・・・・外部接続端子 ８ａ・・・・・突出部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電気絶縁材料から成り、半導体素子が搭
    載される搭載部を有し、且つ下面に多数の凹部を有する
    絶縁基体と、該絶縁基体の半導体素子が搭載される搭載
    部周辺から凹部底面にかけて導出される複数個のメタラ
    イズ配線層と、前記絶縁基体の凹部底面に中央部に凸部
    を有するように形成され、且つ前記メタライズ配線層と
    電気的に接続される複数個の接続パッドと、該接続パッ
    ドの前記凸部を包むように前記接続パッドに接合される
    球状の突出部を有する外部接続端子とから成る半導体素
    子収納用パッケージ。
  2. 【請求項２】 前記凹部の深さが前記凸部の高さよりも
    深い請求項１記載の半導体素子収納用パッケージ。
  3. 【請求項３】 前記凸部の高さが１０μｍ以上であるこ
    とを特徴とする請求項１または請求項２記載の半導体素
    子収納用パッケージ。
  4. 【請求項４】 前記凸部が円柱もしくは半球をなし、且
    つその底面積が前記凹部の底面積の８０％以下であるこ
    とを特徴とする請求項１乃至請求項３記載の半導体素子
    収納用パッケージ。
JP22824496A 1996-08-29 1996-08-29 半導体素子収納用パッケージ Pending JPH1074856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22824496A JPH1074856A (ja) 1996-08-29 1996-08-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22824496A JPH1074856A (ja) 1996-08-29 1996-08-29 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH1074856A true JPH1074856A (ja) 1998-03-17

Family

ID=16873428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22824496A Pending JPH1074856A (ja) 1996-08-29 1996-08-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH1074856A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
US7303978B2 (en) 2002-02-01 2007-12-04 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
WO2014155455A1 (ja) * 2013-03-26 2014-10-02 日本特殊陶業株式会社 配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303978B2 (en) 2002-02-01 2007-12-04 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
WO2014155455A1 (ja) * 2013-03-26 2014-10-02 日本特殊陶業株式会社 配線基板
CN104956477A (zh) * 2013-03-26 2015-09-30 日本特殊陶业株式会社 布线基板
US20150357277A1 (en) * 2013-03-26 2015-12-10 Ngk Spark Plug Co., Ltd. Wiring substrate

Similar Documents

Publication Publication Date Title
JPH0855930A (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3526508B2 (ja) 半導体素子収納用パッケージ
JPH1074856A (ja) 半導体素子収納用パッケージ
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
JP3325477B2 (ja) 半導体素子収納用パッケージ
JP3297603B2 (ja) 半導体素子収納用パッケージ
JPH0741162Y2 (ja) 半導体素子収納用パッケージ
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP3297577B2 (ja) 半導体素子収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JP3532049B2 (ja) 半導体装置と回路基板との接続構造
JP2746813B2 (ja) 半導体素子収納用パッケージ
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP3336136B2 (ja) 半導体素子収納用パッケージ
JP3181015B2 (ja) 半導体素子収納用パッケージ
JP3377866B2 (ja) 半導体素子収納用パッケージ
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP3441170B2 (ja) 配線基板
JP3181014B2 (ja) 半導体素子収納用パッケージ
JP3323010B2 (ja) 半導体素子収納用パッケージ
JPH1050768A (ja) 半導体素子収納用パッケージ