JP2001102502A - イメージセンサ素子収納用パッケージ - Google Patents

イメージセンサ素子収納用パッケージ

Info

Publication number
JP2001102502A
JP2001102502A JP27301499A JP27301499A JP2001102502A JP 2001102502 A JP2001102502 A JP 2001102502A JP 27301499 A JP27301499 A JP 27301499A JP 27301499 A JP27301499 A JP 27301499A JP 2001102502 A JP2001102502 A JP 2001102502A
Authority
JP
Japan
Prior art keywords
image sensor
sensor element
insulating base
mounting portion
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27301499A
Other languages
English (en)
Inventor
Hiroyuki Sugi
裕之 杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP27301499A priority Critical patent/JP2001102502A/ja
Publication of JP2001102502A publication Critical patent/JP2001102502A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 内部に収容するイメージセンサ素子20の温度
が高いものとなり、イメージセンサ素子20の感度が低下
して鮮明な画像を得にくい。 【解決手段】 イメージセンサ素子20が搭載される搭載
部1aを有するとともに、搭載部1a周辺から下面に導
出するメタライズ配線導体4を有する絶縁基体1と、頭
部3a上面が絶縁基体1の下面のメタライズ配線導体4
にろう付された外部リードピン3とを具備して成るイメ
ージセンサ素子収納用パッケージであって、外部リード
ピン3が搭載部1aの周辺部に対応する領域にろう付け
されており、絶縁基体1の下面で搭載部1aに対応する
領域が外部リードピン3の頭部3aより下方に突出した
突出面1bとなっている。イメージセンサ素子20が発生
する熱を突出面1bを介して外部電気回路基板30に伝達
させ、イメージセンサ素子20が高温となることを有効に
防止することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、イメージセンサ素
子を収容するためのイメージセンサ素子収納用パッケー
ジに関するものである。
【0002】
【従来の技術】従来、イメージセンサ素子を収容するた
めのイメージセンサ素子収納用パッケージは、図3に断
面図で示すように、酸化アルミニウム質焼結体・窒化ア
ルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼
結体・ガラス−セラミックス等のセラミックスから成
り、その上面側中央部にイメージセンサ素子20を搭載す
るための搭載部11aを底面とした凹部およびこの搭載部
11aの周辺から下面に導出する複数のメタライズ配線導
体14を有する略長方体状の絶縁基体11と、メタライズ配
線導体14で絶縁基体11の下面に導出した部位に銀ろう等
のろう材15を介して接合された略円柱状の外部リードピ
ン13と、ガラスやサファイア等の透光性材料から成る透
光性蓋体12とから構成されており、絶縁基体11の搭載部
11aに、上面に複数の電極が形成されたイメージセンサ
素子20を接着剤を介して接着固定するとともにイメージ
センサ素子20の電極をボンディングワイヤ21を介してメ
タライズ配線導体14に電気的に接続し、しかる後、絶縁
基体11の上面に透光性蓋体12を例えばエポキシ樹脂等の
封止材を介して接合し、絶縁基体11と透光性蓋体12とか
ら成る容器内部にイメージセンサ素子20を気密に収容す
ることによって製品としてのイメージセンサ装置とな
る。
【0003】なお、外部リードピン13は、その上端に大
径の頭部13aを有する略円柱状であり、この頭部13aの
上面をメタライズ配線導体14にろう材15を介して接合す
ることによって絶縁基体11の下面から略垂直に突出する
ようにして立設されている。
【0004】そして、このイメージセンサ装置は、外部
リード端子13を外部電気回路基板30に設けた貫通孔31内
に挿入するとともに外部電気回路基板30の配線導体32に
半田33を介して電気的に接続することによって、外部電
気回路基板30に実装されるとともに、パッケージ内部に
収容するイメージセンサ素子20の各電極が外部電気回路
に接続される。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来のイメージセンサ素子収納用パッケージによれば、絶
縁基体11の搭載部11aにイメージセンサ素子20を接着固
定するとともに、イメージセンサ素子20の電極をボンデ
ィングワイヤ21を介してメタライズ配線導体14に電気的
に接続し、しかる後、絶縁基体11の上面に透光性蓋体12
を接合してイメージセンサ装置となした後、その外部リ
ードピン13を外部電気回路基板30に設けた貫通孔31内に
挿入することによって外部電気回路基板30に実装する
と、外部リードピン13の大径の頭部13aが外部電気回路
基板30の上面に支えて、外部電気回路基板30の上面と絶
縁基体11下面との間に頭部13aおよびメタライズ配線導
体14ならびにろう材15の厚み分だけ隙間Gが形成されて
しまう。このような隙間Gは熱を伝えにくいため、イメ
ージセンサ素子20が作動時に発生する熱は外部電気回路
基板30には殆ど伝達されずにパッケージ内に蓄積されて
しまい、その結果、イメージセンサ素子20が高温となり
がちである。そして、イメージセンサ素子20が高温にな
ると、その感度が低下してしまうため、例えば高感度が
要求される宇宙観測用等のイメージセンサ装置では、鮮
明な映像が得られにくいという解決すべき課題を有して
いた。
【0006】本発明は、上述の課題に鑑み案出されたも
のであり、その目的は、内部に収容するイメージセンサ
素子が作動時に発生する熱を外部電気回路基板に良好に
伝えることにより、イメージセンサ素子が高温となるの
を有効に防止し、これにより鮮明な画像を得ることを可
能としたイメージセンサ素子収納用パッケージを提供す
ることにある。
【0007】
【課題を解決するための手段】本発明のイメージセンサ
素子収納用パッケージは、上面側中央部にイメージセン
サ素子が搭載される搭載部を有するとともに、この搭載
部周辺の上面から下面に導出する複数のメタライズ配線
導体を有する絶縁基体と、上端に大径の頭部を有すると
ともに、この頭部上面が絶縁基体下面のメタライズ配線
導体にろう付けされた略円柱状の複数の外部リードピン
とを具備して成るイメージセンサ素子収納用パッケージ
であって、外部リードピンは搭載部の周辺部に対応する
領域にろう付けされており、絶縁基体はその下面で少な
くとも搭載部に対応する領域がリードピンの頭部よりも
下方に突出した突出面となっていることを特徴とするも
のである。
【0008】本発明のイメージセンサ素子収納用パッケ
ージによれば、外部リードピンは絶縁基体下面で搭載部
の周辺部に対応する領域にろう付けされており、かつ絶
縁基体の下面で少なくとも搭載部に対応する領域が外部
リードピンの頭部より下方に突出した突出面となってい
ることから、絶縁基体の搭載部にイメージセンサ素子を
接着固定するとともに、イメージセンサ素子の電極をボ
ンディングワイヤを介してメタライズ配線導体に電気的
に接続し、しかる後、絶縁基体の上面に透光性蓋体を接
合してイメージセンサ装置となした後、その外部リード
ピンを外部電気回路基板に設けた貫通孔内に挿入するこ
とにより外部電気回路基板に実装すると、絶縁基体の下
面で少なくとも搭載部に対応する領域に形成された突出
面を外部電気回路基板に直接接触させることができ、搭
載部に搭載されたイメージセンサ素子が作動時に発生す
る熱をこの突出面を介して外部電気回路基板に効率よく
伝達させることによってイメージセンサ素子が高温とな
ることを有効に防止することが可能である。
【0009】
【発明の実施の形態】次に、本発明のイメージセンサ素
子収納用パッケージについて添付の図面を基に説明す
る。
【0010】図1は、本発明のイメージセンサ素子収納
用パッケージの実施の形態の一例を示す断面図であり、
図1において1は絶縁基体、2は透光性蓋体、3は外部
リードピンであり、これらで本発明のイメージセンサ素
子収納用パッケージが構成されている。
【0011】イメージセンサ素子収納用パッケージを構
成する絶縁基体1は、イメージセンサ素子20を支持する
ための支持体として機能し、その上面側の中央部にイメ
ージセンサ素子20が搭載される搭載部1aを底面とした
凹部を有している。そして、搭載部1aにはイメージセ
ンサ素子20が接着固定される。
【0012】絶縁基体1は、酸化アルミニウム質焼結体
や窒化アルミニウム質焼結体・ムライト質焼結体・炭化
珪素質焼結体・ガラスセラミックス等のセラミックスか
ら成る。例えば酸化アルミニウ質焼結体から成る場合で
あれば、酸化アルミニウム・酸化珪素・酸化マグネシウ
ム・酸化カルシウム等の原料粉末に適当な有機バインダ
・溶剤・可塑剤・分散剤等を添加混合して泥漿物を作る
とともに、この泥漿物を従来周知のドクタブレード法等
のシート成形法を採用してシート状のセラミックグリー
ンシートとなし、しかる後、このセラミックグリーンシ
ートに適当な打ち抜き加工を施すとともに複数枚を積層
し、約1600℃の温度で焼成することによって製作され
る。
【0013】なお、絶縁基体1は、その搭載部1aを機
械的研削法により平坦度が50μm以下となるように平坦
化しておくと、搭載部1aにイメージセンサ素子20を搭
載した場合に、搭載部1aが平坦であることから、イメ
ージセンサ素子20が傾いて搭載されることはなく、その
結果、イメージセンサ素子20を画像情報に対して傾きな
く正確に対向させることが可能となりイメージセンサ20
によって歪みのない画像を得ることができる。従って、
絶縁基体1はその搭載部1aを機械的研削法により平坦
度が50μm以下、望ましくは20μm以下となるように平
坦化しておくことが好ましい。
【0014】また、絶縁基体1には、搭載部1aの周辺
上面から搭載部1aの周辺に対応する下面に導出するタ
ングステンやモリブデン・銅・銀・金等の金属粉末メタ
ライズから成る複数のメタライズ配線導体4が設けられ
ている。
【0015】メタライズ配線導体4は、搭載部1aに搭
載されるイメージセンサ素子20の各電極を外部電気回路
に電気的に接続するための導電路の一部として機能し、
その絶縁基体1の下面に導出した部位には、外部リード
ピン3が銀ろう等のろう材5を介してろう付けされてお
り、その搭載部1aの周辺部位にはイメージセンサ素子
20の各電極がボンディングワイヤ21を介して電気的に接
続される。
【0016】メタライズ配線導体4は、例えばこれがタ
ングステン粉末メタライズから成る場合であれば、タン
グステン粉末に適当な有機バインダ・溶剤等を添加混合
して得た金属ペーストを絶縁基体1となるセラミックグ
リーンシートに従来周知のスクリーン印刷法を採用して
所定パターンに印刷塗布し、これをそのセラミックグリ
ーンシートとともに焼成することによって絶縁基体1の
搭載部1a周辺から絶縁基体1の下面で搭載部1aの周
辺部に対応する位置に導出するようにして設けられる。
【0017】なお、メタライズ配線導体4は、その露出
する表面にニッケル・金等の耐蝕性に優れ、かつろう材
5やボンディングワイヤ21との接合性に優れる金属をめ
っき法により1〜20μmの厚みに設けておくと、メタラ
イズ配線導体4が酸化腐蝕するのを有効に防止すること
ができるとともに、メタライズ配線導体4と外部リード
ピン3およびボンディングワイヤ21との接合を強固かつ
容易なものとすることができる。従って、メタライズ配
線導体4は、その露出する表面にニッケル・金等の耐蝕
性に優れ、かつろう材5やボンディングワイヤ21との接
合性に優れる金属をめっき法により1〜20μmの厚みに
設けておくことが好ましい。
【0018】また、メタライズ配線導体4にろう付けさ
れた外部リードピン3は、例えば鉄−ニッケル−コバル
ト合金や鉄−ニッケル合金等の金属から成り、その上端
に大径の頭部3aを有する略円柱であり、頭部3aの上
面をメタライズ配線導体4で絶縁基体1の下面に導出し
た部位にろう材5を介してろう付けされることによっ
て、絶縁基体1の下面で搭載部1a周辺部に対応する位
置に立設されている。
【0019】なお、外部リードピン3は、絶縁基体1の
下面で搭載部1a周辺部に対応する位置にろう付けされ
ていることから、絶縁基体1の下面で搭載部1aに対応
する領域を後述する突出面1bのために利用することを
可能としている。
【0020】そして、絶縁基体1の搭載部1aにイメー
ジセンサ素子3を搭載するとともに、イメージセンサ素
子20の各電極をメタライズ配線導体4にボンディングワ
イヤ21を介して電気的に接続し、しかる後、絶縁基体1
上面に透光性蓋体2を接合してイメージセンサ装置とな
した後、外部リードピン3を外部電気回路基板30の貫通
孔31内に挿入するとともに、配線導体32に半田33を介し
て電気的に接続することによってイメージセンサ装置が
外部電気回路基板30に実装されるとともに、イメージセ
ンサ素子20の各電極が外部電気回路に電気的に接続され
ることとなる。
【0021】なお、外部リードピン3およびろう材5
は、その露出する表面にニッケルや金等の耐蝕性や半田
との濡れ性に優れる金属をめっき法により1〜20μmの
厚みに設けておくと、外部リードピン3やろう材5が酸
化腐食するのを有効に防止することができるとともに、
外部リードピン3と外部電気回路基板30の配線導体32と
の接続を強固かつ容易なものとすることができる。従っ
て、外部リードピン3およびろう材5は、その露出する
表面にニッケルや金等の耐蝕性に優れる金属をめっき法
により1〜20μmの厚みに設けておくことが好ましい。
【0022】また、絶縁基体1はその下面で、少なくと
も搭載部1aに対応する領域が外部リードピン3の頭部
3aよりも下方に突出した突出面1bを形成している。
【0023】突出面1bは、絶縁基体1と外部電気回路
基板30とを直接接触させるための接触面であり、外部リ
ードピン3の頭部3aよりも下方に突出しているので、
外部リードピン3を外部電気回路基板30の貫通孔31内に
挿入してパッケージを実装した場合に、突出面1bが外
部電気回路基板30の上面に支えて密着し、その結果、イ
メージセンサ素子20の発生する熱を外部電気回路基板30
に突出面1bを介して伝達させることができ、それによ
りイメージセンサ素子20が高温となることを有効に防止
し、イメージセンサ素子20の感度を良好として鮮明な画
像を得ることを可能とする。
【0024】また、この場合、突出面1bは絶縁基体1
の下面で搭載部1aに対応する領域に形成されているこ
とから、イメージセンサ素子20が作動時に発生する熱を
短い距離で迅速かつ効率よく外部電気回路基板30に伝達
させることができる。
【0025】なお、突出面1bは、その平坦度が30μm
以下となるように機械的研削法により研削して平坦化し
ておくと、パッケージを外部電気回路基板30に実装した
場合に、突出面1bと外部電気回路基板30の上面との密
着が極めて良好なものとなり、イメージセンサ素子20が
作動時に発生する熱を極めて効率よく外部電気回路基板
に伝達させることが可能となる。従って、突出面1b
は、その平坦度を30μm以下、望ましくは、20μm以下
となるように研削平坦化しておくことが好ましい。
【0026】ところで、突出面1bを研削する場合に
は、メタライズ配線導体4に外部リードピン3をろう付
けする前に研削すると、外部リードピン3が研削の邪魔
にならず、正確かつ容易に研削することができる。従っ
て、突出面1bを研削する場合には、メタライズ配線導
体4に外部リードピン3をろう付けする前に研削するこ
とが好ましい。
【0027】また、絶縁基体1の上面外周部には、透光
性蓋体2が接合される封止面1cが形成されており、こ
の封止面1cには、ガラスやサファイア等の透光性材料
から成る略四角平板の透光性蓋体2が、例えばエポキシ
樹脂等の樹脂から成る封止材を介して接合され、これに
よって絶縁基体1と透光性蓋体2とから成る容器内部に
イメージセンサ素子20が気密に封止される。
【0028】なお、封止面1cは、その平坦度が30μm
以下となるように機械研削により研削して平坦化してお
くと、封止面1cに透光性蓋体2を封止材を介して接合
する際に、両者を極めて気密信頼性高く接合することが
できる。従って、封止面1cは、その平坦度を30μm以
下、望ましくは20μm以下となるように研削平坦化して
おくことが好ましい。
【0029】さらに、絶縁基体1の搭載面1aおよび突
出面1bならびに封止面1cを研削により平坦化する場
合には、これらの面の平行度が互いに50μm以下となる
ように研削しておくことが好ましい。そのように研削し
ておくことによって、例えば突出面1bを基準面として
イメージセンサ素子20および透光性蓋体2を傾きなく正
確に配置させることができ、歪みの少ない画像を得るこ
とが可能になる。
【0030】かくして、本発明のイメージセンサ素子収
納用パッケージによれば、絶縁基体1の搭載部1a上面
にイメージセンサ素子20を接着固定するとともに、イメ
ージセンサ素子20の各電極をメタライズ配線導体4にボ
ンディングワイヤ21を介して電気的に接続し、最後に絶
縁基体1上面に透光性蓋体2を封止材を介して接合させ
ることにより絶縁基体1と透光性蓋体2とから成る容器
内部にイメージセンサー素子20が気密に封止され、外部
リードピン3を外部電気回路基板30の貫通孔31内に挿入
するとともに外部電気回路基板30の配線導体32に半田33
を介して電気的に接続することによって、イメージセン
サ装置が外部電気回路基板30に実装されるとともに、内
部に収容するイメージセンサ素子20が外部電気回路に電
気的に接続されることとなる。
【0031】なお、本発明は上述の実施の形態の一例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば、種々の変更は可能である。例えば、図2に
断面図で示すように、絶縁基体1の搭載部1aと絶縁基
体1の突出面1bとの間にタングステンやモリブデン・
銅・銀等の金属粉末メタライズから成る複数のサーマル
ビア導体6を設けてもよい。
【0032】
【発明の効果】本発明のイメージセンサ素子収納用パッ
ケージによれば、外部リードピンが搭載部の周辺部に対
応する領域に立設されており、かつ絶縁基体の下面で少
なくとも搭載部に対応する領域が外部リードピンの頭部
より下方に突出した突出面となっていることから、絶縁
基体の搭載部にイメージセンサ素子を接着固定するとと
もに、イメージセンサ素子の電極をボンディングワイヤ
を介してメタライズ配線導体に電気的に接続し、しかる
後、絶縁基体の上面に透光性蓋体を接合してイメージセ
ンサ装置となした後、その外部リードピンを外部電気回
路基板に設けた貫通孔内に挿入することによりイメージ
センサ装置を外部電気回路基板に実装すると、絶縁基体
の下面で少なくとも搭載部に対応する領域に形成された
突出面を外部電気回路基板に直接接触し、これにより搭
載部に搭載されたイメージセンサ素子が作動時に発生す
る熱を搭載部直下の突出面を介して外部電気回路基板に
効率よく伝達させてイメージセンサ素子が高温となるこ
とを有効に防止することができ、イメージセンサ素子の
感度を良好として鮮明な画像を得ることが可能なイメー
ジセンサ素子収納用パッケージを提供することができ
る。
【図面の簡単な説明】
【図1】本発明のイメージセンサ素子収納用パッケージ
の実施の形態の一例を示す断面図である。
【図2】本発明のイメージセンサ素子収納用パッケージ
の実施の形態の他の例を示す断面図である。
【図3】従来のイメージセンサ素子収納用パッケージを
示す断面図である。
【符号の説明】
1・・・・・・絶縁基体 1a・・・・・搭載部 1b・・・・・突出面 3・・・・・・外部リードピン 3a・・・・・外部リードピン頭部 4・・・・・・メタライズ配線導体 20・・・・・・イメージセンサ素子 30・・・・・・外部電気回路基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上面側中央部にイメージセンサ素子が搭
    載される搭載部を有するとともに該搭載部周辺の上面か
    ら下面に導出する複数のメタライズ配線導体を有する絶
    縁基体と、略円柱状で上端に大径の頭部を有し、該頭部
    上面が前記絶縁基体下面の前記メタライズ配線導体にろ
    う付けされた複数の外部リードピンとを具備して成るイ
    メージセンサ素子収納用パッケージであって、前記外部
    リードピンは前記絶縁基体下面の前記搭載部の周辺に対
    応する領域にろう付けされており、前記絶縁基体は下面
    の前記搭載部に対応する領域が前記ろう付けされた外部
    リードピンの頭部よりも下方に突出した突出面とされて
    いることを特徴とするイメージセンサ素子収納用パッケ
    ージ。
  2. 【請求項2】 前記突出面の平坦度が30μm以下となる
    ように研削されていることを特徴とする請求項1記載の
    イメージセンサ素子収納用パッケージ。
JP27301499A 1999-09-27 1999-09-27 イメージセンサ素子収納用パッケージ Pending JP2001102502A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27301499A JP2001102502A (ja) 1999-09-27 1999-09-27 イメージセンサ素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27301499A JP2001102502A (ja) 1999-09-27 1999-09-27 イメージセンサ素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2001102502A true JP2001102502A (ja) 2001-04-13

Family

ID=17521966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27301499A Pending JP2001102502A (ja) 1999-09-27 1999-09-27 イメージセンサ素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2001102502A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7273765B2 (en) 2003-04-28 2007-09-25 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for producing the same
JP2008078668A (ja) * 2007-09-28 2008-04-03 Kyocera Corp 固体撮像素子収納用パッケージ及び撮像装置
JP2013157533A (ja) * 2012-01-31 2013-08-15 Kyocera Corp セラミック配線基板、半導体素子実装基板、半導体装置
KR101316266B1 (ko) 2006-06-16 2013-10-08 엘지이노텍 주식회사 보이스코일 모터를 구비한 카메라 모듈
JP2016219561A (ja) * 2015-05-19 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2018010962A (ja) * 2016-07-13 2018-01-18 キヤノン株式会社 撮像素子およびその実装基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7273765B2 (en) 2003-04-28 2007-09-25 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for producing the same
KR101316266B1 (ko) 2006-06-16 2013-10-08 엘지이노텍 주식회사 보이스코일 모터를 구비한 카메라 모듈
JP2008078668A (ja) * 2007-09-28 2008-04-03 Kyocera Corp 固体撮像素子収納用パッケージ及び撮像装置
JP4646960B2 (ja) * 2007-09-28 2011-03-09 京セラ株式会社 固体撮像素子収納用パッケージ及び撮像装置
JP2013157533A (ja) * 2012-01-31 2013-08-15 Kyocera Corp セラミック配線基板、半導体素子実装基板、半導体装置
JP2016219561A (ja) * 2015-05-19 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2018010962A (ja) * 2016-07-13 2018-01-18 キヤノン株式会社 撮像素子およびその実装基板

Similar Documents

Publication Publication Date Title
JP2001356064A (ja) 圧力検出装置用パッケージ
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP2002107254A (ja) 圧力検出装置用パッケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JP4974424B2 (ja) 圧力検出装置用パッケージ
JPH1074856A (ja) 半導体素子収納用パッケージ
JP3297603B2 (ja) 半導体素子収納用パッケージ
JPH10107240A (ja) イメージセンサー素子収納用パッケージ
JP3631664B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3420362B2 (ja) 半導体装置の実装構造
JP3323080B2 (ja) 半導体素子収納用パッケージ
JP4223709B2 (ja) 圧力検出装置用パッケージの製造方法
JP2746802B2 (ja) 半導体装置
JP2003130744A (ja) 圧力検出装置用パッケージ
JP2002039895A (ja) 圧力検出装置用パッケージ
JP2002131163A (ja) 圧力検出装置用パッケージ
JP2002353350A (ja) 電子部品収納用パッケージ
JP2003065874A (ja) 圧力検出装置用パッケージ
JP2002039897A (ja) 圧力検出装置用パッケージ
JP2003042876A (ja) 圧力検出装置用パッケージ
JP2002350268A (ja) 圧力検出装置用パッケージ
JP2002039899A (ja) 圧力検出装置用パッケージ
JP2003065868A (ja) 圧力検出装置用パッケージ
JPH0831974A (ja) 半導体素子収納用パッケージ