JP3323080B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3323080B2
JP3323080B2 JP25297196A JP25297196A JP3323080B2 JP 3323080 B2 JP3323080 B2 JP 3323080B2 JP 25297196 A JP25297196 A JP 25297196A JP 25297196 A JP25297196 A JP 25297196A JP 3323080 B2 JP3323080 B2 JP 3323080B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor element
terminal pins
pins
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25297196A
Other languages
English (en)
Other versions
JPH1098124A (ja
Inventor
一仁 金指
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25297196A priority Critical patent/JP3323080B2/ja
Publication of JPH1098124A publication Critical patent/JPH1098124A/ja
Application granted granted Critical
Publication of JP3323080B2 publication Critical patent/JP3323080B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージに関し、詳しくは外部電気回路基板への実装性
に優れた半導体素子収納用パッケージに関するものであ
る。
【0002】
【従来の技術】従来、例えばPGA(PIN GRID ARRAY)
タイプの半導体素子収納用パッケージは、例えば酸化ア
ルミニウム質焼結体等のセラミックスから成りその上面
のほぼ中央部に半導体素子搭載部を有する絶縁基体と、
その絶縁基体の半導体素子搭載部周辺から絶縁基体の下
面にかけて導出されたタングステンやモリブデン・マン
ガン等の高融点金属粉末より成る多数個のメタライズ配
線と、絶縁基体の下面に所定の間隔で配設され、メタラ
イズ配線層と電気的に接続された、タングステンやモリ
ブデン・マンガン等の高融点金属粉末より成る多数個の
端子用パッドと、それら端子用パッドの各々に銀ロウ等
のロウ材を介して立設された多数本の端子ピンと、絶縁
基体の半導体素子搭載部を塞ぐ蓋体とで構成されてい
る。半導体素子搭載部には半導体素子が接合材を介して
固着されるとともに半導体素子上の電極がボンディング
ワイヤを介して半導体素子搭載部周辺のメタライズ配線
層に電気的に接続され、更に前記絶縁基体の上面に蓋体
がロウ材やガラス・樹脂等の封止剤により接合され、絶
縁基体と蓋体とからなる容器内部に前記半導体素子が気
密に封止されることによって製品としての半導体装置と
なる。そして、端子ピンをマザーボード等の外部電気回
路基板の接続用電極等の配線導体に電気的に接続するこ
とによって外部電気回路基板に実装され、これにより内
部に収容する半導体素子が外部電気回路に電気的に接続
される。
【0003】かかる半導体素子収納用パッケージでは通
常、メタライズ配線層や端子用パッド・端子ピンの表面
に、それらメタライズ配線層や端子用パッド・端子ピン
が酸化腐蝕することを防止するとともにメタライズ配線
層とボンディングワイヤとの接続ならびに端子用パッド
と端子ピンとの接続・端子ピンと外部電気回路基板の接
続用電極との接続を容易かつ強固なものとする等のため
に、ニッケルや金等の耐蝕性に優れかつボンディングワ
イヤやロウ材・半田等との接続性に優れる金属がめっき
法により被着されている。
【0004】また、絶縁基体の作製においては一般に、
酸化アルミニウムや酸化珪素・酸化カルシウム・酸化マ
グネシウム等の原料粉末に適当な着色剤を加え、更に適
当な有機溶剤や粘結材・可塑剤等を添加混合して泥漿状
となすとともに、これを従来周知のドクターブレード法
によりシート状に成型してグリーンシートを得る。次い
で、このグリーンシートに適当な打ち抜き加工を施すと
ともに所定の部位にメタライズ配線層や端子用パッドと
なるタングステン等の高融点金属ペーストを印刷し、そ
れらを複数枚を積層してグリーンシート積層体とする。
最後に、グリーンシート積層体を1500〜1600℃の温度で
焼成し、原料粉末及び高融点金属を焼結一体化させるこ
とによって絶縁基体が作製されている。
【0005】更に、絶縁基体に配設された端子用パッド
に端子ピンをロウ材を介して立設するには、端子用パッ
ドと端子ピンとの間にロウ材を挟んで当接させ、これを
加熱してロウ材を溶融させた後、溶融したロウ材を冷却
固化させて端子用パッドに端子ピンをロウ付けする方法
が採用されている。
【0006】尚、半導体装置の端子ピンをマザーボード
等の外部電気回路基板に実装する方法としては、半導体
装置の端子ピンに対応したコネクターを有するソケット
を介して実装する方法、あるいは外部電気回路基板に半
導体装置の端子ピンと対応した配列ピッチの多数個の貫
通孔を設けておき、それら貫通孔内に端子ピンを挿入し
て半田付けすることによって実装する方法、外部電気回
路基板の表面に半導体装置の端子ピンと対応した配列ピ
ッチの多数個の接続用電極を設けておき、それら接続用
電極に端子ピンの先端を当接させるとともに接続用電極
と端子ピンの先端部とを半田付けする方法等がある。こ
れらの方法のうち、近時の半導体素子の高集積化や多ピ
ン化に対応して端子ピンを小型とし、かつ高密度で立設
させて成る所謂ショートピンPGAと呼ばれる半導体素
子収納用パッケージを用いた半導体装置では、端子ピン
の高密度化に対応したソケットの製作や外部電気回路基
板に高密度で多数個の貫通孔を形成することが困難なこ
とから、外部電気回路基板の表面に半導体装置の端子ピ
ンと対応した配列ピッチの多数個の接続用電極を設けて
おき、それら接続用電極に端子ピンの先端を当接させる
とともに接続用電極と端子ピンの先端部とを半田付けす
る方法が好適に採用されている。
【0007】かかる方法においては、半導体装置の端子
ピンを外部電気回路基板の表面に設けた接続用電極に当
接させる際に、一般に画像認識装置を利用した自動位置
決め装置が使用されている。この自動位置決め装置は、
絶縁基体下面に形成された多数個の端子用パッドのうち
の複数個について、画像認識装置によりこれらの端子用
パッドの輪郭を端子用パッドと絶縁基体との色調差によ
り読み取るとともに読み取った端子用パッドの輪郭を基
にこれらの端子用パッドの中心座標を算出し、そのよう
にして算出した端子用パッドの中心座標をその端子用パ
ッドに立設されている端子ピンの中心座標と仮定して、
この中心座標を基に各端子ピンとこれに対応する外部電
気回路基板の各接続用電極とが一致するように半導体装
置又は外部電気回路基板を移動させて位置決めを行なっ
ている。
【0008】
【発明が解決しようとする課題】しかしながら、かかる
従来の半導体素子収納用パッケージは、セラミックスか
ら成る絶縁基体が一般に焼成時に不均一な焼成収縮を引
き起こすため、絶縁基体に配設された端子用パッドの配
列ピッチにばらつきが発生してしまい、端子用パッドの
中心と端子ピンの中心とがずれて接合される場合があ
る。
【0009】このように端子用パッドの中心と端子ピン
の中心とがずれて接合された場合、端子用パッドの中心
座標を基に端子ピンと接続用電極との位置合せを行なう
と、端子ピンと接続用電極とを正確に接続することが不
可能となるため、半導体素子を正常に作動させることが
できなくなってしまうという問題点があった。
【0010】また、かかる問題点に対しては、端子ピン
の輪郭を画像認識し、その端子ピンの輪郭を基に端子ピ
ンの中心位置を算出する対策が考えられるが、前述のよ
うに、端子用パッド及び端子ピンには通常はニッケルや
金等のめっき金属層が被着されていて端子用パッドと端
子ピンとの色調が同じであることから、端子ピンの輪郭
を画像認識することは実質的に不可能であるという問題
点があった。
【0011】本発明はかかる問題点に鑑み案出されたも
のであり、その目的は、端子用パッドの中心と端子ピン
の中心とがずれて接合された場合であっても端子ピンの
中心を画像認識装置により容易かつ正確に認識して算出
することができ、端子ピンを外部電気回路基板の接続用
電極に正確に接続可能な半導体素子収納用パッケージを
提供することにある。
【0012】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子搭載部を有し、下面
に所定の間隔で多数個の端子用パッドが配設された絶縁
基体と、前記多数個の端子用パッドの各々にロウ材を介
してネイルヘッド部を接合して立設された多数本の端子
ピンとを具備する半導体素子収納用パッケージにおい
て、前記多数本の端子ピンのうち複数本に、下面視で前
記ネイルヘッド部および端子用パッドを覆い且つ隣接す
る端子用パッドに重ならない大きさで、前記絶縁基体と
は異なる色調を有する鍔を同軸で取着させたことを特徴
とするものである。
【0013】本発明の半導体素子収納用パッケージによ
れば、多数本の端子ピンから選ばれた複数本の端子ピン
には、下面視でネイルヘッド部およびその端子ピンが立
設されている端子用パッドを覆うとともにその端子パッ
ドに隣接する端子用パッドに重ならない大きさで、絶縁
基体とは異なる色調を有する鍔を同軸で取着させている
ことから、その鍔は容易に画像認識できるとともに、そ
の画像認識装置により端子ピンの中心座標を正確に算出
することができるので、端子用パッドの中心と端子ピン
の中心とがずれて接合された場合であっても端子ピンの
中心を画像認識装置により容易かつ正確に認識して算出
することができ、端子ピンを外部電気回路基板の接続用
電極に正確に接続可能なものとなる。
【0014】
【発明の実施の形態】以下、本発明の半導体素子収納用
パッケージにつき図面に基づいて説明する。図1は本発
明の半導体素子収納用パッケージの実施の形態の一例を
示す断面図である。同図において、1は絶縁基体、2は
蓋体、3は半導体素子であり、絶縁基体1と蓋体2とで
半導体素子3を収容するための容器が形成される。
【0015】絶縁基体1は、酸化アルミニウム質焼結体
や窒化アルミニウム質焼結体・ムライト質焼結体等のセ
ラミックス材料あるいはガラスセラミックスなどからな
り、その上面の略中央部には半導体素子3を搭載する為
の凹状の半導体素子搭載部4が形成されており、この半
導体素子搭載部4底面には半導体素子3が固着搭載され
る。
【0016】絶縁基体1は、半導体素子3を搭載する支
持基板となるとともに半導体素子3を収容するための容
器の一部を形成する。絶縁基体1は、例えば酸化アルミ
ニウム質焼結体から成る場合であれば、まず酸化アルミ
ニウムや酸化珪素・酸化マグネシウム・酸化カルシウム
等の原料粉末に適当な有機バインダーや溶剤・可塑剤・
分散剤等を添加混合して泥漿状となすとともに、これを
従来周知のドクターブレード法等のシート成形技術を採
用してシート状となすことによって複数枚のセラミック
グリーンシートを得る。しかる後、このセラミックグリ
ーンシートに適当な打ち抜き加工を施すとともにこれら
を上下に積層し、最後に積層されたセラミックグリーン
シートを還元雰囲気中約1600℃の温度で焼成することに
よって製作される。
【0017】絶縁基体1には半導体素子搭載部4周辺か
ら絶縁基板1の下面にかけて導出されるタングステンや
モリブデン・マンガン等の金属粉末から成る複数のメタ
ライズ配線層5が被着形成されており、これらメタライ
ズ配線層5の半導体素子搭載部4の周辺部位には半導体
素子3の各電極がボンディングワイヤ6を介して接続さ
れている。
【0018】メタライズ配線層5は、後述する端子用パ
ッド7に半導体素子3の各電極を電気的に接続する為の
ものである。これらメタライズ配線層5は、例えばタン
グステンから成る場合であれば、タングステン粉末に適
当な有機バインダーや溶剤・可塑剤等を添加混合して得
た金属ペーストを絶縁基体1となるセラミックグリーン
シートに従来周知のスクリーン印刷法を採用して所定の
パターンに印刷塗布しておくことによって、絶縁基体1
を焼成することにより半導体素子搭載部4部周辺から絶
縁基体1の下面にかけて被着形成される。
【0019】また、メタライズ配線層5は、その表面に
ニッケルや金等の耐蝕性に優れかつボンディングワイヤ
6との接続性に優れた金属が従来周知のめっき法により
0.1〜20μm程度の厚みに被着されており、これにより
メタライズ配線層5の酸化腐蝕が有効に防止されている
とともにメタライズ配線層5とボンディングワイヤ6と
の接続を容易かつ強固なものとしている。
【0020】更に、絶縁基体1の下面には、メタライズ
配線層5と電気的に接続されたタングステンやモリブデ
ン・マンガン等の金属粉末から成る多数個の端子用パッ
ド7が所定の間隔(配列ピッチ)で配設されている。こ
れら端子用パッド7の形状は通常は円形とされるが、仕
様に応じて多角形等の種々の形状であってもよい。
【0021】これら端子用パッド7は、絶縁基体1に後
述する端子ピン8をロウ付けするための下地金属層とな
るものであり、各端子用パッド7には多数本の端子ピン
8がそれぞれ銀ロウ等のロウ材を介して接合され立設さ
れている。
【0022】端子用パッド7は、メタライズ配線層5と
同様に、例えばタングステン粉末に適当な有機バインダ
ーや溶剤・可塑剤等を添加混合して得た金属ペーストを
絶縁基体1となるセラミックグリーンシートに従来周知
のスクリーン印刷法を採用して所定のパターン(間隔・
形状・寸法等)に印刷塗布しておくことによって、絶縁
基体1を焼成することによりその下面に所定の間隔で被
着形成される。
【0023】また、端子用パッド7は、その表面にニッ
ケルや金等の耐蝕性に優れかつ銀ロウ等のロウ材との接
合性に優れる金属が従来周知のめっき法を採用して 0.1
〜20μmの厚みに被着されており、これにより端子用パ
ッド7の酸化腐蝕が有効に防止されるとともに端子用パ
ッド7と端子ピン8との接続を容易かつ強固なものとし
ている。
【0024】端子用パッド7に立設された端子ピン8
は、例えば鉄−ニッケル−コバルト合金や鉄−ニッケル
合金等の金属から成り、その上端部にネイルヘッド部を
有する略円柱状等の形状のピンであり、半導体素子収納
用パッケージ内部に収容する半導体素子3を外部電気回
路基板に電気的に接続する作用を為し、前述のように銀
ロウ等のロウ材を介してロウ付けされることにより端子
用パッド7に立設されている。
【0025】なお、端子ピン8を端子用パッド7にロウ
材を介して立設するには、絶縁基体1に被着された多数
個の端子用パッド7と対応する位置に所定の間隔で端子
ピン8を保持可能なロウ付け治具を準備し、このロウ付
け治具に絶縁基体1及び端子ピン8を絶縁基体1に被着
形成された端子用パッド7と端子ピン8との間にロウ材
を挟んで当接するようにして保持し、これらをリフロー
炉で加熱してロウ材を溶融させた後、この溶融したロウ
材を冷却固化させて端子用パッド7に端子ピン8をロウ
付けする方法が採用される。
【0026】また、図2は図1に示した半導体素子収納
用パッケージの下面図であり、同図に示すように、多数
本の端子ピン8のうち複数本、例えば絶縁基体1の四隅
に位置する四本の端子ピン8aには、下面視でこれら端
子ピン8aが立設されている端子用パッド7を覆い且つ
それらの端子用パッド7と隣接する端子用パッド7に重
ならない大きさで、絶縁基体1とは異なる色調を有する
鍔9が、それぞれ端子ピン8aがその中心となるように
同軸で取着されている。これら鍔9の形状は通常は円形
とされるが、仕様に応じて多角形等の種々の形状として
もよい。
【0027】この鍔9は画像認識装置によりこれを認識
することにより複数本の端子ピン8aの各中心座標を算
出するための認識マークとして作用し、端子ピン8aが
その中心に位置するように端子ピン8aに取着されてい
ることから各鍔9の輪郭を認識することによりその鍔9
が形成されたそれぞれの端子ピン8aの中心座標を算出
することが可能である。そして、多数本の端子ピン8の
うち、画像認識装置の仕様等に応じて少なくとも二本の
端子ピン8aについてその中心座標を知ることにより、
その中心座標を基に各端子ピン8a及び多数本の端子ピ
ン8とこれに対応する外部電気回路基板の接続用電極と
を正確に位置決めすることができる。
【0028】なお、鍔9及び多数本の端子ピン8も、そ
の表面にニッケルや金等の耐蝕性に優れかつ半田との接
合性に優れる金属が従来周知のめっき法により 0.1〜20
μmの厚みに被着されており、これにより鍔9及び端子
ピン8の酸化腐蝕が有効に防止されるとともに端子ピン
8と外部電気回路基板の接続用電極との接続が容易かつ
強固なものとなるようにされている。
【0029】更に、鍔9及び端子ピン8に被着されたニ
ッケルや金等の金属は絶縁基体1を構成するセラミック
スとは異なる色調を有するので、鍔9と絶縁基体1との
色調差を利用して画像認識装置により鍔9の輪郭を容易
に認識することができる。
【0030】なお、鍔9が取着された端子ピン8aが立
設されている端子用パッド7をその鍔9が下面視で覆い
きれずにその端子用パッド7の少なくとも一部を鍔9か
ら露出させるか、あるいは鍔9が取着された端子ピン8
aが立設されている端子用パッド7と隣接する端子用パ
ッド7をその鍔9が下面視で覆ってしまいその端子用パ
ッド7の少なくとも一部と下面視で重なる場合には、端
子用パッド7と鍔9との両方にニッケルや金等の金属が
被着形成されていて両者の色調差が実質的に殆どないこ
とから鍔9の輪郭を正確に認識することが困難であるた
め、鍔9の輪郭を基にその鍔9が取着された端子ピン8
aの中心座標を正確に算出することができず、端子ピン
8を外部電気回路基板の接続用電極に正確に接続するこ
とが不可能となってしまうことがある。従って、鍔9の
大きさは、端子用パッド7と端子ピン8aとが最大にず
れて立設された場合でも下面視でその鍔9が取着された
端子ピン8aが立設されている端子用パッド7を覆い且
つその端子ピン8aと隣接する端子用パッド7に重なら
ない大きさでなければならない。
【0031】多数本の端子ピン8並びに鍔9が取着され
た複数本の端子ピン8aは、例えば鉄−ニッケル−コバ
ルト合金や鉄−ニッケル合金等の金属から成る断面が円
形の線材に適当な切断加工及びプレス加工を施すことに
よって上端にネイルヘッド部を有する略円柱状となすと
ともに、上端と下端との間に更に鍔9を同軸で有するよ
うに形成し、あるいは別体の鍔部材を取着することによ
って製作される。
【0032】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1の半導体素子搭載部4底面に
半導体素子3を接合剤を介して接合固定するとともに半
導体素子3の各電極をボンディングワイヤ6を介してメ
タライズ配線層5に電気的に接続させ、しかる後、絶縁
基体1の上面に蓋体2をロウ材やガラス・樹脂等の封止
材を介して接合させ、絶縁基体1と蓋体2とから成る容
器の内部に半導体素子3を気密に封止することによって
製品としての半導体装置と成る。そして、複数本の端子
ピン8aに取着された鍔9の輪郭を画像認識装置により
容易に認識することができるため、それによってそれら
鍔9が形成された複数本の端子ピン8aの中心座標を算
出してその中心座標を基に多数本の端子ピン8の各々と
これに対応する外部電気回路基板の接続用電極とを正確
に位置決めすることが可能であり、従って内部に収容す
る半導体素子3を外部電気回路に正確に接続して半導体
素子3を正常に作動させることが可能である。
【0033】尚、本発明は上述の実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲であれ
ば種々の変更は可能である。例えば、上述の実施の形態
の例では鍔9は複数本の端子ピン8aとなる線材にプレ
ス加工を施すことによって形成されていたが、鍔9を端
子ピン8aと別体で形成して端子ピン8aにロウ付け等
によって取着したものであってもよい。この場合、例え
ば図3に図1と同様の半導体素子収納用パッケージの断
面図で示すように、下端に鍔9を備える円筒状部材10を
銀ロウ等のロウ材を介して端子ピン8aにその端子ピン
8aが中心となるように同軸に接合する方法等が採用さ
れ得る。
【0034】また、上述の実施の形態の例では鍔9が取
着された複数本の端子ピン8aは多数本の端子ピン8の
うち絶縁基体1の四隅の四本とされていたが、鍔9が取
着された複数本の端子ピン8aは絶縁基体1の他の位置
に立設されていてもよく、更には二本や三本あるいは五
本以上であっても本発明の主旨を何ら損なうものではな
いことは勿論である。
【0035】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、多数本の端子ピンのうち複数本の端子ピンに
は、下面視でネイルヘッド部およびその端子ピンが立設
されている端子用パッドを覆い且つその端子用パッドに
隣接する端子用パッドに重ならない大きさで、絶縁基体
とは異なる色調を有する鍔がその端子ピンを中心とする
ように同軸で取着されていることから、鍔を画像認識装
置により容易に認識することができてその鍔が取着され
た端子ピンの中心座標を正確に算出することが可能であ
り、端子用パッドの中心と端子ピンの中心とがずれて接
合された場合であっても端子ピンの中心を画像認識装置
により容易かつ正確に認識して算出することができ、そ
の中心座標を基に各端子ピンとこれに対応する所定の外
部電気回路基板の接続用端子とを正確に位置決めして接
続することができる半導体素子収納用パッケージを提供
することができた。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
【図2】図1に示した半導体素子収納用パッケージの下
面図である。
【図3】本発明の半導体素子収納用パッケージの実施の
形態の他の例を示す断面図である。
【符号の説明】
1・・・・・絶縁基体 3・・・・・半導体素子 4・・・・・半導体素子搭載部 7・・・・・端子用パッド 8・・・・・端子ピン 8a・・・・鍔が取着された複数本の端子ピン 9・・・・・鍔

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子搭載部を有し、下面に
    所定の間隔で多数個の端子用パッドが配設された絶縁基
    体と、前記多数個の端子用パッドの各々にロウ材を介し
    ネイルヘッド部を接合して立設された多数本の端子ピ
    ンとを具備する半導体素子収納用パッケージにおいて、
    前記多数本の端子ピンのうち複数本に、下面視で前記ネ
    イルヘッド部および端子用パッドを覆い且つ隣接する端
    子用パッドに重ならない大きさで、前記絶縁基体とは異
    なる色調を有する鍔を同軸で取着させたことを特徴とす
    る半導体素子収納用パッケージ。
JP25297196A 1996-09-25 1996-09-25 半導体素子収納用パッケージ Expired - Fee Related JP3323080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25297196A JP3323080B2 (ja) 1996-09-25 1996-09-25 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25297196A JP3323080B2 (ja) 1996-09-25 1996-09-25 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH1098124A JPH1098124A (ja) 1998-04-14
JP3323080B2 true JP3323080B2 (ja) 2002-09-09

Family

ID=17244708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25297196A Expired - Fee Related JP3323080B2 (ja) 1996-09-25 1996-09-25 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3323080B2 (ja)

Also Published As

Publication number Publication date
JPH1098124A (ja) 1998-04-14

Similar Documents

Publication Publication Date Title
JP3435034B2 (ja) 回路基板
JP3323080B2 (ja) 半導体素子収納用パッケージ
JPH09232462A (ja) 半導体素子収納用パッケージの製造方法
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
JP4587587B2 (ja) 電子部品搭載用基板
JP3372769B2 (ja) 半導体素子収納用パッケージ
JP2690666B2 (ja) 半導体素子収納用パッケージの製造方法
JP3981316B2 (ja) 半導体素子収納用パッケージ
JP3250941B2 (ja) 配線基板
JP3441170B2 (ja) 配線基板
JP2002231845A (ja) 電子部品収納用パッケージ
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2721793B2 (ja) 配線基板の製造方法
JP4562301B2 (ja) 電子部品収納用パッケージ
JP2004288659A (ja) 配線基板
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP2565037Y2 (ja) 半導体素子収納用パッケージ
JPH1074856A (ja) 半導体素子収納用パッケージ
JPH10107240A (ja) イメージセンサー素子収納用パッケージ
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3301868B2 (ja) 半導体素子収納用パッケージ
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP3297603B2 (ja) 半導体素子収納用パッケージ
JP2789369B2 (ja) 半導体素子収納用パッケージの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees