JP2565037Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2565037Y2 JP2565037Y2 JP1992066442U JP6644292U JP2565037Y2 JP 2565037 Y2 JP2565037 Y2 JP 2565037Y2 JP 1992066442 U JP1992066442 U JP 1992066442U JP 6644292 U JP6644292 U JP 6644292U JP 2565037 Y2 JP2565037 Y2 JP 2565037Y2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- semiconductor element
- lead pins
- insulating base
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来技術】従来、ＬＳＩ等の半導体素子を収容するた
めの半導体素子収納用パッケージ、例えばプラグイン型
半導体素子収納用パッケージはアルミナセラミックス等
の電気絶縁材料から成り、上面略中央部に半導体素子を
収容する空所を形成するための凹部及び該凹部周辺から
下面にかけて導出されたタングステン（Ｗ）、モリブデ
ン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金属粉末から
成る多数のメタライズ配線層を有する絶縁基体と、半導
体素子を外部電気回路に電気的に接続するために前記メ
タライズ配線層に銀ロウ等のロウ材を介して取着された
外部リードピンと、蓋体とから構成されており、絶縁基
体の凹部底面に半導体素子をガラス、樹脂、ロウ材等の
接着剤を介して接着固定するとともに半導体素子の各電
極をメタライズ配線層にボンディングワイヤを介して電
気的に接続し、しかる後、絶縁基体上面に蓋体をガラ
ス、樹脂、ロウ材等から封止材を介して接合させ、絶縁
基体と蓋体とから成る絶縁容器内部に半導体素子を気密
に封止することによって製品としての半導体装置とな
る。
めの半導体素子収納用パッケージ、例えばプラグイン型
半導体素子収納用パッケージはアルミナセラミックス等
の電気絶縁材料から成り、上面略中央部に半導体素子を
収容する空所を形成するための凹部及び該凹部周辺から
下面にかけて導出されたタングステン（Ｗ）、モリブデ
ン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金属粉末から
成る多数のメタライズ配線層を有する絶縁基体と、半導
体素子を外部電気回路に電気的に接続するために前記メ
タライズ配線層に銀ロウ等のロウ材を介して取着された
外部リードピンと、蓋体とから構成されており、絶縁基
体の凹部底面に半導体素子をガラス、樹脂、ロウ材等の
接着剤を介して接着固定するとともに半導体素子の各電
極をメタライズ配線層にボンディングワイヤを介して電
気的に接続し、しかる後、絶縁基体上面に蓋体をガラ
ス、樹脂、ロウ材等から封止材を介して接合させ、絶縁
基体と蓋体とから成る絶縁容器内部に半導体素子を気密
に封止することによって製品としての半導体装置とな
る。
【０００３】尚、かかる従来のプラグイン型半導体素子
収納用パッケージはその内部に半導体素子を収容した
後、外部リードピンの先端を外部電気回路基板の配線導
体に半田等のロウ材を介し、直接、接続させることによ
って、或いは外部電気回路基板の配線導体に接着固定さ
れたソケットに挿入接合させることによって内部に収容
する半導体素子を外部電気回路に接続する。
収納用パッケージはその内部に半導体素子を収容した
後、外部リードピンの先端を外部電気回路基板の配線導
体に半田等のロウ材を介し、直接、接続させることによ
って、或いは外部電気回路基板の配線導体に接着固定さ
れたソケットに挿入接合させることによって内部に収容
する半導体素子を外部電気回路に接続する。
【０００４】
【考案が解決しようとする課題】しかしながら、この従
来のプラグイン型の半導体素子収納用パッケージは絶縁
基体が通常、正方形もしくは長方形で且つ下面に外形形
状を同一とした外部リードピンが同一間隔をもって格子
状や列状に取着されており、絶縁基体の形状及び絶縁基
体への外部リードピンの取着が絶縁基体の中心点に対し
対称で絶縁基体の方向性が確認できない。そのため絶縁
基体と蓋体とから成る絶縁容器内部に半導体素子を収容
した後、絶縁基体に取着した外部リードピンを外部電気
回路基板の配線導体に接続させる際、絶縁基体の方向性
の確認ができないため外部リードピンを外部電気回路基
板の所定配線導体に正確に接続させることができず、外
部リードピンが異なった配線導体に誤って接続されると
内部に収容する半導体素子に不要な電気が流れ、半導体
素子を破損したり、半導体素子の作動を所定の外部電気
回路に正確に伝導することができないという欠点を有し
ていた。
来のプラグイン型の半導体素子収納用パッケージは絶縁
基体が通常、正方形もしくは長方形で且つ下面に外形形
状を同一とした外部リードピンが同一間隔をもって格子
状や列状に取着されており、絶縁基体の形状及び絶縁基
体への外部リードピンの取着が絶縁基体の中心点に対し
対称で絶縁基体の方向性が確認できない。そのため絶縁
基体と蓋体とから成る絶縁容器内部に半導体素子を収容
した後、絶縁基体に取着した外部リードピンを外部電気
回路基板の配線導体に接続させる際、絶縁基体の方向性
の確認ができないため外部リードピンを外部電気回路基
板の所定配線導体に正確に接続させることができず、外
部リードピンが異なった配線導体に誤って接続されると
内部に収容する半導体素子に不要な電気が流れ、半導体
素子を破損したり、半導体素子の作動を所定の外部電気
回路に正確に伝導することができないという欠点を有し
ていた。
【０００５】
【考案の目的】本考案は上述の欠点に鑑み案出されたも
ので、その目的は外部リードピンを外部電気回路基板の
所定配線導体に正確に接続し、内部に収容する半導体素
子を正常に作動させるようにした半導体素子収納用パッ
ケージを提供することにある。
ので、その目的は外部リードピンを外部電気回路基板の
所定配線導体に正確に接続し、内部に収容する半導体素
子を正常に作動させるようにした半導体素子収納用パッ
ケージを提供することにある。
【０００６】
【課題を解決するための手段】本考案は内部に半導体素
子を収納するための空所を有する絶縁容器の外表面に複
数個の外部リードピンを取着させて成る半導体素子収納
用パッケージにおいて、前記外部リードピンの少なくと
も１つを絶縁容器の方向性が認識できるように異形とな
したことを特徴とするものである。
子を収納するための空所を有する絶縁容器の外表面に複
数個の外部リードピンを取着させて成る半導体素子収納
用パッケージにおいて、前記外部リードピンの少なくと
も１つを絶縁容器の方向性が認識できるように異形とな
したことを特徴とするものである。
【０００７】
【実施例】次に本考案を添付の図面により詳細に説明す
る。図１及び図２は本考案の半導体素子収納用パッケー
ジをプラグイン型の半導体素子収納用パッケージを例に
採って示す断面図及び底面図であり、図中、１は絶縁基
体、２は蓋体である。この絶縁基体１及び蓋体２とで半
導体素子４を収容するための絶縁容器３が構成される。
る。図１及び図２は本考案の半導体素子収納用パッケー
ジをプラグイン型の半導体素子収納用パッケージを例に
採って示す断面図及び底面図であり、図中、１は絶縁基
体、２は蓋体である。この絶縁基体１及び蓋体２とで半
導体素子４を収容するための絶縁容器３が構成される。
【０００８】前記絶縁基体１はアルミナセラミックス等
の電気絶縁材料から成り、その上面略中央部には半導体
素子４を収容する空所を形成するための凹部１ａが形成
されており、該凹部１ａ底面には半導体素子４がガラ
ス、樹脂、半田等の接着剤を介して接着固定される。
の電気絶縁材料から成り、その上面略中央部には半導体
素子４を収容する空所を形成するための凹部１ａが形成
されており、該凹部１ａ底面には半導体素子４がガラ
ス、樹脂、半田等の接着剤を介して接着固定される。
【０００９】前記絶縁基体１は例えば、アルミナセラミ
ックス等の電気絶縁材料より成り、アルミナ（Ａｌ2 Ｏ
3 ）、シリカ（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグ
ネシア（ＭｇＯ）等の原料粉末に適当なバインダー、有
機溶媒を添加混合して泥漿状となすとともにこれを従来
周知のドクターブレード法を採用することによってセラ
ミックグリーンシート（セラミック生シート）を得、し
かる後、前記セラミックグリーンシートに適当な打ち抜
き加工を施すとともにこれを複数枚積層し、高温（約１
６００℃）の温度で焼成することによって製作される。
ックス等の電気絶縁材料より成り、アルミナ（Ａｌ2 Ｏ
3 ）、シリカ（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグ
ネシア（ＭｇＯ）等の原料粉末に適当なバインダー、有
機溶媒を添加混合して泥漿状となすとともにこれを従来
周知のドクターブレード法を採用することによってセラ
ミックグリーンシート（セラミック生シート）を得、し
かる後、前記セラミックグリーンシートに適当な打ち抜
き加工を施すとともにこれを複数枚積層し、高温（約１
６００℃）の温度で焼成することによって製作される。
【００１０】また、前記絶縁基体１には凹部１ａ周辺か
ら下面にかけて導出する複数のメタライズ配線層５が形
成されており、該メタライズ配線層５の凹部１ａ周辺部
には半導体素子４の各電極がボンディングワイヤ６を介
して電気的に接続され、また絶縁基体１の下面に導出し
たメタライズ配線層５には外部電気回路基板の配線導体
と接続される複数の円柱状の外部リードピン７が銀ロウ
等のロウ材を介し格子状に植設される。
ら下面にかけて導出する複数のメタライズ配線層５が形
成されており、該メタライズ配線層５の凹部１ａ周辺部
には半導体素子４の各電極がボンディングワイヤ６を介
して電気的に接続され、また絶縁基体１の下面に導出し
たメタライズ配線層５には外部電気回路基板の配線導体
と接続される複数の円柱状の外部リードピン７が銀ロウ
等のロウ材を介し格子状に植設される。
【００１１】前記メタライズ配線層５はタングステン
（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高
融点金属粉末から成り、該高融点金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを従来周知
のスクリーン印刷法等の圧膜手法を採用し、絶縁基体１
となるセラミックグリーンシートに予め被着させておく
ことによって絶縁基体１の凹部１ａ周辺から下面にかけ
て被着形成される。
（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高
融点金属粉末から成り、該高融点金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを従来周知
のスクリーン印刷法等の圧膜手法を採用し、絶縁基体１
となるセラミックグリーンシートに予め被着させておく
ことによって絶縁基体１の凹部１ａ周辺から下面にかけ
て被着形成される。
【００１２】尚、前記メタライズ配線層５はその露出す
る外表面にニッケル、金等の耐食性に優れ、且つ良導電
性の金属をメッキ法により１．０乃至２０．０μｍの厚
みに層着させておくとメタライズ配線層５が酸化腐食す
るのを防止するとともにメタライズ配線層５とボンディ
ングワイヤー６との接続を強固なものとなすことができ
る。従って、前記メタライズ配線層５が酸化腐食するの
を防止するとともにメタライズ配線層５とボンディング
ワイヤー６との接続を強固なものとなすためにはメタラ
イズ配線層５の露出する外表面にニッケル、金等の耐食
性に優れ、且つ良導電性の金属をメッキ法により１．０
乃至２０．０μｍの厚みに層着させておくことが好まし
い。
る外表面にニッケル、金等の耐食性に優れ、且つ良導電
性の金属をメッキ法により１．０乃至２０．０μｍの厚
みに層着させておくとメタライズ配線層５が酸化腐食す
るのを防止するとともにメタライズ配線層５とボンディ
ングワイヤー６との接続を強固なものとなすことができ
る。従って、前記メタライズ配線層５が酸化腐食するの
を防止するとともにメタライズ配線層５とボンディング
ワイヤー６との接続を強固なものとなすためにはメタラ
イズ配線層５の露出する外表面にニッケル、金等の耐食
性に優れ、且つ良導電性の金属をメッキ法により１．０
乃至２０．０μｍの厚みに層着させておくことが好まし
い。
【００１３】また、前記メタライズ配線層５にロウ付け
される外部リードピン７は内部に収容する半導体素子４
を外部電気回路に接続する作用を為し、外部リードピン
７を外部電気回路基板（不図示）の配線導体上に半田付
け、或いは配線導体に取着されたソケットに挿入接合す
ることによって内部に収容する半導体素子４はメタライ
ズ配線層５及び外部リードピン７を介して外部電気回路
と電気的に接続されることとなる。
される外部リードピン７は内部に収容する半導体素子４
を外部電気回路に接続する作用を為し、外部リードピン
７を外部電気回路基板（不図示）の配線導体上に半田付
け、或いは配線導体に取着されたソケットに挿入接合す
ることによって内部に収容する半導体素子４はメタライ
ズ配線層５及び外部リードピン７を介して外部電気回路
と電気的に接続されることとなる。
【００１４】前記外部リードピン７は４２アロイ（Ｆｅ
−Ｎｉ合金）、コバール（Ｆｅ−Ｎｉ−Ｃｏ合金）等の
金属から成り、４２アロイ等をインゴット（塊）を圧延
加工法や打ち抜き等の従来周知の金属加工を施すことに
よって円柱状に形成される。
−Ｎｉ合金）、コバール（Ｆｅ−Ｎｉ−Ｃｏ合金）等の
金属から成り、４２アロイ等をインゴット（塊）を圧延
加工法や打ち抜き等の従来周知の金属加工を施すことに
よって円柱状に形成される。
【００１５】前記外部リードピン７はまた図２に示す如
く、上右端に位置する１つの外部リードピン７ａが三角
柱状をなしており、他の円柱状の外部リードピン７に対
し形状が異形となっている。
く、上右端に位置する１つの外部リードピン７ａが三角
柱状をなしており、他の円柱状の外部リードピン７に対
し形状が異形となっている。
【００１６】前記三角柱状をなす外部リードピン７ａは
絶縁基体１への取着位置を確認することによって絶縁基
体１の方向性を目視により容易に認識できるようにする
作用を為し、これによって絶縁基体１と蓋体２とから成
る絶縁容器３内部に半導体素子４を収容した後、絶縁基
体１に取着した外部リードピン７（７ａ）を外部電気回
路基板の配線導体に接続する際、絶縁基体１の方向性が
極めて容易に確認認識でき、外部リードピン７を外部電
気回路基板の所定配線導体に正確に接続することが可能
となる。
絶縁基体１への取着位置を確認することによって絶縁基
体１の方向性を目視により容易に認識できるようにする
作用を為し、これによって絶縁基体１と蓋体２とから成
る絶縁容器３内部に半導体素子４を収容した後、絶縁基
体１に取着した外部リードピン７（７ａ）を外部電気回
路基板の配線導体に接続する際、絶縁基体１の方向性が
極めて容易に確認認識でき、外部リードピン７を外部電
気回路基板の所定配線導体に正確に接続することが可能
となる。
【００１７】尚、前記三角柱状の外部リードピン７ａは
４２アロイやコバール金属のインゴットに従来周知の金
属加工を施すことによって三角柱状に形成される。
４２アロイやコバール金属のインゴットに従来周知の金
属加工を施すことによって三角柱状に形成される。
【００１８】また、前記外部リードピン７（７ａ）はそ
の露出表面にニッケル、金等の耐蝕性に優れ、且つ良導
電性である金属を従来周知のメッキ法により１．０乃至
２０．０μm の厚みに層着させておけば外部リードピン
７（７ａ）の酸化腐食を有効に防止することができると
ともに外部リードピン７（７ａ）を外部電気回路基板の
配線導体に確実、且つ強個に接続させることが可能とな
る。従って、前記外部リードピン７（７ａ）はその露出
表面にニッケル、金等を１．０乃至２０．０μm の厚み
に層着させておくことが好ましい。
の露出表面にニッケル、金等の耐蝕性に優れ、且つ良導
電性である金属を従来周知のメッキ法により１．０乃至
２０．０μm の厚みに層着させておけば外部リードピン
７（７ａ）の酸化腐食を有効に防止することができると
ともに外部リードピン７（７ａ）を外部電気回路基板の
配線導体に確実、且つ強個に接続させることが可能とな
る。従って、前記外部リードピン７（７ａ）はその露出
表面にニッケル、金等を１．０乃至２０．０μm の厚み
に層着させておくことが好ましい。
【００１９】かくして本考案のプラグイン型半導体素子
収納用パッケージによれば、絶縁基体１の凹部１ａ底面
に半導体素子４を接着剤を介して接着固定するとともに
半導体素子４の各電極をメタライズ配線層５にボンディ
ングワイヤ６を介して電気的に接続し、しかる後、絶縁
基体１の上面に蓋体２をガラス、樹脂等の封止材を介し
て接合し、絶縁容器３の内部に半導体素子４を気密に封
入することによって最終製品としての半導体装置とな
る。
収納用パッケージによれば、絶縁基体１の凹部１ａ底面
に半導体素子４を接着剤を介して接着固定するとともに
半導体素子４の各電極をメタライズ配線層５にボンディ
ングワイヤ６を介して電気的に接続し、しかる後、絶縁
基体１の上面に蓋体２をガラス、樹脂等の封止材を介し
て接合し、絶縁容器３の内部に半導体素子４を気密に封
入することによって最終製品としての半導体装置とな
る。
【００２０】尚、本考案は上述の実施例に限定されるも
のではなく、本考案の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では、三角
柱状の外部リードピン７ａは絶縁基体１の上右端に１つ
だけ植設したが、絶縁基体１の方向性を確認できるもの
であれば他の位置に複数個植設してもよい。
のではなく、本考案の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では、三角
柱状の外部リードピン７ａは絶縁基体１の上右端に１つ
だけ植設したが、絶縁基体１の方向性を確認できるもの
であれば他の位置に複数個植設してもよい。
【００２１】また上述の実施例では絶縁基体１の方向性
を目視により確認できるようにするため外部リードピン
の１つを三角柱状とし、他の円柱状外部リードピンに対
し異形としたが、これを四角柱状や径の異なる円柱状と
して他の円柱状外部リードピンに対し異形のものとなし
てもよい。
を目視により確認できるようにするため外部リードピン
の１つを三角柱状とし、他の円柱状外部リードピンに対
し異形としたが、これを四角柱状や径の異なる円柱状と
して他の円柱状外部リードピンに対し異形のものとなし
てもよい。
【００２２】更に上述の実施例ではプラグイン型の半導
体素子収納用パッケージを例に採って説明したがデュア
ルインライン型等の他の半導体素子収納用パッケージに
も適用可能である。
体素子収納用パッケージを例に採って説明したがデュア
ルインライン型等の他の半導体素子収納用パッケージに
も適用可能である。
【００２３】
【考案の効果】本考案の半導体素子収納用パッケージに
よれば、絶縁容器の外表面に取着された複数個の外部リ
ードピンのうち少なくとも１つを異形となしたことか
ら、該異形外部リードピンの絶縁容器への取着位置を確
認するだけで絶縁容器の方向性を認識することができ、
これによって絶縁容器内部に半導体素子を収容した後、
外部リードピンを外部電気回路基板の配線導体に接続す
る際、外部リードピンを外部電気回路基板の所定配線導
体に極めて正確に接続することが可能となる。
よれば、絶縁容器の外表面に取着された複数個の外部リ
ードピンのうち少なくとも１つを異形となしたことか
ら、該異形外部リードピンの絶縁容器への取着位置を確
認するだけで絶縁容器の方向性を認識することができ、
これによって絶縁容器内部に半導体素子を収容した後、
外部リードピンを外部電気回路基板の配線導体に接続す
る際、外部リードピンを外部電気回路基板の所定配線導
体に極めて正確に接続することが可能となる。
【図１】本考案の半導体素子収納用パッケージをプラグ
イン型の半導体素子収納用パッケージに適用した場合の
一実施例を示す断面図である。
イン型の半導体素子収納用パッケージに適用した場合の
一実施例を示す断面図である。
【図２】図１に示すパッケージの絶縁基体の底面図であ
る。
る。
１・・・・絶縁基体 ２・・・・蓋体 ３・・・・絶縁容器 ４・・・・半導体素子 ５・・・・メタライズ配線層 ７・・・・外部リード端子
Claims (1)
- 【請求項１】内部に半導体素子を収容するための空所を
有する絶縁容器の外表面に複数個の外部リードピンを取
着させて成る半導体素子収納用パッケージにおいて、前
記外部リードピンの全てを柱状となし、かつ所定位置に
おける外部リードピンの少なくとも１つを絶縁容器の方
向性が認識できるように異形となしたことを特徴とする
半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992066442U JP2565037Y2 (ja) | 1992-09-24 | 1992-09-24 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992066442U JP2565037Y2 (ja) | 1992-09-24 | 1992-09-24 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0631156U JPH0631156U (ja) | 1994-04-22 |
| JP2565037Y2 true JP2565037Y2 (ja) | 1998-03-11 |
Family
ID=13315900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992066442U Expired - Fee Related JP2565037Y2 (ja) | 1992-09-24 | 1992-09-24 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565037Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5970352U (ja) * | 1982-10-28 | 1984-05-12 | 京セラ株式会社 | プラグイン型半導体パツケ−ジ |
| JPH0324750A (ja) * | 1989-06-22 | 1991-02-01 | Nec Corp | 半導体装置用パッケージのキャップ |
| JP3032439U (ja) * | 1996-06-14 | 1996-12-24 | 株式会社ボーゲンファイル | ガラス磁気ディスク用のガラスディスク |
-
1992
- 1992-09-24 JP JP1992066442U patent/JP2565037Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0631156U (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565037Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2001102502A (ja) | イメージセンサ素子収納用パッケージ | |
| JPH03196664A (ja) | 半導体素子収納用パッケージ | |
| JPH088503A (ja) | 配線基板 | |
| CN110326101A (zh) | 布线基板、电子装置及电子模块 | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP2690666B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2541762Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728584B2 (ja) | 半導体装置の製造方法 | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000260896A (ja) | 半導体素子収納用パッケージ | |
| JPH03167867A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3457748B2 (ja) | 配線基板 | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318456B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |