CN110326101A - 布线基板、电子装置及电子模块 - Google Patents

布线基板、电子装置及电子模块 Download PDF

Info

Publication number
CN110326101A
CN110326101A CN201880011949.8A CN201880011949A CN110326101A CN 110326101 A CN110326101 A CN 110326101A CN 201880011949 A CN201880011949 A CN 201880011949A CN 110326101 A CN110326101 A CN 110326101A
Authority
CN
China
Prior art keywords
external electrode
insulating body
circuit board
recess portion
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880011949.8A
Other languages
English (en)
Other versions
CN110326101B (zh
Inventor
川越弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN110326101A publication Critical patent/CN110326101A/zh
Application granted granted Critical
Publication of CN110326101B publication Critical patent/CN110326101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

布线基板具有：绝缘基体，具有凹部所位于的主面及与该主面相对的另一主面，该绝缘基体在俯视下呈方形；和外部电极，位于绝缘基体的另一主面，该外部电极位于与绝缘基体的周缘部相连的位置，在俯视下，位于绝缘基体的边的中央部的外部电极的面积比位于边的端部的外部电极的面积大。

Description

布线基板、电子装置及电子模块
技术领域
本发明涉及布线基板、电子装置及电子模块。
背景技术
以往，公知在由陶瓷构成的绝缘基体的主面搭载电子部件的布线基板及电子装置(例如，参照日本特开2005-101095号公报。)。
上述那样的布线基板中，绝缘基体在上表面具有分别容纳并搭载电子部件的凹部，在下表面具有用于与模块用基板连接的外部电极。
发明内容
本公开的布线基板具有：绝缘基体，具有凹部所位于的主面及与该主面相对的另一主面，该绝缘基体在俯视下呈方形；和外部电极，位于所述绝缘基体的所述另一主面，该外部电极位于与所述绝缘基体的周缘部相连的位置，在俯视下，位于所述绝缘基体的边的中央部的所述外部电极的面积比位于所述边的端部的所述外部电极的面积大。
本公开的电子装置具有：上述结构的布线基板；以及被搭载在该布线基板的电子部件。
本公开的电子模块具有：具有连接焊盘的模块用基板；以及经由焊料而被连接到所述连接焊盘的电子装置。
附图说明
图1的(a)是表示第一实施方式中的电子装置的俯视图，图1的(b)是图1的(a)的仰视图。
图2是图1的(b)示出的电子装置的A部中的主要部位放大仰视图。
图3的(a)是图1的(a)示出的电子装置的A-A线处的纵剖视图，图3的(b)是图1的(a)示出的电子装置的A方向上的侧视图。
图4是表示将图1中的电子装置安装到模块用基板的电子模块的纵剖视图。
图5的(a)是表示第二实施方式中的电子装置的俯视图，图5的(b)是图5的(a)的仰视图。
图6是图5的(b)示出的电子装置的A部中的主要部位放大仰视图。
图7的(a)是图5的(a)示出的电子装置的A-A线处的纵剖视图，图7的(b)是图5的(a)示出的电子装置的A方向上的侧视图。
图8的(a)是表示第三实施方式中的电子装置的俯视图，图8的(b)是图8的(a)的仰视图。
图9是图8的(b)示出的电子装置的A部中的主要部位放大仰视图。
图10的(a)是图8的(a)示出的电子装置的A-A线处的纵剖视图，图10的(b)是图8的(a)示出的电子装置的A方向上的侧视图。
图11的(a)是表示第四实施方式中的电子装置的俯视图，图11的(b)是图11的(a)的仰视图。
图12是图11的(b)示出的电子装置的A部中的主要部位放大仰视图。
图13的(a)是图11的(a)示出的电子装置的A-A线处的纵剖视图，图13的(b)是图11的(a)示出的电子装置的A方向上的侧视图。
具体实施方式
参照附图来说明本公开的几个例示性的实施方式。
(第一实施方式)
如图1～图4所示那样，第一实施方式中的电子装置包括布线基板1和被搭载在布线基板1的凹部12的电子部件2。如图4所示那样，电子装置例如使用焊料5而被连接于构成电子模块的模块用基板4上。
本实施方式中的布线基板1具有凹部12所位于的主面及与主面相对的另一主面，俯视下具有方形的绝缘基体11和位于绝缘基体11的另一主面的外部电极13。布线基板1在绝缘基体11的内部及表面具有布线导体14。外部电极13位于与绝缘基体11的周缘部相连的位置。俯视下，位于绝缘基体11的边的中央部的外部电极13a的面积比位于边的端部的外部电极13b的面积大。图1～图4中，上方向指的是虚拟的z轴的正方向。需要说明的是，以下的说明中的上下的区别是为了方便而采用的，实际上并不限定布线基板1等被使用之际的上下。
图1的(a)所示的例子中，以网格线来表示布线导体14。图1的(b)及图2、图3的(b)所示的例子中，以网格线来表示外部电极13。再者，图1的(b)及图2所示的例子中，平面透视下，以虚线来表示与凹部12的内壁重叠的区域。
绝缘基体11具有主面(图1～图4中为上表面)及与主面相对的另一主面(图1～图4中为下表面)和侧面。绝缘基体11由多个绝缘层11a构成，且具有朝主面开口并搭载电子部件2的凹部12。绝缘基体11若俯视即从与主面垂直的方向进行观察的话具有方形的板状的形状。绝缘基体11作为用于支承电子部件2的支承体发挥功能，电子部件2经由焊料凸块、金凸块或者导电性树脂(各向异性导电树脂等)、树脂等的连接构件3而被粘接且固定于凹部12的底面的搭载部上。
绝缘基体11能够使用例如氧化铝质烧结体(氧化铝陶瓷)、氮化铝质烧结体、氮化硅质烧结体、莫来石质烧结体或者玻璃陶瓷烧结体等的陶瓷。绝缘基体11例如如果是氧化铝质烧结体的情况下，那么在氧化铝(Al2O3)、氧化硅(SiO2)、氧化镁(MgO)、氧化钙(CaO)等的原料粉末中添加混合适当的有机粘合剂及溶剂等来制作泥浆物。通过采用以往公知的刮刀法或者压延辊法等将该泥浆物成型为片状，从而制作陶瓷生片。接下来，对该陶瓷生片实施适当的打孔加工，并且将陶瓷生片多张层叠而形成原始成型体，在高温(约1600℃)下对该原始成型体进行烧成，由此制作绝缘基体11。
在图1及图2所示的例子中，凹部12位于绝缘基体11的主面。凹部12用于在底面搭载电子部件2。在图1所示的例子中，凹部12在俯视下是角部呈圆弧状的方形，位于绝缘基体11的中央部。在图1～图3所示的例子中，绝缘基体11由三层的绝缘层11a形成，凹部12被设置于主面侧的第1层及第2层绝缘层11a。
例如针对绝缘基体11用的陶瓷生片的几个，通过激光加工或基于金属模具的打孔加工等，在各个陶瓷生片形成成为凹部12的贯通孔，将该陶瓷生片与未形成贯通孔的其他陶瓷生片层叠，由此能形成凹部12。
外部电极13与布线导体14位于绝缘基体11的表面及内部。外部电极13及布线导体14用于对电子部件2与模块用基板4进行电连接。如图1～图3所示的例子那样，外部电极13位于绝缘基体11的另一主面。布线导体14如图1～图3所示的例子那样，布线导体14包括：位于构成绝缘基体11的绝缘层11a的表面的布线层；以及将贯通构成绝缘基体11的绝缘层11a并位于上下的布线层彼此电连接、或者将布线层与外部电极13电连接的贯通导体。布线导体14在图1～图3所示的例子中，一端向凹部12的底面导出，另一端与外部电极13连接。
外部电极13及布线导体14例如是以钨(W)、钼(Mo)、锰(Mn)、银(Ag)或者铜(Cu)等为主成分的金属粉末金属镀层。例如，如果是绝缘基体11由氧化铝质烧结体构成的情况，那么预先通过丝网印刷法将向W、Mo或者Mn等的高熔点金属粉末中添加混合适当的有机粘合剂及溶剂等而得到的金属镀层膏以规定的图案印刷涂敷于绝缘基体11用的陶瓷生片，与绝缘基体11用的陶瓷生片同时进行烧成，由此覆盖形成于绝缘基体11的规定位置。例如通过丝网印刷法等的印刷手段将外部电极13或者布线导体14用的金属镀层膏印刷涂敷于绝缘基体11用的陶瓷生片，与绝缘基体11用的陶瓷生片一起进行烧成，由此来形成外部电极13及布线导体14。另外，例如通过基于金属模具或者冲孔的打孔加工或者激光加工等的加工方法在绝缘基体11用的陶瓷生片形成贯通导体的贯通孔，通过上述印刷手段在该贯通孔内填充贯通导体用的金属镀层膏，与绝缘基体11用的陶瓷生片一起进行烧成，由此来形成贯通导体。金属镀层膏通过在上述的金属粉末中加入适当的溶剂及粘合剂进行混炼，从而被调整为适度的粘度来制作。需要说明的是，为了提高与绝缘基体11的接合强度，玻璃粉末，当然也可以包括陶瓷粉末。
外部电极13位于与绝缘基体11的周缘部相连的位置。需要说明的是，位于与绝缘基体11的周缘部相连的位置，表示沿着绝缘基体11的一条边而配置3个以上的外部电极13。外部电极13例如在图1～图3所示的例子中，24个外部电极13位于与绝缘基体11的周缘部相连的位置。外部电极13在图1～图3所示的例子中，沿着绝缘基体11的各边而排列七个外部电极13。此外，外部电极13在平面透视下，沿着凹部12配置。需要说明的是，位于绝缘基体11的边的中央部的外部电极13a，表示距绝缘基体11的边的中心最近的外部电极13，位于边的端部的外部电极13b，表示距绝缘基体11的角部最近的外部电极13。在两个外部电极13对称地位于绝缘基体11的边的中心的情况下，只要将两个外部电极13各自设为位于绝缘基体11的边的中央部的外部电极13a即可。
再有，如图1及图2所示的例子那样，位于绝缘基体11的边的中央部的外部电极13a的面积Sa大于位于边的端部的外部电极13b的面积Sb(Sa＞Sb)。位于绝缘基体11的边的中央部的外部电极13a的面积Sa也可以是位于边的端部的外部电极13b的面积Sb的1.05倍～3.00倍(1.05Sb≤Sa≤3.00Sb)。
如图2所示的例子那样，外部电极13在将位于绝缘基体11的边的中央部的外部电极13a的长度设为L1、将宽度设为W1，将位于边的端部的外部电极13b的长度设为L2、将宽度设为W2的情况下，在图1～图3所示的例子中，L1＞L2、W1＝W2，由此Sa＞Sb。
在外部电极13及布线导体14的从绝缘基体11露出的表面，通过电气镀覆法或者无电解镀覆法覆盖金属镀层。金属镀层由镍、铜、金或者银等的耐腐蚀性及连接构件连接性优异的金属构成，例如顺次覆盖厚度0.5～5μm程度的镍镀层和0.1～3μm程度的金镀层。由此，可有效地抑制外部电极13及布线导体14腐蚀，并且能使得电子部件2与布线导体14的接合、布线导体14与接合线等的连接构件3的接合以及外部电极13与在模块用基板4形成的连接用的连接焊盘41的接合牢固。
再有，金属镀层未被限于镍镀层/金镀层，当然也可以是包括镍镀层/钯镀层/金镀层等的其他金属镀层。
在布线基板1的凹部12的底面搭载电子部件2，可制作电子装置。被搭载于布线基板1的电子部件2，是IC芯片或者LSI芯片等的半导体元件、发光元件、水晶振子或者压电振子等的压电元件及各种传感器等。例如，在电子部件2为线接合型的半导体元件的情况下，半导体元件通过低熔点钎焊材料或者导电性树脂等的接合构件而被固定到凹部12的底面后，经由接合线等的连接构件3将半导体元件的电极与布线导体14电连接，由此被搭载于布线基板布线基板1。由此，电子部件2电连接于布线导体14。还有，例如在电子部件2为倒装芯片型的半导体元件的情况下，半导体元件经由焊料凸块、金凸块或者导电性树脂(各向异性导电树脂等)等的连接构件3而电连接及机械连接于半导体元件的电极和布线导体14，由此被搭载于布线基板1。进而，在布线基板1的凹部12的底面，既可以搭载多个电子部件2，也可以根据需要，搭载电阻元件或者电容元件等的小型的电子部件。再者，电子部件2根据需要，使用树脂或者玻璃等构成的密封材料，或者由树脂、玻璃、陶瓷或者金属等构成的盖体等进行密封。
本实施方式的电子装置的外部电极13，例如如图4所示那样，经由焊料5而被连接于模块用基板4的连接焊盘41，由此成为电子模块。电子装置，例如如图4所示那样，位于布线基板1的另一主面的外部电极13被连接于模块用基板4的连接焊盘41。
本实施方式的布线基板1具有位于凹部12的主面及与主面相对的另一主面，具有俯视下呈方形的绝缘基体11和位于绝缘基体11的另一主面的外部电极13，外部电极13位于与绝缘基体11的周缘部相连的位置，俯视下，位于绝缘基体11的边的中央部的外部电极13a的面积大于位于边的端部的外部电极13b的面积。根据上述结构，在俯视下，通过将变形容易变大的位于绝缘基体11的边的中央部的外部电极13a的面积增大，从而例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接且位于绝缘基体11的边的中央部的面积较大的外部电极13a来保持凹部12的侧壁周边，由此能够抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
例如，在使用树脂或者玻璃等构成的密封材料将凹部12内密封之际，能够抑制密封材料从凹部12脱落，在通过树脂、玻璃、陶瓷或者金属等构成的盖体等将凹部12密封之际，能够抑制盖体从凹部12的侧壁的上表面剥离。
另外，如图1～图3所示的例子那样，若外部电极13的位于绝缘基体11的边的中央部的外部电极13a的面积大于位于边的端部的两个外部电极13b各自的面积，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，经由焊料5而被连接且被位于边的端部的外部电极13b夹持的位于绝缘基体11的边的中央部的、面积较大的外部电极13a，在绝缘基体11的边的中央部平衡优良地保持凹部12的侧壁周边，由此能够抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
此外，如图1的(b)所示的例子那样，外部电极13在绝缘基体11的相对的两条边中，若位于绝缘基体11的边的中央部的外部电极13a的面积大于位于边的端部的外部电极13b的面积，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接且位于绝缘基体11的相对的两条边中的边的中央部的、面积较大的外部电极13a，更加衡优良地保持凹部12的侧壁周边，由此能够抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
再有，外部电极13如图1的(b)所示的例子那样，在绝缘基体11的四条边中，若位于绝缘基体11的边的中央部的外部电极13a的面积大于位于边的端部的外部电极13b的面积，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接且位于绝缘基体11的四条边即绝缘基体11的整个外缘的边的中央部的、面积较大的外部电极13a，更有效地平衡优良地保持凹部12的侧壁周边，由此能够抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
外部电极13如图1～图3所示那样，若配置为带状，则面积较大的位于绝缘基体11的边的中央部的外部电极13a沿着边而位于绝缘基体11的边的中央部，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接的、面积较大的位于绝缘基体11的边的中央部的外部电极13a，沿着边保持凹部12的侧壁周边的绝缘基体11的边的中央部，由此能够良好地抑制凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
俯视下，若凹部12是方形的，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过增大经由焊料5而被连接的、在俯视下变形容易变大且位于绝缘基体11的边的中央部的外部电极13a的面积，从而利用位于凹部12的边(侧壁)的中央部的外部电极13a来保持方形的凹部12的边(侧壁)的中央部，由此能够抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
需要说明的是，在此，方形的凹部12也包括如图1的(a)的例所示那样角部为圆弧状的四边形状的凹部12、或者切口部位于角部或边的四边形状的凹部12。
本实施方式的电子装置具有上述结构的布线基板1和被搭载在布线基板1的电子部件2，由此能够得到气密性优异且长期可靠性优异的电子装置。
本实施方式的电子模块具有：具有连接焊盘41的模块用基板4；以及经由焊料5而被连接到连接焊盘41的上述结构的电子装置，由此能够使得长期可靠性优异。
本实施方式中的布线基板1能够优选使用于小型且高输出的电子装置中，能够提高布线基板1中的凹部12内的气密性。例如，在将LED或者LD等的发光元件作为电子部件2而搭载于凹部12的底面的情况下，能够作为薄型且高亮度的发光装置用的布线基板1而优选使用。
(第二实施方式)
接下来，参照图5～图7来说明第二实施方式的电子装置。
第二实施方式的电子装置中，和上述的第一实施方式的电子装置不同之处在于，外部电极13的面积从位于绝缘基体11的边的端部的外部电极起朝着位于边的中央部的外部电极逐渐增大。在图5的(a)所示的例子中，以网格线表示布线导体14。在图5的(b)及图6、图7的(b)所示的例子中，以网格线表示外部电极13。再有，在图5的(b)及图6所示的例子中，在平面透视下，以虚线来表示与凹部12的内壁重叠的区域。
根据第二实施方式中的布线基板1，和第一实施方式的布线基板1同样，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接且面积较大的位于绝缘基体11的边的中央部的外部电极13a来保持凹部12的侧壁周边，由此能够抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
还有，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接且从绝缘基体11的边的端部配置到边的中央部的外部电极13来逐渐增大凹部12的侧壁周边的保持，由此能够有效地抑制变形的大小容易从绝缘基体11的边的端部朝着边的中央部逐渐变大，能够抑制凹部12内的气密性降低。再者，能够使得邻接的外部电极13中的保持力之差难以增大。
外部电极13在图5～图7所示的例子中，和第一实施方式的布线基板1同样，在平面透视下，沿着凹部12配置。外部电极13在图5～图7所示的例子中，沿着绝缘基体11的各边，排列着七个外部电极13。需要说明的是，在夹着绝缘基体11的边的中心而配置两个外部电极13的情况下，只要从位于绝缘基体11的边的端部的外部电极13b起，到位于比边的中心更位于边的端部侧的边的中央部的外部电极13a为止逐渐增大即可。
外部电极13在图5～图7所示的例子中，在位于绝缘基体11的边的中央部的外部电极13a与位于边的端部的外部电极13b之间，具有外部电极13c及外部电极13d。外部电极13在图5～图7所示的例子中，从绝缘基体11的边的中央部到边的端部依序配置外部电极13a、外部电极13c、外部电极13d、外部电极13b。俯视下，将外部电极13c的面积设为Sc、将外部电极13d的面积设为Sd的情况下，Sa＞Sc＞Sd＞Sb。需要说明的是，第二实施方式的布线基板1和第一实施方式的布线基板1同样，位于绝缘基体11的边的中央部的外部电极13a的面积Sa也可以是位于边的端部的外部电极13b的面积Sb的1.05倍～3.00倍(1.05Sb≤Sa≤3.00Sb)。需要说明的是，对于外部电极13而言，在从位于绝缘基体11的边的端部的外部电极起朝着位于边的中央部的外部电极而逐渐变大的情况下，邻接的外部电极13彼此的面积比之差也可以是20％以内。例如，在图5～图7所示的例子中，Sd/Sb、Sc/Sd与Sa/Sc之差也可以是20％以内。
另外，如图5～图7所示的例子那样，当然也可以使外部电极13的绝缘基体11的宽度不同(W1≠W2)。外部电极13在图6所示的例子中，将位于绝缘基体11的边的中央部的外部电极13a的长度设为L1、将宽度设为W1，将外部电极13c的长度设为L3、将宽度设为W1，将外部电极13d的长度设为L4、将宽度设为W1，将位于边的端部的外部电极13b的长度设为L2、将宽度设为W2，在图6～图8所示的例子中，L1＞L3＞L4＞L2，W1≠W2，Sa＞Sc＞Sd＞Sb。
此外，若从位于绝缘基体11的边的端部的两个外部电极13b到位于边的中央部的外部电极13a，分别逐渐增大，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接的外部电极13，使得邻接的外部电极的保持力之差难以变大，在沿着绝缘基体11的边的方向上平衡优良地有效保持凹部12的侧壁周边，由此能够有效地抑制凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
再有，若在绝缘基体11的相对的两条边中，外部电极13的面积从位于绝缘基体11的边的端部的外部电极朝着位于边的中央部的外部电极而逐渐增大，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接的外部电极13，使得邻接的外部电极的保持力之差难以变大，在绝缘基体11的相对的两条边中，在沿着绝缘基体11的边的方向上平衡优良且更有效地保持凹部12的侧壁周边，由此能够更有效地抑制凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
还有，在绝缘基体11的四条边中，若外部电极13的面积从位于绝缘基体11的边的端部的外部电极朝着位于边的中央部的外部电极而逐渐增大，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接的外部电极13，使得邻接的外部电极的保持力之差难以变大，在绝缘基体11的四条边即绝缘基体11的整个外缘，在沿着绝缘基体11的边的方向上平衡优良且更有效地保持凹部12的侧壁周边，由此能够更有效地抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
如图5～图7所示那样，若外部电极13配置为带状，则外部电极13沿着绝缘基体11的边配置，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接的外部电极13，沿着绝缘基体11的边来保持凹部12的侧壁周边，由此能够良好地抑制凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
第二实施方式的布线基板1能够使用和上述实施方式的布线基板1同样的制造方法来制作。
(第三实施方式)
接下来，参照图8～图10来说明第三实施方式的电子装置。第三实施方式中的电子装置中，和上述实施方式的电子装置不同之处在于，俯视下，凹部12为圆形状。第三实施方式中的布线基板1在图8～图10所示的例子中，和第二实施方式的布线基板1同样，外部电极13的面积从位于绝缘基体11的边的端部的外部电极朝着位于边的中央部的外部电极而逐渐增大。在图8的(a)所示的例子中，以网格线表示布线导体14。在图8的(b)、图9，图10的(b)所示的例子中，以网格线表示外部电极13。再者，在图8的(b)及图9所示的例子中，平面透视下，以虚线表示与凹部12的内壁重叠的区域。
根据第三实施方式中的布线基板1，和第一实施方式的布线基板1同样，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接且位于绝缘基体11的边的中央部的面积较大的外部电极13a来保持凹部12的侧壁周边，由此能够抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够抑制凹部12内的气密性降低。
再有，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，使得经由焊料5而被连接且从绝缘基体11的边的端部配置到边的中央部的外部电极13之中的俯视下侧壁的宽度变为最小的位于绝缘基体11的边的中央部的外部电极13a的面积最大，由此能够有效地抑制位于绝缘基体11的边的中央部的凹部12的侧壁的变形，能够有效地抑制凹部12内的气密性降低。
第三实施方式的布线基板1的外部电极13在图8～图10所示的例子中，沿着绝缘基体11的各边而排列有七个外部电极13。外部电极13和第二实施方式的布线基板1同样，在图9所示的例子中，将位于绝缘基体11的边的中央部的外部电极13a的长度设为L1、将宽度设为W1，将外部电极13c的长度设为L3、将宽度设为W1，将外部电极13d的长度设为L4、将宽度设为W1，将位于边的端部的外部电极13b的长度设为L2、将宽度设为W2，在图8～图10所示的例子中，L1＞L3＞L4＞L2，W1≠W2，Sa＞Sc＞Sd＞Sb。
还有，在第三实施方式的布线基板1中，在绝缘基体11的相对的两条边方向及绝缘基体11的四条边即绝缘基体11的整个外缘，外部电极13也可以具有和第一实施方式的布线基板1或者第二实施方式的布线基板1同样的结构。
另外，在第三实施方式的布线基板1中，外部电极13也可以和第一实施方式的布线基板1或者第二实施方式的布线基板2同样地，配置为带状。
第三实施方式的布线基板1能够使用和上述的实施方式的布线基板1同样的制造方法来制作。
(第四实施方式)
接下来，参照图11～图13来说明第四实施方式的电子装置。第四实施方式中的电子装置中，和上述实施方式的电子装置不同之处在于，具有位于绝缘基体11的主面的第一凹部12a、和位于与绝缘基体11的主面(图11～图13中为上表面)相对的另一主面(图11～图13中为下表面)的第二凹部12b，即，凹部12位于绝缘基体11的两主面。第四实施方式中的布线基板1在图11～图13所示的例子中，和第二实施方式的布线基板1同样，外部电极13的面积从位于绝缘基体11的边的端部的外部电极朝着位于边的中央部的外部电极而逐渐增大，外部电极13在平面透视下，沿着第一凹部12a及第二凹部12b配置。在图11的(a)所示的例子中，布线导体14以网格线来表示。在图11的(b)、图12、图13的(b)所示的例子中，外部电极13以网格线来表示。再者，如图11的(b)及图12所示那样，在平面透视下，以虚线来表示与第一凹部12a的内壁重叠的区域。
根据第四实施方式中的布线基板1，和第一实施方式的布线基板1同样，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接且位于绝缘基体11的边的中央部的、面积较大的外部电极13a来保持第一凹部12a的侧壁周边，由此能够抑制位于绝缘基体11的边的中央部的第一凹部12a的侧壁的变形，能够抑制第一凹部12a内的气密性降低。
再有，位于绝缘基体11的另一主面的第二凹部12b在平面透视下，若面积比位于绝缘基体11的主面的第一凹部12a还大，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，通过经由焊料5而被连接且位于另一主面的外部电极13来保持第一凹部12a的侧壁周边，由此能够良好地抑制位于绝缘基体11的边的中央部的第一凹部12a的侧壁的变形，能够抑制第一凹部12a内的气密性降低。
在第四实施方式的布线基板1中，绝缘基体11由4层的绝缘层11a来形成。第一凹部12a设置于主面侧的第1层及第2层绝缘层11a。第二凹部12b自主面侧起设置于第4层绝缘层11a、即与主面相对的另一主面侧的绝缘层11a。上述那样的第一凹部12a及第二凹部12b能够通过和上述的凹部12同样的方法来制作。
第四实施方式的布线基板1的外部电极13在图11～图13所示的例子中，沿着绝缘基体11的各边排列有七个外部电极13。外部电极13和第二实施方式的布线基板1同样，在图12所示的例子中，将位于绝缘基体11的边的中央部的外部电极13a的长度设为L1、将宽度设为W1，将外部电极13c的长度设为L3、将宽度设为W1，将外部电极13d的长度设为L4、将宽度设为W1，将位于边的端部的外部电极13b的长度设为L2、将宽度设为W2，在图11～图13所示的例子中，L1＞L3＞L4＞L2，W1≠W2，Sa＞Sc＞Sd＞Sb。
还有，在第四实施方式的布线基板1中，在绝缘基体11的相对的两条边方向及绝缘基体11的四条边即绝缘基体11的整个外缘，外部电极13也可以具有和第一实施方式的布线基板1或者第二实施方式的布线基板1同样的结构。
另外，在第四实施方式的布线基板1中，外部电极13也可以和第一实施方式的布线基板1或者第二实施方式的布线基板2同样，配置为带状。
第四实施方式的布线基板1能够使用和上述的实施方式的布线基板1同样的制造方法来制作。
本公开未被限定于上述的实施的方式的例子，能够进行各种变更。例如，绝缘基体11当然也可以是在俯视下在侧面或者角部具有切口部或倒角部的方形。此外，也可以从绝缘基体11的侧面到另一主面具有切口，且具有与外部电极13连接、并位于切口的内面的导体的所谓的侧槽导体。需要说明的是，本公开中，上述的侧槽导体未被包含于外部电极13中。
第一～第四实施方式的布线基板1在纵剖视下，凹部12的内壁面相对于凹部12的底面垂直地配置，但凹部12的内壁面当然也可以是倾斜面，以使得凹部12的开口侧相比于凹部12的底面侧更扩宽。再者，金属层当然也可以位于凹部12的内壁面。例如，在将电子部件2用作为发光元件的情况下，通过使反射率优异的金属层位于凹部12的内壁面，从而能够作为发光亮度优异的发光装置用的布线基板1而优选使用。
再有，当然也可以将第一～第四实施方式的布线基板1进行组合。例如，在第一实施方式的布线基板1中，也可以使凹部12在俯视下呈圆形状。
还有，和第二～第四实施方式的布线基板1同样，位于绝缘基体11的边的中央部的外部电极13a的宽度W1和位于边的端部的外部电极13b的宽度W2当然也可以是相同的宽度(W1＝W2)。该情况下，当然也可以将沿着绝缘基体11的一条边配置的多个外部电极13的宽度全部设为相同。
另外，在第一～第四实施方式的布线基板1中，外部电极13沿着绝缘基体11的各边而排列有七个外部电极13。位于绝缘基体11的边的外部电极13的个数当然也可以是六个以内或者八个以上。此外，位于夹着绝缘基体11的角部而邻接的边的外部电极13的个数当然也可以不同。
上述的实施方式中，表示绝缘基体11通过三层的绝缘层11a或者4层的绝缘层11a来构成的例子，但绝缘基体11当然也可以通过两层、或五层以上的绝缘层11a来构成。再者，凹部12当然也可以是在纵剖视下以台阶状形成的凹部12。
此外，布线基板1也可以通过多联布线基板的方式来制作。
再有，在第一～第三实施方式的布线基板1中，其他金属层例如散热用途等的金属层当然也可以位于布线基板1的下表面中央部、即平面透视下与凹部12重叠的区域。上述那样的金属层能够通过和外部电极13同样的材料、方法来制作。

Claims (7)

1.一种布线基板，其特征在于，具有：
绝缘基体，具有凹部所位于的主面及与该主面相对的另一主面，该绝缘基体在俯视下呈方形；和
外部电极，位于所述绝缘基体的所述另一主面，
该外部电极位于与所述绝缘基体的周缘部相连的位置，
在俯视下，位于所述绝缘基体的边的中央部的所述外部电极的面积比位于所述边的端部的所述外部电极的面积大。
2.根据权利要求1所述的布线基板，其特征在于，
所述外部电极配置为带状。
3.根据权利要求1或2所述的布线基板，其特征在于，
在俯视下，所述外部电极的面积从位于所述绝缘基体的边的端部的外部电极朝着位于所述边的中央部的外部电极而逐渐增大。
4.根据权利要求1～3中任一项所述的布线基板，其特征在于，
在俯视下，所述凹部为方形。
5.根据权利要求1～3中任一项所述的布线基板，其特征在于，
在俯视下，所述凹部为圆状。
6.一种电子装置，其特征在于，具有：
权利要求1～5中任一项所述的布线基板；以及
被搭载在该布线基板的电子部件。
7.一种电子模块，其特征在于，具有：
具有连接焊盘的模块用基板；以及
经由焊料而被连接到所述连接焊盘的权利要求6所述的电子装置。
CN201880011949.8A 2017-02-21 2018-02-20 布线基板、电子装置及电子模块 Active CN110326101B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017030073 2017-02-21
JP2017-030073 2017-02-21
PCT/JP2018/005986 WO2018155434A1 (ja) 2017-02-21 2018-02-20 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
CN110326101A true CN110326101A (zh) 2019-10-11
CN110326101B CN110326101B (zh) 2024-02-02

Family

ID=63254282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880011949.8A Active CN110326101B (zh) 2017-02-21 2018-02-20 布线基板、电子装置及电子模块

Country Status (5)

Country Link
US (1) US11024554B2 (zh)
EP (1) EP3588548A4 (zh)
JP (1) JP6878562B2 (zh)
CN (1) CN110326101B (zh)
WO (1) WO2018155434A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753709B (zh) * 2019-12-26 2022-01-21 日商Ｎｇｋ電子器件股份有限公司 配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006106564A1 (ja) * 2005-03-29 2006-10-12 Hitachi Ulsi Systems Co., Ltd. 半導体装置の実装方法および半導体装置
WO2009044737A1 (ja) * 2007-10-01 2009-04-09 Murata Manufacturing Co., Ltd. 電子部品
JP2010278133A (ja) * 2009-05-27 2010-12-09 Murata Mfg Co Ltd 回路基板
US20160050748A1 (en) * 2013-03-26 2016-02-18 Ps4 Luxco S.A.R.L. Semiconductor device
JP2016207886A (ja) * 2015-04-24 2016-12-08 京セラ株式会社 パッケージおよび電子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741162Y2 (ja) * 1989-10-26 1995-09-20 京セラ株式会社 半導体素子収納用パッケージ
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
JP4397111B2 (ja) * 2000-09-08 2010-01-13 新日本無線株式会社 チップサイズパッケージ
JP2005101095A (ja) 2003-09-22 2005-04-14 Kyocera Corp 磁器用組成物及び磁器、並びに磁器の製造方法
JP2005216999A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 多層配線基板、高周波モジュールおよび携帯端末機器
JP5005321B2 (ja) * 2006-11-08 2012-08-22 パナソニック株式会社 半導体装置
JP5704177B2 (ja) * 2011-01-25 2015-04-22 株式会社村田製作所 電子部品
US9153863B2 (en) * 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US9609743B2 (en) 2013-01-31 2017-03-28 Kyocera Corporation Electronic device mounting substrate, electronic apparatus, and imaging module
JP6423685B2 (ja) * 2014-10-23 2018-11-14 キヤノン株式会社 電子部品、モジュール及びカメラ
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
JP6483800B2 (ja) * 2015-02-25 2019-03-13 京セラ株式会社 発光素子搭載用パッケージ、発光装置および発光モジュール
US9530943B2 (en) 2015-02-27 2016-12-27 Ledengin, Inc. LED emitter packages with high CRI
US10381294B2 (en) * 2016-02-01 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor package device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006106564A1 (ja) * 2005-03-29 2006-10-12 Hitachi Ulsi Systems Co., Ltd. 半導体装置の実装方法および半導体装置
WO2009044737A1 (ja) * 2007-10-01 2009-04-09 Murata Manufacturing Co., Ltd. 電子部品
JP2010278133A (ja) * 2009-05-27 2010-12-09 Murata Mfg Co Ltd 回路基板
US20160050748A1 (en) * 2013-03-26 2016-02-18 Ps4 Luxco S.A.R.L. Semiconductor device
JP2016207886A (ja) * 2015-04-24 2016-12-08 京セラ株式会社 パッケージおよび電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753709B (zh) * 2019-12-26 2022-01-21 日商Ｎｇｋ電子器件股份有限公司 配線基板

Also Published As

Publication number Publication date
CN110326101B (zh) 2024-02-02
JP6878562B2 (ja) 2021-05-26
US11024554B2 (en) 2021-06-01
EP3588548A1 (en) 2020-01-01
EP3588548A4 (en) 2021-01-06
WO2018155434A1 (ja) 2018-08-30
US20190378772A1 (en) 2019-12-12
JPWO2018155434A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
CN105359632B (zh) 布线基板以及电子装置
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
CN110622300A (zh) 电子部件搭载用基板、电子装置以及电子模块
CN104412722B (zh) 布线基板、电子装置以及发光装置
US10699993B2 (en) Wiring board, electronic device, and electronic module
CN110326101A (zh) 布线基板、电子装置及电子模块
CN110291628A (zh) 布线基板、电子装置及电子模块
CN108028232A (zh) 布线基板、电子装置以及电子模块
JP2003007892A (ja) 配線基板
JP3085622B2 (ja) 電子素子搭載用基板の製造方法
CN107431047A (zh) 布线基板、电子装置以及电子模块
JP4587587B2 (ja) 電子部品搭載用基板
CN109997220A (zh) 布线基板、电子装置以及电子模块
JP6818609B2 (ja) 配線基体および撮像装置
JP3406710B2 (ja) 半導体素子収納用パッケージ
JP2565037Y2 (ja) 半導体素子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2000260896A (ja) 半導体素子収納用パッケージ
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP3318456B2 (ja) 半導体素子収納用パッケージ
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP3981316B2 (ja) 半導体素子収納用パッケージ
JP2004140111A (ja) 配線基板
JP3464143B2 (ja) 電子部品収納用パッケージ
JP2020123618A (ja) 回路基板、電子部品および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant