CN110291628A - 布线基板、电子装置及电子模块 - Google Patents

布线基板、电子装置及电子模块 Download PDF

Info

Publication number
CN110291628A
CN110291628A CN201880011424.4A CN201880011424A CN110291628A CN 110291628 A CN110291628 A CN 110291628A CN 201880011424 A CN201880011424 A CN 201880011424A CN 110291628 A CN110291628 A CN 110291628A
Authority
CN
China
Prior art keywords
external electrode
insulating body
circuit board
recess portion
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880011424.4A
Other languages
English (en)
Other versions
CN110291628B (zh
Inventor
川越弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN110291628A publication Critical patent/CN110291628A/zh
Application granted granted Critical
Publication of CN110291628B publication Critical patent/CN110291628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

布线基板具有：绝缘基体，具有凹部所位于的主面及与该主面相对的另一主面，所述绝缘基体在俯视下呈方形；和外部电极，位于该绝缘基体的另一主面及绝缘基体的周缘部，该外部电极包括第一外部电极及第二外部电极，在俯视下，第一外部电极位于绝缘基体的角部，第二外部电极被第一外部电极夹持，第一外部电极相比于第二外部电极，面积较小，且与绝缘基体的边正交的方向上的宽度较大。

Description

布线基板、电子装置及电子模块
技术领域
本发明涉及布线基板、电子装置及电子模块。
背景技术
以往，公知在由陶瓷构成的绝缘基体的主面搭载电子部件的布线基板及电子装置(例如，参照日本特开2005-101095号公报。)。
上述那样的布线基板中，绝缘基体在上表面具有分别容纳并搭载电子部件的凹部，在下表面具有用于与模块用基板连接的外部电极。
发明内容
本公开的布线基板具有：绝缘基体，具有凹部所位于的主面及与该主面相对的另一主面，所述绝缘基体在俯视下呈方形；和外部电极，位于该绝缘基体的所述另一主面及所述绝缘基体的周缘部，该外部电极包括第一外部电极及第二外部电极，在俯视下，所述第一外部电极位于所述绝缘基体的角部，所述第二外部电极被所述第一外部电极夹持，所述第一外部电极相比于所述第二外部电极，面积较小，且与所述绝缘基体的边正交的方向上的宽度较大。
根据本公开的一种方式，电子装置具有：上述结构的布线基板；和被搭载在该布线基板的电子部件。
根据本公开的一种方式，电子模块具有：具有连接焊盘的模块用基板；以及经由焊料而被连接到所述连接焊盘的上述结构的电子装置。
附图说明
图1的(a)是表示第一实施方式中的电子装置的俯视图，图1的(b)是图1的(a)的仰视图。
图2是图1的(b)示出的电子装置的A部中的主要部位放大仰视图。
图3的(a)是图1的(a)示出的电子装置的A-A线处的纵剖视图，图3的(b)是图1的(a)示出的电子装置的A方向上的侧视图。
图4是表示将图1中的电子装置安装到模块用基板的电子模块的纵剖视图。
图5的(a)是表示第二实施方式中的电子装置的俯视图，图5的(b)是图5的(a)的仰视图。
图6是图5的(b)示出的电子装置的A部中的主要部位放大仰视图。
图7的(a)是图5的(a)示出的电子装置的A-A线处的纵剖视图，
图7的(b)是图5的(a)示出的电子装置的A方向上的侧视图。
图8的(a)是表示第三实施方式中的电子装置的俯视图，图8的(b)是图8的(a)的仰视图。
图9是图8的(b)示出的电子装置的A部中的主要部位放大仰视图。
图10的(a)是图8的(a)示出的电子装置的A-A线处的纵剖视图，图10的(b)是图8的(a)示出的电子装置的A方向上的侧视图。
图11的(a)是表示第四实施方式中的电子装置的俯视图，图11的(b)是图11的(a)的仰视图。
图12是图11的(b)示出的电子装置的A部中的主要部位放大仰视图。
图13的(a)是图11的(a)示出的电子装置的A-A线处的纵剖视图，图13的(b)是图11的(a)示出的电子装置的A方向上的侧视图。
具体实施方式
参照附图来说明本公开的几个例示性的实施方式。
(第一实施方式)
如图1～图4所示那样，第一实施方式中的电子装置包括布线基板1和被搭载在布线基板1的凹部12的电子部件2。如图4所示那样，电子装置例如使用焊料5而被连接于构成电子模块的模块用基板4上。
本实施方式中的布线基板1具有凹部12所位于的主面及与主面相对的另一主面，具有在俯视下呈方形的绝缘基体11、和位于绝缘基体11的另一主面及绝缘基体11的周缘部的外部电极13。外部电极13包括第一外部电极13a及第二外部电极13b。布线基板1在绝缘基体11的内部及表面具有布线导体14。俯视下，第一外部电极13a位于绝缘基体11的角部，第二外部电极13b被第一外部电极13a夹持，第一外部电极13a与第二外部电极13b相比，面积较小，在与绝缘基体11的边正交的方向上的宽度增大。图1～图4中，上方向指的是虚拟的z轴的正方向。需要说明的是，以下的说明中的上下的区别是为了方便而采用的，实际上并不限定布线基板1等被使用之际的上下。
在图1的(a)所示的例子中，布线导体14以网格线表示。在图1的(b)及图2、图3的(b)所示的例子中，第一外部电极13a及第二外部电极13b以网格线表示。再有，在图1的(b)及图2所示的例子中，在平面透视下，以虚线来表示与凹部12的内壁重叠的区域。
绝缘基体11具有主面(图1～图4中为上表面)及与主面相对的另一主面(图1～图4中为下表面)和侧面。绝缘基体11由多个绝缘层11a构成，且具有朝主面开口并搭载电子部件2的凹部12。绝缘基体11若俯视即从与主面垂直的方向进行观察的话具有方形的板状的形状。绝缘基体11作为用于支承电子部件2的支承体发挥功能，电子部件2经由焊料凸块、金凸块或者导电性树脂(各向异性导电树脂等)、树脂等的连接构件3而被粘接且固定于凹部12的底面的搭载部上。
绝缘基体11能够使用例如氧化铝质烧结体(氧化铝陶瓷)、氮化铝质烧结体、氮化硅质烧结体、莫来石质烧结体或者玻璃陶瓷烧结体等的陶瓷。绝缘基体11例如如果是氧化铝质烧结体的情况下，那么在氧化铝(Al2O3)、氧化硅(SiO2)、氧化镁(MgO)、氧化钙(CaO)等的原料粉末中添加混合适当的有机粘合剂及溶剂等来制作泥浆物。通过采用以往公知的刮刀法或者压延辊法等将该泥浆物成型为片状，从而制作陶瓷生片。接下来，对该陶瓷生片实施适当的打孔加工，并且将陶瓷生片多张层叠而形成原始成型体，在高温(约1600℃)下对该原始成型体进行烧成，由此制作绝缘基体11。
在图1及图2所示的例子中，凹部12位于绝缘基体11的主面。凹部12用于在底面搭载电子部件2。在图1所示的例子中，凹部12在俯视下是角部呈圆弧状的方形，位于绝缘基体11的中央部。在图1～图3所示的例子中，绝缘基体11由三层的绝缘层11a形成，凹部12被设置于主面侧的第1层及第2层绝缘层11a。
需要说明的是，在此方形的凹部12如图1的(a)的例子所示那样，也包括角部为圆弧状的四边形状的凹部12、或者在角部或者边设置了切口部的四边形状的凹部12。
例如针对绝缘基体11用的陶瓷生片的几个，通过激光加工或基于金属模具的打孔加工等，在各个陶瓷生片形成成为凹部12的贯通孔，将该陶瓷生片与未形成贯通孔的其他陶瓷生片层叠，由此能形成凹部12。
外部电极13与布线导体14位于绝缘基体11的表面及内部。外部电极13及布线导体14用于对电子部件2与模块用基板4进行电连接。如图1～图3所示的例子那样，外部电极13设置于绝缘基体11的另一主面。布线导体14如图1～图3所示的例子那样，布线导体14包括：位于构成绝缘基体11的绝缘层11a的表面的布线层；以及将贯通构成绝缘基体11的绝缘层11a并位于上下的布线层彼此电连接、或者将布线层与外部电极13电连接的贯通导体。布线导体14在图1～图3所示的例子中，一端向凹部12的底面导出，另一端与外部电极13连接。
外部电极13及布线导体14例如是以钨(W)、钼(Mo)、锰(Mn)、银(Ag)或者铜(Cu)等为主成分的金属粉末金属镀层。例如，如果是绝缘基体11由氧化铝质烧结体构成的情况，那么预先通过丝网印刷法将向W、Mo或者Mn等的高熔点金属粉末中添加混合适当的有机粘合剂及溶剂等而得到的金属镀层膏以规定的图案印刷涂敷于绝缘基体11用的陶瓷生片，与绝缘基体11用的陶瓷生片同时进行烧成，由此覆盖形成于绝缘基体11的规定位置。例如通过丝网印刷法等的印刷手段将外部电极13或者布线导体14用的金属镀层膏印刷涂敷于绝缘基体11用的陶瓷生片，与绝缘基体11用的陶瓷生片一起进行烧成，由此来形成外部电极13及布线导体14。另外，例如通过基于金属模具或者冲孔的打孔加工或者激光加工等的加工方法在绝缘基体11用的陶瓷生片形成贯通导体的贯通孔，通过上述印刷手段在该贯通孔内填充贯通导体用的金属镀层膏，与绝缘基体11用的陶瓷生片一起进行烧成，由此来形成贯通导体。金属镀层膏通过在上述的金属粉末中加入适当的溶剂及粘合剂进行混炼，从而被调整为适度的粘度来制作。需要说明的是，为了提高与绝缘基体11的接合强度，玻璃粉末，当然也可以包括陶瓷粉末。
外部电极13位于绝缘基体11的周缘部。外部电极13在图1～图3所示的例子中，24个外部电极13与绝缘基体11的周缘部相连。需要说明的是，外部电极13与绝缘基体11的周缘部相连，表示沿着绝缘基体11的一条边而配置3个以上的外部电极13。外部电极13在图1～图3所示的例子中，沿着绝缘基体11的各边而排列有7个外部电极13。例如，两个第一外部电极13a分别位于绝缘基体11的角部，5个第二外部电极13b被两个第一外部电极13a夹持。再有，外部电极13在平面透视下，沿着凹部12配置。
再有，如图1及图2所示的例子那样，第一外部电极13a的面积Sa比第二外部电极13b的面积Sb小，即Sa＜Sb。第二外部电极13b的面积Sb也可以是第一外部电极13a的面积Sa的1.05倍～3.00倍(1.05Sa≤Sb≤3.00Sa)。
还有，如图1～图3所示的例子那样，第一外部电极13a与第二外部电极13b相比，与绝缘基体11的边正交的方向上的宽度增大。即，在第一外部电极13a的宽度W1、第二外部电极13b的宽度W2中，W1＞W2。第一外部电极13a的宽度W1也可以是第二外部电极13b的宽度W2的1.1倍～2.0倍。第二外部电极13b的长度L2大于第一外部电极13a的长度L1，即也可以是L2＞L1。需要说明的是，在此，外部电极13的长度是指与绝缘基体11的边平行的方向上的长度。
绝缘基体11的两个第一外部电极13a在图1所示的例子中，与第二外部电极13b相比，面积较小，与绝缘基体的边正交的方向上的宽度增大。再者，位于绝缘基体11的角部的第一外部电极13a在图1所示的例子中，在绝缘基体11的与角部邻接的2条边中，与第二外部电极13b相比面积较小，与绝缘基体11的边正交的方向上的宽度增大。
在外部电极13及布线导体14的从绝缘基体11露出的表面，通过电气镀覆法或者无电解镀覆法覆盖金属镀层。金属镀层由镍、铜、金或者银等的耐腐蚀性及连接构件连接性优异的金属构成，例如顺次覆盖厚度0.5～5μm程度的镍镀层和0.1～3μm程度的金镀层。由此，可有效地抑制外部电极13及布线导体14腐蚀，并且能使得电子部件2与布线导体14的接合、布线导体14与接合线等的连接构件3的接合以及外部电极13与在模块用基板4形成的连接用的连接焊盘41的接合牢固。
再有，金属镀层未被限于镍镀层/金镀层，当然也可以是包括镍镀层/钯镀层/金镀层等的其他金属镀层。
在布线基板1的凹部12的底面搭载电子部件2，可制作电子装置。被搭载于布线基板1的电子部件2，是IC芯片或者LSI芯片等的半导体元件、发光元件、水晶振子或者压电振子等的压电元件及各种传感器等。例如，在电子部件2为线接合型的半导体元件的情况下，半导体元件通过低熔点钎焊材料或者导电性树脂等的接合构件而被固定到凹部12的底面后，经由接合线等的连接构件3将半导体元件的电极与布线导体14电连接，由此被搭载于布线基板布线基板1。由此，电子部件2电连接于布线导体14。还有，例如在电子部件2为倒装芯片型的半导体元件的情况下，半导体元件经由焊料凸块、金凸块或者导电性树脂(各向异性导电树脂等)等的连接构件3而电连接及机械连接于半导体元件的电极和布线导体14，由此被搭载于布线基板1。进而，在布线基板1的凹部12的底面，既可以搭载多个电子部件2，也可以根据需要，搭载电阻元件或者电容元件等的小型的电子部件。再者，电子部件2根据需要，使用树脂或者玻璃等构成的密封材料，或者由树脂、玻璃、陶瓷或者金属等构成的盖体等进行密封。
本实施方式的电子装置的外部电极13，例如如图4所示那样，经由焊料5而被连接于模块用基板4的连接焊盘41，由此成为电子模块。电子装置，例如如图4所示那样，配置在布线基板1的另一主面的外部电极13被连接于模块用基板4的连接焊盘41。
本实施方式的布线基板1具有凹部12所位于的主面及与主面相对的另一主面，具有俯视下呈方形的绝缘基体11和位于绝缘基体11的另一主面及绝缘基体11的周缘部的外部电极13，外部电极13包括第一外部电极13a及第二外部电极13b，在俯视下，第一外部电极13a位于绝缘基体11的角部，第二外部电极13b被第一外部电极13a夹持，第一外部电极13a相比于第二外部电极13b，面积较小，与绝缘基体11的边正交的方向上的宽度增大。根据上述结构，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，减小第一外部电极13a的面积，减小将第一外部电极13a与模块用基板4连接的焊料5的体积，由此能够增大将在俯视下被第一外部电极13a夹持的第二外部电极13b与模块用基板4连接的焊料5的体积，能够使得俯视下被第一外部电极13a夹持的第二外部电极13b与模块用基板4的连接良好。另外，在第一外部电极13a中，通过增大与绝缘基体11的边正交的方向上的宽度，从而能够使得第一外部电极13a与模块用基板4的连接良好。
再有，外部电极13如图1的(b)所示的例子那样，在绝缘基体11的相对的两条边中，若位于绝缘基体11的角部的第一外部电极13a，在俯视下相比于被第一外部电极13a夹持的第二外部电极13b，面积较小，且与绝缘基体11的边正交的方向上的宽度增大，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，在绝缘基体11的相对的两条边中，能够平衡优良地配置外部电极13及焊料5，能够使得外部电极13与模块用基板4的连接良好。
还有，外部电极13如图1的(b)所示的例子那样，在绝缘基体11的四条边中，若位于绝缘基体11的角部的第一外部电极13a相比于被第一外部电极13a夹持的第二外部电极13b，面积较小，且与绝缘基体11的边正交的方向上的宽度增大，在例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，在绝缘基体11的四条边即绝缘基体11的整个外缘能够平衡优良地配置外部电极13及焊料5，能够使得外部电极13与模块用基板4的连接更加良好。
另外，如图1～图3所示的例子那样，在平面透视下，若第一外部电极13a与凹部12未重叠，则假设在布线基板1的制作时，即便因凹部12的底面与凹部12的侧壁之间的热收缩率的差异，在布线基板1的厚度方向上，布线基板1朝凹部12的开口侧以凸状发生了变形，位于绝缘基体11的角部的第一外部电极13a的变形也会较少，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，能够使得第一外部电极13a与模块用基板4的连接良好。
此外，如图1～图3所示的例子那样，第一外部电极13a若与绝缘基体11的边平行的方向上的长度L1和与绝缘基体11边正交的方向上的宽度W1相等，即L1＝W1，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，第一外部电极13a与模块用基板4的连接中的强度难以产生偏重，能够使得第一外部电极13a与模块用基板4的连接良好。需要说明的是，在此，与绝缘基体11的边平行的方向上的长度L1和与绝缘基体11边正交的方向上的宽度W1相等，包括5％程度的偏差的情况。即，包括0.95W1≤L1≤1.05W1的情况。
再者，在第一外部电极13a与第二外部电极13b之间，与绝缘基体11的边正交的方向上的宽度之差，在绝缘基体11的边和邻接的边之间是相等的，例如在图1所示的例子中，若在X方向的边中的宽度之差和Y方向的边中的宽度之差之间是相等的，则在绝缘基体11的邻接的两条边之间，外部电极13与模块用基板的连接中的强度难以产生偏重，能够使得绝缘基体11的外部电极13与模块用基板4的连接更加良好。
需要说明的是，方形的凹部12，也包括如图1的(a)的例子所示那样角部为圆弧状的四边形状的凹部12、或者在角部或者边设置了切口部的四边形状的凹部12。
本实施方式的电子装置具有上述结构的布线基板1和被搭载在布线基板1的电子部件2，由此能够得到气密性优异且长期可靠性优异的电子装置。
本实施方式的电子模块具有：具有连接焊盘41的模块用基板4；以及经由焊料5而被连接到连接焊盘41的上述结构的电子装置，由此能够使得长期可靠性优异。
本实施方式中的布线基板1能够优选使用于小型且高输出的电子装置中，能够提高布线基板1中的凹部12内的气密性。例如，在将LED或者LD等的发光元件作为电子部件2而搭载于凹部12的底面的情况下，能够作为薄型且高亮度的发光装置用的布线基板1而优选使用。
(第二实施方式)
接下来，参照图5～图7来说明第二实施方式的电子装置。
第二实施方式的电子装置中，和上述的第一实施方式的电子装置不同之处在于，外部电极13的面积从位于绝缘基体11的角部的外部电极13a起朝着第二外部电极13b之中的、位于边的中央部的外部电极逐渐增大。在图5的(a)所示的例子中，以网格线表示布线导体14。在图5的(b)及图6、图7的(b)所示的例子中，以网格线表示外部电极13。再有，在图5的(b)及图6所示的例子中，在平面透视下，以虚线来表示与凹部12的内壁重叠的区域。
根据第二实施方式中的布线基板1，和第一实施方式的布线基板1同样，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，减小第一外部电极13a的面积，减小将第一外部电极13a与模块用基板4连接的焊料5的体积，由此能够增大将在俯视下被第一外部电极13a夹持的第二外部电极13b与模块用基板4连接的焊料5的体积，能够使得俯视下被第一外部电极13a夹持地配置的第二外部电极13b和模块用基板4的连接良好。再者，在第一外部电极13a中，通过增大与绝缘基体11的边正交的方向上的宽度，从而能够使得第一外部电极13a与模块用基板4的连接良好。
外部电极13在图5～图7所示的例子中，和第一实施方式的布线基板1同样，在平面透视下沿着凹部12配置。需要说明的是，在俯视下两个第二外部电极13b夹着绝缘基体11的边的中心的情况下，只要从位于绝缘基体11的角部的第一外部电极13a起，到比边的中心更靠绝缘基体11的角部侧的位置处的、位于边的中央部的第二外部电极13b为止，逐渐增大即可。
外部电极13在图5～图7所示的例子中，24个外部电极13与绝缘基体11的周缘部相连。外部电极13在图5～图7所示的例子中，沿着绝缘基体11的各边而排列有7个外部电极13。两个第一外部电极13a分别位于绝缘基体11的角部，5个第二外部电极13b被两个第一外部电极13a夹持。外部电极13在图5～图7所示的例子中，具有：位于绝缘基体11的角部的第一外部电极13a；以及被第一外部电极13a夹持地配置的第二外部电极13b，即第二-1外部电极13b1、第二-2外部电极13b2、第二-3外部电极13b3。这些外部电极13从绝缘基体11的角部到边的中央部，依序配置第一外部电极13a、第二-1外部电极13b1、第二-2外部电极13b2、第二-3外部电极13b3。在俯视下，外部电极13的面积随着从位于绝缘基体11的角部的外部电极朝向位于边的中央部的外部电极而逐渐增大，以使得在将第二-1外部电极13b1的面积设为Sb1、将第二-2外部电极13b2的面积设为Sb2、将第二-3外部电极13b3的面积设为Sb3的情况下，Sa＜Sb1＜Sb2＜Sb3。需要说明的是，第二实施方式的布线基板1和第一实施方式的布线基板1同样，第二外部电极13b的面积Sb也可以是第一外部电极13a的面积Sa的1.05倍～3.00倍(1.05Sa≤Sb1＜Sb2＜Sb3≤3.00Sa)。需要说明的是，外部电极13在随着从位于绝缘基体11的角部的外部电极起朝向位于边的中央部的外部电极而逐渐变大的情况下，优选邻接的外部电极13彼此的面积比之差为20％以内。例如，在图5～图7所示的例子中，优选Sb1/Sa与Sb2/Sb1之差、及Sb2/Sb1与Sb3/Sb2之差为20％以内。
需要说明的是，在两个第二外部电极13b对称地位于绝缘基体11的边的中心的情况下，对称地位于绝缘基体11的边的中心的两个第二外部电极13b分别可视为位于绝缘基体11的边的中央部的第二外部电极13b，各个第二外部电极13的面积随着从位于绝缘基体11的角部的第一外部电极13a朝向位于绝缘基体11的边的中央部的外部电极而逐渐变大。
再有，如图5～图7所示的例子那样，第一外部电极13a相比于第二外部电极13b，与绝缘基体11的边正交的方向上的宽度增大。即，在第一外部电极13a的宽度W1、第二外部电极13b的宽度W2中，W1＞W2。需要说明的是，在图5～图7所示的例子中，第二外部电极13b即第二-1外部电极13b1、第二-2外部电极13b2、第二-3外部电极13b3各自的宽度W2是同等的，各自的长度L2即L21、L22、L23从绝缘基体11的角部侧到边的中央部逐渐增大。即，L1＜L21＜L22＜L23。
还有，若从绝缘基体11的角部到边的中央部，外部电极13的面积逐渐增大，则假设在布线基板1的制作时，即便因凹部12的底面与凹部12的侧壁之间的热收缩率的差异，在布线基板1的厚度方向上，使得布线基板1朝凹部12的开口侧以凸状发生了变形，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，与变形从绝缘基体11的角部朝着边的中央部逐渐增大的布线基板1配合，能够使布线基板1在绝缘基体11的边方向的焊料体积从角部到边的中央部逐渐增大，能够使得外部电极13与模块用基板4的连接更加良好。
另外，若外部电极13如图5的(b)所示的例子那样，在绝缘基体11的相对的两条边中，位于绝缘基体11的角部的第一外部电极13a相比于被第一外部电极13a夹持的第二外部电极13b，面积较小，且与绝缘基体11的边正交的方向上的宽度增大，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，在绝缘基体11的相对的两条边中，能够平衡优良地配置外部电极13及焊料5，能够使得外部电极13与模块用基板4的连接良好。
此外，若外部电极13如图5的(b)所示的例子那样，在绝缘基体11的四条边中，位于绝缘基体11的角部的第一外部电极13a相比于被第一外部电极13a夹持的外部电极13b，面积较小，且与绝缘基体11的边正交的方向上的宽度增大，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，在绝缘基体11的四条边即绝缘基体11的整个外缘能够平衡优良地配置外部电极13及焊料5，能够使得外部电极13与模块用基板4的连接更加良好。
第二实施方式的布线基板1能够使用和上述实施方式的布线基板1同样的制造方法来制作。
(第三实施方式)
接下来，参照图8～图10来说明第三实施方式的电子装置。在第三实施方式中的电子装置中，和上述实施方式的电子装置不同之处在于，在俯视下，凹部12为圆形状。在图8的(a)所示的例子中，布线导体14以网格线表示。在图8的(b)及图9、图10的(b)所示的例子中，外部电极13以网格线表示。再有，在图8的(b)所示的例子中，在平面透视下，以虚线来表示与凹部12的内壁重叠的区域。需要说明的是，第三实施方式中的布线基板1在图8～图10所示的例子中，和第二实施方式的布线基板1同样，外部电极13的面积随着从位于绝缘基体11的角部的第一外部电极13a朝向第二外部电极13b之中的位于边的中央部的第二外部电极而逐渐增大。
根据第三实施方式中的布线基板1，和第一实施方式的布线基板1同样，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，减小第一外部电极13a的面积，减小将第一外部电极13a与模块用基板4连接的焊料5的体积，由此能够增大将在俯视下被第一外部电极13a夹持的第二外部电极13b与模块用基板4连接的焊料5的体积，能够使得在俯视下被第一外部电极13a夹持地配置的第二外部电极13b与模块用基板4的连接良好。再者，在第一外部电极13a中，通过增大与绝缘基体11的边正交的方向上的宽度，从而能够使得第一外部电极13a与模块用基板4的连接良好。
外部电极13在图8～图10所示的例子中，24个外部电极13与绝缘基体11的周缘部相连。外部电极13在图8～图10所示的例子中，沿着绝缘基体11的各边而排列有7个外部电极13。两个第一外部电极13a分别位于绝缘基体11的角部，5个第二外部电极13b被两个第一外部电极13a夹持。外部电极13在图8～图10所示的例子中，具有：位于绝缘基体11的角部的第一外部电极13a；以及被第一外部电极13a夹持地配置的第二外部电极13b即第二-1外部电极13b1、第二-2外部电极13b2、第二-3外部电极13b3。
在图9所示的例子中，和第二实施方式的布线基板1同样，将第一外部电极13a的长度设为L1、宽度设为W1，将第二外部电极13b的长度设为L2(L21，L22，L23)、宽度设为W2，在图8～图10所示的例子中，L1＜L21＜L22＜L23，W1＞W2，Sa＜Sb1＜Sb2＜Sb3。
再有，在第三实施方式的布线基板1中，在绝缘基体11的相对的两条边、或者绝缘基体11的四条边即绝缘基体11的整个外缘中，优选外部电极13具有和第一实施方式的布线基板1或者第二实施方式的布线基板1同样的结构。
第三实施方式的布线基板1能够使用和上述实施方式的布线基板1同样的制造方法来制作。
(第四实施方式)
接下来，参照图11～图13来说明第四实施方式的电子装置。在第四实施方式中的电子装置中，和上述实施方式的电子装置不同之处在于，具有：位于绝缘基体11的主面的第一凹部12a；以及位于绝缘基体11的与主面(图11～图13中为上表面)相对的另一主面(图11～图13中为下表面)的第二凹部12b，即，凹部12位于绝缘基体11的两主面。在图11的(a)所示的例子中，布线导体14以网格线表示。在图11的(b)、图12、图13的(b)所示的例子中，外部电极13以网格线表示。还有，如图11的(b)及图12所示那样，在平面透视下，以虚线来表示第一凹部12a的内壁。需要说明的是，第四实施方式中的布线基板1在图11～图13所示的例子中，和第二实施方式的布线基板1同样，外部电极13面积随着从位于绝缘基体11的角部的第一外部电极13a朝向第二外部电极13b之中的、位于边的中央部的第二外部电极而逐渐增大，外部电极13在平面透视下，沿着第一凹部12a及第二凹部12b配置。
根据第四实施方式中的布线基板1，和第一实施方式的布线基板1同样，例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，减小第一外部电极13a的面积，减小将第一外部电极13a与模块用基板4连接的焊料5的体积，由此能够增大将在俯视下被第一外部电极13a夹持的第二外部电极13b与模块用基板4连接的焊料5的体积，能够使得在俯视下被第一外部电极13a夹持地配置的第二外部电极13b与模块用基板4的连接良好。再者，在第一外部电极13a中，通过增大与绝缘基体11的边正交的方向上的宽度，从而能够使得第一外部电极13a与模块用基板4的连接良好。
另外，若位于绝缘基体11的另一主面的第二凹部12b在平面透视下，面积比位于绝缘基体11的主面的第一凹部12a大，则例如在将包括布线基板1的电子装置经由焊料5而连接到模块用基板4的情况下，能够增大将在俯视下被第一外部电极13a夹持的第二外部电极13b与模块用基板4连接的焊料5的体积，能够使得在俯视下被第一外部电极13a夹持地配置的第二外部电极13b与模块用基板4的连接良好。
在第四实施方式的布线基板1中，绝缘基体11由4层的绝缘层11a来形成。第一凹部12a设置于主面侧的第1层及第2层绝缘层11a。第二凹部12b自主面侧起设置于第4层绝缘层11a、即与主面相对的另一主面侧的绝缘层11a。上述那样的第一凹部12a及第二凹部12b能够通过和上述的凹部12同样的方法来制作。
外部电极13在图11～图13所示的例子中，24个外部电极13与绝缘基体11的周缘部相连。外部电极13在图11～图13所示的例子中，沿着绝缘基体11的各边而排列有7个外部电极13。两个第一外部电极13a分别位于绝缘基体11的角部，5个第二外部电极13b被两个第一外部电极13a夹持。外部电极13在图11～图13所示的例子中，具有：位于绝缘基体11的角部的第一外部电极13a；以及被第一外部电极13a夹持地配置的第二外部电极13b，即第二-1外部电极13b1、第二-2外部电极13b2、第二-3外部电极13b3。
图12所示的例子中，和第二实施方式的布线基板1同样，将第一外部电极13a的长度设为L1、宽度设为W1，将第二外部电极13b的长度设为L2(L21，L22，L23)、宽度设为W2，在图11～图13所示的例子中，L1＜L21＜L22＜L23，W1＞W2，Sa＜Sb1＜Sb2＜Sb3。
再有，在第四实施方式的布线基板1中，在绝缘基体11的相对的两条边、或者绝缘基体11的四条边即绝缘基体11的整个外缘中，外部电极13优选具有和第一实施方式的布线基板1或者第二实施方式的布线基板1同样的结构。
第四实施方式的布线基板1能够使用和上述的实施方式的布线基板1同样的制造方法来制作。
本公开未被限定于上述的实施的方式的例子，能够进行各种变更。例如，绝缘基体11当然也可以是在俯视下在侧面或者角部具有切口部或倒角部的方形。此外，也可以切口从绝缘基体11的侧面配置到另一主面，且具有与外部电极13连接、并位于切口的内面的导体的所谓的侧槽导体。需要说明的是，本公开中，上述的侧槽导体未被包含于外部电极13中。
第一～第四实施方式的布线基板1在纵剖视下，凹部12的内壁面相对于凹部12的底面垂直地配置，但凹部12的内壁面当然也可以是倾斜面，以使得在凹部12的内壁面中凹部12的开口侧相比于凹部12的底面侧更扩宽。再者，金属层当然也可以位于凹部12的内壁面。例如，在将电子部件2用作为发光元件的情况下，通过使反射率优异的金属层位于凹部12的内壁面，从而能够作为发光亮度优异的发光装置用的布线基板1而优选使用。
再有，在第一～第四实施方式的布线基板1中，外部电极13在俯视下为方形，但当然也可以是圆形状或者多边形等的形状。
还有，当然也可以对第一～第四实施方式的布线基板1进行组合。例如，在第一实施方式的布线基板1中，也可以使凹部12在俯视下呈圆形状。再者，在第四实施方式的布线基板1中，任一方的主面的凹部12或者两主面的凹部12当然也可以在俯视下呈圆形状。
另外，在第一～第四实施方式的布线基板1中，沿着绝缘基体11的各边，五个第二外部电极13b被两个第一外部电极13a夹持。当然也可以是三个或者四个、或者六个以上的第二外部电极被两个第一外部电极13a夹持。
上述实施方式中，表示绝缘基体11通过三层的绝缘层11a或者四层的绝缘层11a来构成的例子，但绝缘基体11当然也可以通过两层、或五层以上的绝缘层11a来构成。再者，凹部12当然也可以是在纵剖视下以台阶状形成的凹部12。
此外，布线基板1也可以通过多联布线基板的方式来制作。

Claims (6)

1.一种布线基板，其特征在于，具有：
绝缘基体，具有凹部所位于的主面及与该主面相对的另一主面，所述绝缘基体在俯视下呈方形；和
外部电极，位于该绝缘基体的所述另一主面及所述绝缘基体的周缘部，
该外部电极包括第一外部电极及第二外部电极，
在俯视下，所述第一外部电极位于所述绝缘基体的角部，所述第二外部电极被所述第一外部电极夹持，所述第一外部电极相比于所述第二外部电极，面积较小，且与所述绝缘基体的边正交的方向上的宽度较大。
2.根据权利要求1所述的布线基板，其特征在于，
在平面透视下，所述第一外部电极未与所述凹部重叠。
3.根据权利要求1或2所述的布线基板，其特征在于，
所述第一外部电极的与所述绝缘基体的边平行的方向上的长度和与所述绝缘基体的边正交的方向上的宽度相等。
4.根据权利要求1～3中任一项所述的布线基板，其特征在于，
所述第一外部电极和所述第二外部电极的与所述绝缘基体的边正交的方向上的宽度之差，在所述绝缘基体的边和邻接的边之间相等。
5.一种电子装置，其特征在于，具有：
权利要求1～4中任一项所述的布线基板；和
被搭载在该布线基板的电子部件。
6.一种电子模块，其特征在于，具有：
具有连接焊盘的模块用基板；和
经由焊料而被连接到所述连接焊盘的权利要求5所述的电子装置。
CN201880011424.4A 2017-02-22 2018-02-22 布线基板、电子装置及电子模块 Active CN110291628B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017031224 2017-02-22
JP2017-031224 2017-02-22
PCT/JP2018/006471 WO2018155559A1 (ja) 2017-02-22 2018-02-22 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
CN110291628A true CN110291628A (zh) 2019-09-27
CN110291628B CN110291628B (zh) 2023-05-23

Family

ID=63252711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880011424.4A Active CN110291628B (zh) 2017-02-22 2018-02-22 布线基板、电子装置及电子模块

Country Status (5)

Country Link
US (1) US10937707B2 (zh)
EP (1) EP3588550A4 (zh)
JP (1) JP6826185B2 (zh)
CN (1) CN110291628B (zh)
WO (1) WO2018155559A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6888343B2 (ja) * 2017-03-14 2021-06-16 セイコーエプソン株式会社 振動デバイス、発振器、電子機器および移動体

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265876U (zh) * 1985-10-14 1987-04-23
US20040094846A1 (en) * 2002-08-21 2004-05-20 Kazuyuki Yamada Semiconductor device mounting method, semiconductor device mounting structure, ellectro-optical device, electro-optical device manufacturing method and electronic device
JP2005216999A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 多層配線基板、高周波モジュールおよび携帯端末機器
CN101083297A (zh) * 2006-06-01 2007-12-05 精工爱普生株式会社 压电元件单元制造法、压电元件单元及采用其的液体喷头
CN101124674A (zh) * 2005-04-18 2008-02-13 株式会社村田制作所 电子元器件组件
CN101300911A (zh) * 2005-11-28 2008-11-05 株式会社村田制作所 电路模块以及制造电路模块的方法
WO2009044737A1 (ja) * 2007-10-01 2009-04-09 Murata Manufacturing Co., Ltd. 電子部品
US20100193864A1 (en) * 2009-02-03 2010-08-05 Nec Electronics Corporation Semiconductor device
CN102356703A (zh) * 2009-03-19 2012-02-15 株式会社村田制作所 电路基板以及母层叠体
US20160119564A1 (en) * 2014-10-23 2016-04-28 Canon Kabushiki Kaisha Electronic component, module and camera

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741162Y2 (ja) * 1989-10-26 1995-09-20 京セラ株式会社 半導体素子収納用パッケージ
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
JP4397111B2 (ja) * 2000-09-08 2010-01-13 新日本無線株式会社 チップサイズパッケージ
JP2003188508A (ja) * 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
JP2005101095A (ja) 2003-09-22 2005-04-14 Kyocera Corp 磁器用組成物及び磁器、並びに磁器の製造方法
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
US7841508B2 (en) * 2007-03-05 2010-11-30 International Business Machines Corporation Elliptic C4 with optimal orientation for enhanced reliability in electronic packages
JP4639245B2 (ja) * 2008-05-22 2011-02-23 パナソニック株式会社 半導体素子とそれを用いた半導体装置
JP2010278133A (ja) * 2009-05-27 2010-12-09 Murata Mfg Co Ltd 回路基板
NO330584B1 (no) * 2009-05-28 2011-05-23 Univ For Miljo Og Biovitenskap Inst For Mat Realfag Og Teknologi CO2-innfanging i saltsmelter
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
JP5704177B2 (ja) * 2011-01-25 2015-04-22 株式会社村田製作所 電子部品
EP2503594A1 (en) * 2011-03-21 2012-09-26 Dialog Semiconductor GmbH Signal routing optimized IC package ball/pad layout
JP2014082281A (ja) * 2012-10-15 2014-05-08 Olympus Corp 基板、半導体装置、基板の製造方法
JP6415111B2 (ja) * 2013-06-20 2018-10-31 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265876U (zh) * 1985-10-14 1987-04-23
US20040094846A1 (en) * 2002-08-21 2004-05-20 Kazuyuki Yamada Semiconductor device mounting method, semiconductor device mounting structure, ellectro-optical device, electro-optical device manufacturing method and electronic device
JP2005216999A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 多層配線基板、高周波モジュールおよび携帯端末機器
CN101124674A (zh) * 2005-04-18 2008-02-13 株式会社村田制作所 电子元器件组件
CN101300911A (zh) * 2005-11-28 2008-11-05 株式会社村田制作所 电路模块以及制造电路模块的方法
CN101083297A (zh) * 2006-06-01 2007-12-05 精工爱普生株式会社 压电元件单元制造法、压电元件单元及采用其的液体喷头
WO2009044737A1 (ja) * 2007-10-01 2009-04-09 Murata Manufacturing Co., Ltd. 電子部品
US20100193864A1 (en) * 2009-02-03 2010-08-05 Nec Electronics Corporation Semiconductor device
CN102356703A (zh) * 2009-03-19 2012-02-15 株式会社村田制作所 电路基板以及母层叠体
US20160119564A1 (en) * 2014-10-23 2016-04-28 Canon Kabushiki Kaisha Electronic component, module and camera

Also Published As

Publication number Publication date
JP6826185B2 (ja) 2021-02-03
US10937707B2 (en) 2021-03-02
WO2018155559A1 (ja) 2018-08-30
EP3588550A1 (en) 2020-01-01
JPWO2018155559A1 (ja) 2020-01-09
CN110291628B (zh) 2023-05-23
EP3588550A4 (en) 2021-01-13
US20200058568A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
CN105359632B (zh) 布线基板以及电子装置
JP4981696B2 (ja) パッケージ
CN107993985A (zh) 电子部件搭载用基板、电子装置以及电子模块
CN104412722B (zh) 布线基板、电子装置以及发光装置
US10699993B2 (en) Wiring board, electronic device, and electronic module
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
CN108028232A (zh) 布线基板、电子装置以及电子模块
CN110291628A (zh) 布线基板、电子装置及电子模块
CN110326101A (zh) 布线基板、电子装置及电子模块
JP2021184481A (ja) 電子モジュール
JP2017063093A (ja) 配線基板、電子装置および電子モジュール
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
JP4587587B2 (ja) 電子部品搭載用基板
JP6818609B2 (ja) 配線基体および撮像装置
JP3909285B2 (ja) 配線基板
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3981316B2 (ja) 半導体素子収納用パッケージ
JP2565037Y2 (ja) 半導体素子収納用パッケージ
JP2002246499A (ja) 半導体素子収納用パッケージ
JP2017112270A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2000216286A (ja) 配線基板の製造方法
JPH09135059A (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant