CN101124674A - 电子元器件组件 - Google Patents

电子元器件组件 Download PDF

Info

Publication number
CN101124674A
CN101124674A CNA2006800013043A CN200680001304A CN101124674A CN 101124674 A CN101124674 A CN 101124674A CN A2006800013043 A CNA2006800013043 A CN A2006800013043A CN 200680001304 A CN200680001304 A CN 200680001304A CN 101124674 A CN101124674 A CN 101124674A
Authority
CN
China
Prior art keywords
terminal pad
electronic component
corner part
component module
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800013043A
Other languages
English (en)
Other versions
CN101124674B (zh
Inventor
末定刚
东端和亮
细川稔博
川田雅树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority claimed from PCT/JP2006/306437 external-priority patent/WO2006114971A1/ja
Publication of CN101124674A publication Critical patent/CN101124674A/zh
Application granted granted Critical
Publication of CN101124674B publication Critical patent/CN101124674B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的电子元器件组件(27i)，是具备具有外形成为矩形的背面(27a)的陶瓷基板、以及在背面(27a)排列的多个接合材料接合用连接盘(3)的电子元器件组件，多个接合材料接合用连接盘(3)包含在背面(27a)中沿除去拐角部(7)的各边分别以1排排列的外周连接盘排列(4)，前述多个接合材料接合用连接盘(3)包含在前述背面(27a)中从拐角部(7)沿实质上对角线方向向内侧偏移的位置、而且在分别与沿着夹住前述拐角部(7)的两边分别以1排排列的前述外周连接盘排列(4)中最靠近前述拐角部(7)一端的连接盘相邻的位置配置的拐角部内侧连接盘(5)。

Description

电子元器件组件
技术领域
本发明涉及电子元器件组件。特别是涉及具有陶瓷基板的电子元器件组件。其中，特别是涉及在背面具有多个端子电极的高频组件。
背景技术
作为一种具有陶瓷基板的电子元器件组件，有高频组件。在移动通信设备及无线LAN那样的无线设备中，使用将开关、滤波器、耦合器、平衡-不平衡转换器、放大器等具有各种功能的元件形成一体化的高频组件。该高频组件一般是将构成功能元件的半导体器件或陶瓷电容器等表面安装元器件安装在陶瓷多层基板的表面上，在陶瓷多层基板内配置连接各表面安装元器件之间用的布线或构成功能元件的电容器或电感器等。图12所示为这样的高频组件的使用例子。高频组件27在无线设备中安装在作为母板的印刷布线基板20上。在高频组件27的背面27a形成多个端子电极28。在将高频组件27安装到印刷布线基板20上时，在高频组件27一侧的端子电极28与印刷布线基板20一侧的表面电极20之间，分别通过焊锡22进行接合。被称为「连接盘」的端子电极28这样配置，使其完全包围高频组件27的背面27a的外周，还包含拐角部。这样的状况不限于高频组件，在具有陶瓷基板的其它电子元器件组件中也相同。
图13以高频组件27为例，表示将这样的电子元器件组件安装在母板上的装置施加落下等冲击时的样子。若作为母板的印刷布线基板20产生弯曲或变形，则在作为电子元器件组件的高频组件27一侧的端子电极28与母板一侧的电极之间的焊接部分容易引起应力集中，在包含电子元器件组件的陶瓷基板2上产生裂纹29，或者端子电极28产生剥离，产生这样的破损情况。但是，近年来在移动通信设备等无线设备中，对于落下等冲击要求有高的承受能力及可靠性。因而，作为电子元器件组件，也必须提高对于落下等冲击的承受能力(以下称为「抗冲击性」)。
因此，为了提高抗冲击性，在特开2003-218489号公报(专利文献1)中，提出对配置在背面四角的端子电极设置凹部或开口部分的结构。在特开2003-179175号公报(专利文献2)中，提出对配置在四角的端子电极设置圆弧状的切口的结构。在特开2003-338585号公报(专利文献3)中，提出将配置在四角的端子电极的外形形成波形的结构。这些发明是考虑到若对整个无线设备施加冲击，则对配置在四角的端子电极加上大的冲击力，故想要特别提高四角的端子电极与焊锡之间的接合强度。
专利文献1：特开2003-218489号公报
专利文献2：特开2003-179195号公报
专利文献3：特开2003-338585号公报
但是，像上述专利文献1～3那样仅对端子电极的形状想办法，则接合强度的提高是有限的。即，以往发明是所谓提高应力容易集中的四角的端子电极的接合强度，在以往发明中，抗冲击性的提高是有限的。
因此，本发明的目的在于提供进一步提高抗冲击性、即使在落下等冲击下母板产生弯曲或变形也不容易破损的电子元器件组件。
发明内容
为了达到上述目的，根据本发明的电子元器件组件，具备：具有外形成为矩形的背面的陶瓷基板、以及在上述背面排列的多个接合材料接合用连接盘，其中，上述多个接合材料接合用连接盘包含在上述背面中沿除去拐角部的各边分别以1排排列的外周连接盘排列，上述多个接合材料接合用连接盘包含在上述背面中从拐角部沿实质上对角线方向向内侧偏移的位置、而且在分别与沿着夹住上述拐角部的两边分别以1排排列的上述外周连接盘排列中最靠近上述拐角部一端的连接盘相邻的位置配置的拐角部内侧连接盘。
根据本发明，由于在拐角部不存在接合材料接合用连接盘，而具有拐角部内侧连接盘，因此即使在安装在母板上的状态下，在拐角部也不存在接合材料焊接的部分。因而，能够避免拐角部的应力集中，能够防止产生裂纹或剥离，能够提高抗冲击性。
附图说明
图1为根据本发明的实施形态1中的电子元器件组件的背面图。
图2为根据本发明的实施形态2中的电子元器件组件的背面图。
图3为根据本发明的实施形态2中用于说明的集合基板的平面图。
图4为根据本发明的实施形态2中用于说明的集合基板的部分放大平面图。
图5为根据本发明的实施形态2中用于说明的陶瓷基板产生的变形的说明图。
图6为根据本发明的实施形态2中用于说明的陶瓷基板上设置的断裂沟槽的说明图。
图7为根据本发明的实施形态2中的电子元器件组件的理想变形例的背面部分放大图。
图8为根据本发明的实施形态3中的电子元器件组件的背面图。
图9为根据本发明的实施形态3中的电子元器件组件的第1变形例的背面图。
图10为根据本发明的实施形态3中的电子元器件组件的第2变形例的背面图。
图11为根据本发明的实施形态4中的电子元器件组件的背面图。
图12为根据以往技术的高频组件使用状态的剖视图。
图13为根据以往技术的高频组件使用状态下母板产生弯曲的样子的说明图。
标号说明
2陶瓷基板，3、3’焊接用连接盘，3y、3z(最靠近拐角部一端的)连接盘，4、4’外周连接盘排列，4a、8a5拐角部内侧连接盘，6非焊接用连接盘，7拐角部，8短边内侧连接盘排列，9凹部，1 0集合基板，11断裂沟槽，12交叉部，13变形，14相邻部，15(直线彼此的)交点，20印刷布线基板，21表面电极，22焊锡，23、24、25电子元器件，26帽，27高频组件，27a背面，27i、27j、27k、27n电子元器件组件，28端子电极，29裂纹。
具体实施方式
(实施形态1)
参照图1，说明根据本发明的实施形态1中的电子元器件组件。图1所示为该电子元器件组件27i的背面27a，即所示为排列有焊接用连接盘一侧的面。该电子元器件组件27i具备：具有外形成为矩形的背面27a的陶瓷基板、以及在背面27a排列的多个焊接用连接盘3，其中，多个焊接用连接盘3包含在背面27a中沿除去拐角部7的各边分别以1排排列的外周连接盘排列4。拐角部7是没有连接盘的区域，但若是以往，则由于是配置连接盘的区域，因此为了明确区别差异，在图1中用双点划线表示假想连接盘的轮廓。多个焊接用连接盘3包含在背面27a中从拐角部7沿实质上对角线方向向内侧偏移的位置、而且在分别与沿着夹住该拐角部7的两边分别以1排排列的外周连接盘排列4中最靠近拐角部7一端的连接盘相邻的位置配置的拐角部内侧连接盘5。拐角部内侧连接盘5也可以是焊接用连接盘3的一种。
从拐角部内侧连接盘5来看，在背面27a的沿实质上对角线方向在内侧相邻的位置形成无连接盘的空白区域。即，在本实施形态的电子元器件组件27i中，在图1所示的假想线a与假想线d的交点即拐角部7，不存在焊接用连接盘，在假想线b与假想线e的交点，存在焊接用连接盘即拐角部内侧连接盘5。而且，在从假想线c与假想线f的交点的内侧区域不存在焊接用连接盘。
另外，假想线a是在形成长方形的背面27a中、连接短边侧的外周连接盘排列4中的焊接用连接盘的实质上中心而形成的假想直线。假想线d是连接长边侧的外周连接盘排列4中的焊接用连接盘的实质上中心而形成的假想直线。假想线b是与假想线a平行的直线，而且是通过长边侧的外周连接盘排列4中最靠近拐角部7的连接盘的中心的直线。假想线e是与假想线d平行的直线，而且是通过短边侧的外周连接盘排列4中最靠近拐角部7的连接盘的中心的直线。假想线c是与假想线a、b平行的直线，而且是通过与长边侧的外周连接盘排列4中最靠近拐角部7的连接盘相邻的连接盘的中心的直线。假想线f是与假想线d、e平行的直线，而且是通过与短边侧的外周连接盘排列4中最靠近拐角部7的连接盘相邻的连接盘的中心的直线。
另外，构成外周连接盘排列的连接盘的形状虽然也可以是长方形，但拐角部内侧连接盘的形状最好是正方形。特别是，构成外周连接盘排列的连接盘的短边长度最好与拐角部内侧连接盘的各边长度相同。这是因为，如果这样，容易分散集中于拐角部内侧连接盘的应力。
在拐角部也有焊接用连接盘那样的电子元器件组件中，在对整个设备加上冲击时，在拐角部的焊接用连接盘产生应力集中，引起裂纹或剥离，但在本实施形态中，由于在电子元器件组件的拐角部7没有焊接用连接盘3，因此即使在安装在母板上的状态下，在拐角部也不存在焊接的部分。因而，能够避免拐角部的应力集中，能够防止裂纹或剥离。在本实施形态中，这样做能够提高抗冲击性。
另外，在仅简单地从拐角部7去掉焊接用连接盘的情况下，配置的连接盘的数量减少，有可能不能确保所必需的连接盘数，但在本实施形态中，由于能够将从拐角部7去掉的焊接用连接盘配置作为拐角部内侧连接盘5，因此能够维持在背面27a能配置的连接盘数，而且能够提高电子元器件组件与母板之间的接合强度，使抗冲击性提高。
这里，作为接合材料是举出使用「焊锡」的例子，但是接合材料不限于焊锡，也可以是其它种类的接合材料。接合材料例如也可以是导电性粘接剂。所谓导电性粘接剂，例如也可以是在粘接用树脂中混合导电性粉末的材料。焊接用连接盘相当于接合材料接合用连接盘的一种。这在以下的实施形态中也同样如此。
上面是将背面27a的外形设定为矩形，但本发明中所说的「矩形」包含正方形以外的长方形，这是不言而喻的，另外也当然包含正方形。
另外，陶瓷基板也可以是将多个陶瓷层层叠而成的陶瓷多层基板。在这种情况下，作为构成陶瓷层的材料，最好使用低温烧结陶瓷(LTCC：LowTemperature Co-fired Ceramic)。低温烧结陶瓷材料能够用1050℃以下的烧结温度进行烧结，由于能够与电阻率小的银或铜等低熔点金属同时进行烧结，因此适于高频组件用的陶瓷多层基板。作为低温烧结陶瓷材料，具体来说，可以举出有对氧化铝或镁橄榄石等陶瓷粉末混合硼硅酸系玻璃而制成的玻璃复合系LTCC材料、使用ZnO-MgO-Al2O3-SiO2系晶化玻璃的晶化玻璃系LTCC材料、以及使用BaO-Al2O3-SiO2系陶瓷粉末或Al2O3-CaO-SiO2-MgO-B2O3系陶瓷粉末等的非玻璃系LTCC材料等。
在陶瓷多层基板的情况下，在其内表面，可以有面内导体图形及层间连接导体图形等导体图形，利用该导体图形，除了形成布线图形以外，也可以形成电容器图形或电感器图形那样的功能元件图形。另外，在背面形成的连接盘，由于与陶瓷多层基板的附着力提高，因此最好是与低温烧结陶瓷材料同时进行烧结而得到的电极图形。
(实施形态2)
参照图2，说明根据本发明的实施形态2中的电子元器件组件。图2所示为该电子元器件组件27j的背面27a。该电子元器件组件27j除了实施形态1中说明的结构以外，还具有以下所示的结构。即，在背面27a中，在拐角部配置非焊接用连接盘6。所谓非焊接用连接盘6，是在将该电子元器件组件27j安装在母板上时不需要进行焊接的连接盘。例如，相当于测试用连接盘。这里所说的「测试用连接盘」，是与陶瓷基板的表面或内部设置的布线图形连接、对其电特性进行测试用的连接盘。
在本实施形态中，在拐角部7虽然配置了连接盘，但由于该连接盘不是焊接用连接盘3，而是非焊接用连接盘6，因此在将该电子元器件组件27j安装在母板上时，拐角部能够保持不进行焊接的状态。即使在将该电子元器件组件27j安装在母板上的状态下加上冲击，如果非焊接用连接盘6没有进行焊接，在拐角部也不引起应力集中。因而，能够得到与实施形态1所述的相同效果。
在电子元器件组件的多个连接盘中原来混有不需要焊接的测试用等的连接盘的情况下，如果将这样的连接盘优先配置在拐角部，对于该拐角部的连接盘不进行焊接，则与以往的结构相比，在维持背面27a上配置的连接盘的总数的情况下，能够避免拐角部的应力集中，能够防止裂纹或剥离。因而，能够提高抗冲击性。
在利用陶瓷多层基板的电子元器件组件的制造中，采用的方法是，在将多个成为一个个产品的子基板以纵横相连的状态的所谓集合基板的状态下，进行陶瓷烧结，然后设置断裂沟槽，沿该断裂沟槽分割成子基板。这时，如图1所示那样，在子基板的拐角部完全没有连接盘时，在以集合基板的状态进行烧结，则由于形成连接盘的金属材料与形成基板的陶瓷材料的收缩率不同，因此有时基板的变形增大。图3所示为作为制造拐角部没有连接盘的子基板时的集合基板的一个例子的集合基板10。在图3中，许多格子的一个一个格子是子基板。注意看该集合基板10的中间以2×2的形状排列的4块子基板(带阴影的部分)，图4所示为放大的部分。由于在子基板彼此的边界线的交叉部12完全没有连接盘，因此若进行烧结，则由于收缩率不同，因此如图5所示，在陶瓷基板2的表面产生变形13。若在该状态下如图6所示那样形成断裂沟槽11，则以断裂沟槽11为起点，陶瓷基板2一下子就断裂。这是称为所谓的「基板破裂」现象。
若是图2所示的本实施形态的电子元器件组件27j，则在拐角部也配置非焊接用连接盘6。在本实施形态中，在图4的交叉部12也不产生空白地带，能够排列连接盘，另外，而且由于非焊接用连接盘6与焊接用连接盘3能够用相同的金属形成，因此关于收缩率，能够具有与其它部分实质上相同的条件。因而，能够防止变形及基板破裂。
另外，多数情况下，非焊接用连接盘的面积小于焊接用连接盘。在这种情况下，最好如图7所示那样配置非焊接用连接盘6，使得非焊接用连接盘6的中心位于连接背面27a的某一边的外周连接盘排列4的焊接用连接盘3的中心的直线、与连接相邻边的外周连接盘排列4’的焊接用连接盘3’的中心的直线的交点15的外侧。在非焊接用连接盘的面积小于焊接用连接盘的面积的情况下，通过这样配置，能够有效地防止变形及基板破裂。再有，通过这样配置，对于非焊接用连接盘与焊接用连接盘，能够不容易产生误识别。
(实施形态3)
参照图8，说明根据本发明的实施形态3中的电子元器件组件。图8所示为该电子元器件组件27k的背面27a。该电子元器件组件27k除了实施形态1～3中说明的结构以外，还具有以下所示的结构。即，在长方形的背面27a的短边，包含与外周连接盘排列4的内侧相邻排列1排以上的短边内侧连接盘排列8。
在本实施形态中，由于能够既避免拐角部的应力集中，又增加电子元器件组件27k与母板之间的接合面积，因此能够提高抗冲击性。
有短边内侧连接盘排列8的短边可以是1个，但最好互相相对的2个短边都有短边内侧连接盘排列8。
另外，最好如图8所示，长边的连接盘排列是1排，而短边的连接盘排列是2排。若排列数增加，超过上述数量，则有的情况下抗冲击性反而降低。
另外，也可以如图9所示，外周连接盘排列4中的连接盘4a与短边内侧连接盘排列8中的连接盘8a在背面27a上连接。也可以如图10所示，外周连接盘排列4或短边内侧连接盘排列8在其连接盘群之中包含与其它连接盘的面积不同的连接盘。在图10所示的例子中，外周连接盘排列4中包含连接盘4b，短边内侧连接盘排列8中包含连接盘8b。连接盘4b及8b都具有比其它的连接盘要大的面积。在该例子中，连接盘4b及8b形成维持原来的位置关系不变而将多个连接盘连接起来的形状。当存在功能相同的多个连接盘时，通过将这些多个连接盘共同形成1个大的连接盘，能够力图改进抗冲击性。
(实施形态4)
参照图11，说明根据本发明的实施形态4中的电子元器件组件。图11所示为该电子元器件组件27n的背面27a。该电子元器件组件27n除了实施形态1～3中说明的结构以外，还具有以下所示的结构。即，在背面27a配置凹部(空腔)9，使得包含对于短边内侧连接盘排列8与内侧相邻位置的相邻部14。最好凹部9设置在背面27a的中间。
在本实施形态中，由于在背面27a的对于短边内侧连接盘排列8的内侧相邻位置设置凹部9，因此在如图13所示那样母板弯曲时，也能够减轻背面27a与母板的接触，能够提高抗冲击性。特别是若在背面27a的中间设置凹部9，则由于能够减轻母板弯曲时的背面27a的中间部分与母板的接触，因此较好。这样设置凹部9的结构，不仅适用于图11所示那样实施形态3的结构，也可以分别适用于实施形态1及2的结构。
如本实施形态中所示，最好配置凹部9，使得包含对于短边内侧连接盘排列8与内侧相邻位置的相邻部14。这是因为若这样，则能够最大限度地确保较大的凹部9的区域，能够更确实避免与母板接触。但是，即使凹部不是包含相邻部14那样配置，而仅配置在背面中间，也有一定的效果。这是因为考虑到，在母板呈凸起状弯曲时，最容易接触的是中间部分。
上述各实施形态中所示的电子元器件组件最好在表面安装表面安装元器件。若这样，则能够力图增强电子元器件组件的功能。所谓安装在表面的表面安装元器件，例如是图12所示的表面安装元器件24及25那样的元器件。同时，也可以在凹部9的内部安装表面安装元器件23。
(实验例)
利用上述各实施形态中所示的电子元器件组件及以往的电子元器件组件，进行了比较抗冲击性的实验。实验是这样进行的，即，使用各种结构的电子元器件组件反复进行落下循环，检测能够承受几次落下循环。其结果如表1所示。
[表1]
  样品种类   承受循环数   说明
  以往的结构1   3   拐角部7有焊接用连接盘没有拐角部内侧连接盘5
  以往的结构2   5   没有拐角部7的焊接用连接盘没有拐角部内侧连接盘5
  图1的结构   8   没有拐角部7的焊接用连接盘有拐角部内侧连接盘5
  图2的结构   8   拐角部有非焊接用连接盘6有拐角部内侧连接盘5
  图11的结构   15   拐角部有非焊接用连接盘6有短边内侧连接盘排列8有空腔
在表1中，所谓「以往的结构1」，是在图1的结构中没有拐角部内侧连接盘5、而在拐角部7配置焊接用连接盘3的结构。所谓「以往的结构2」，是在图1的结构中没有拐角部内侧连接盘5的结构。在表1中，「承受循环数」，表示在落下试验中能够维持不损坏的落下的次数。例如，若承受循环数为3，则意味着在第4次落下时损坏。由表1的结果可知，通过采用本发明，与以往的结构相比，抗冲击性得到改善。
另外，本次揭示的上述实施形态在所有方面只是示例，不是限制性的内容。本发明的范围不是上述的说明，而是由权利要求所示的范围，并且包含在与权利要求范围同等的意义及范围内的全部变更。

Claims (7)

1.一种电子元器件组件，其特征在于，具备
具有外形成为矩形的背面(27a)的陶瓷基板(2)；以及
在所述背面(27a)排列的多个接合材料接合用连接盘(3)，
所述多个接合材料接合用连接盘(3)包含在所述背面(27a)中沿除去拐角部(7)的各边分别以1排排列的外周连接盘排列(4)，
所述多个接合材料接合用连接盘(3)包含在所述背面(27a)中从拐角部(7)沿实质上对角线方向向内侧偏移的位置、而且在分别与沿着夹住所述拐角部(7)的两边分别以1排排列的所述外周连接盘排列(4)中最靠近所述拐角部(7)一端的连接盘相邻的位置配置的拐角部内侧连接盘(5)。
2.如权利要求1所述的电子元器件组件，其特征在于，
从所述拐角部内侧连接盘来看，在所述背面的沿实质上对角线方向在内侧相邻的位置，没有接合材料接合用连接盘。
3.如权利要求1所述的电子元器件组件，其特征在于，
在所述背面(27a)中，在拐角部配置非接合材料接合用连接盘(6)。
4.如权利要求1所述的电子元器件组件，其特征在于，
所述背面(27a)的外形是长方形，在所述背面(27a)的短边，包含与所述外周连接盘排列(4)的内侧相邻排列1排以上的短边内侧连接盘排列(8)。
5.如权利要求4所述的电子元器件组件，其特征在于，
在所述背面(27a)配置凹部(9)，使得包含对于所述短边内侧连接盘排列(8)与内侧相邻的位置，并且在所述凹部中安装表面安装元器件(23)。
6.如权利要求1所述的电子元器件组件，其特征在于，
在所述背面(27a)的中间配置凹部(9)，并且在所述凹部中安装表面安装元器件(23)。
7.如权利要求1所述的电子元器件组件，其特征在于，
在所述陶瓷基板的表面，安装表面安装元器件(24、25)。
CN2006800013043A 2005-04-18 2006-03-29 电子元器件组件 Expired - Fee Related CN101124674B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP120144/2005 2005-04-18
JP2005120144 2005-04-18
PCT/JP2006/306437 WO2006114971A1 (ja) 2005-04-18 2006-03-29 電子部品モジュール

Publications (2)

Publication Number Publication Date
CN101124674A true CN101124674A (zh) 2008-02-13
CN101124674B CN101124674B (zh) 2010-06-16

Family

ID=37215148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800013043A Expired - Fee Related CN101124674B (zh) 2005-04-18 2006-03-29 电子元器件组件

Country Status (5)

Country Link
US (2) US7615874B2 (zh)
EP (1) EP1873826B1 (zh)
JP (1) JP4424420B2 (zh)
KR (1) KR100880814B1 (zh)
CN (1) CN101124674B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012415A (zh) * 2017-11-17 2018-05-08 新华三技术有限公司 表贴焊盘结构、印制电路板及其制备工艺
CN110291628A (zh) * 2017-02-22 2019-09-27 京瓷株式会社 布线基板、电子装置及电子模块

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8833589B2 (en) * 2005-12-21 2014-09-16 Pactiv Packaging Inc. Enhanced tamper evident bowl with blocked tab
DE102009012139B4 (de) 2009-03-06 2012-02-23 Epcos Ag Modulsubstrat und Verfahren zur Herstellung
KR101688005B1 (ko) 2010-05-10 2016-12-20 삼성전자주식회사 이중 랜드를 갖는 반도체패키지 및 관련된 장치
JP6091053B2 (ja) * 2011-09-14 2017-03-08 キヤノン株式会社 半導体装置、プリント回路板及び電子製品
CN104363700B (zh) * 2014-11-13 2018-02-13 深圳市华星光电技术有限公司 印刷电路板
EP3547357A4 (en) 2016-11-28 2020-07-01 Kyocera Corporation PCB, ELECTRONIC DEVICE AND ELECTRONIC MODULE
WO2019181760A1 (ja) * 2018-03-20 2019-09-26 株式会社村田製作所 高周波モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123744A (ja) * 1985-11-22 1987-06-05 Nec Corp 半導体装置
JPH06140484A (ja) * 1992-10-28 1994-05-20 Nippon Telegr & Teleph Corp <Ntt> プローブカード
JP3534214B2 (ja) * 1995-11-28 2004-06-07 日立化成工業株式会社 半導体パッケ−ジ及びそれに用いる半導体チップ搭載用基板
JP3554656B2 (ja) 1996-07-29 2004-08-18 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JPH1079405A (ja) * 1996-09-04 1998-03-24 Hitachi Ltd 半導体装置およびそれが実装された電子部品
JP3646540B2 (ja) * 1998-10-02 2005-05-11 富士ゼロックス株式会社 ローパスフィルタ
JP2002100703A (ja) 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
JP2003179175A (ja) 2001-12-10 2003-06-27 Kyocera Corp 配線基板
JP2003218489A (ja) 2002-01-24 2003-07-31 Kyocera Corp 配線基板
JP2003264260A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
JP3838940B2 (ja) 2002-05-22 2006-10-25 京セラ株式会社 配線基板
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US6743979B1 (en) * 2003-08-29 2004-06-01 Lsi Logic Corporation Bonding pad isolation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110291628A (zh) * 2017-02-22 2019-09-27 京瓷株式会社 布线基板、电子装置及电子模块
CN108012415A (zh) * 2017-11-17 2018-05-08 新华三技术有限公司 表贴焊盘结构、印制电路板及其制备工艺

Also Published As

Publication number Publication date
JP4424420B2 (ja) 2010-03-03
WO2006114971A2 (ja) 2006-11-02
US20070200221A1 (en) 2007-08-30
KR20070068439A (ko) 2007-06-29
EP1873826A2 (en) 2008-01-02
EP1873826A4 (en) 2010-08-25
CN101124674B (zh) 2010-06-16
US7615874B2 (en) 2009-11-10
US20090260856A1 (en) 2009-10-22
WO2006114971A9 (ja) 2007-08-16
WO2006114971A3 (ja) 2007-07-05
JPWO2006114971A1 (ja) 2008-12-18
EP1873826B1 (en) 2016-04-20
KR100880814B1 (ko) 2009-01-30

Similar Documents

Publication Publication Date Title
CN101124674B (zh) 电子元器件组件
KR101054593B1 (ko) 세라믹 전자부품 및 그 제조방법 및 집합부품
CN100508701C (zh) 复合多层基板及其制造方法
US7847197B2 (en) Multilayer circuit board and manufacturing method thereof
US8683682B2 (en) Method for the production of a metal-ceramic substrate
US7652213B2 (en) Internal conductor connection structure and multilayer substrate
US7649252B2 (en) Ceramic multilayer substrate
KR20130084033A (ko) 반도체 모듈용 인쇄회로 기판
US10231331B2 (en) Multilayer wiring board and probe card having the same
JP5704177B2 (ja) 電子部品
JP5627391B2 (ja) 多数個取り配線基板
US20200396829A1 (en) High-frequency module
WO2012176402A1 (ja) 回路モジュール
CN205005347U (zh) 层叠型陶瓷电子元器件
JP2002171035A (ja) 大型回路基板
US20070012476A1 (en) Circuit board with plating bar
JP3466398B2 (ja) 配線基板とその製造方法
KR100558443B1 (ko) 저온 소성 세라믹 기판의 외부 단자 구조 및 그 형성방법
WO2022137045A1 (ko) 안정된 전기 연결을 위한 양면 회로 패널
CN112466758A (zh) 一种微波集成电路用陶瓷芯片基板及其制作方法
US20110049698A1 (en) Semiconductor package and method of fabricating the same
KR101139591B1 (ko) 세라믹 전자부품 및 그 제조방법 그리고 집합부품
JP2005136172A (ja) 多数個取り配線基板
JP2005050936A (ja) 多数個取り配線基板
JP2004048714A (ja) セラミック積層デバイス、通信機器、およびセラミック積層デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616