JP5704177B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP5704177B2
JP5704177B2 JP2012554659A JP2012554659A JP5704177B2 JP 5704177 B2 JP5704177 B2 JP 5704177B2 JP 2012554659 A JP2012554659 A JP 2012554659A JP 2012554659 A JP2012554659 A JP 2012554659A JP 5704177 B2 JP5704177 B2 JP 5704177B2
Authority
JP
Japan
Prior art keywords
circuit board
mounting
vicinity
electronic component
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012554659A
Other languages
English (en)
Other versions
JPWO2012101978A1 (ja
Inventor
慶広 青山
慶広 青山
淳也 嶋川
淳也 嶋川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012554659A priority Critical patent/JP5704177B2/ja
Publication of JPWO2012101978A1 publication Critical patent/JPWO2012101978A1/ja
Application granted granted Critical
Publication of JP5704177B2 publication Critical patent/JP5704177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/56Means for preventing chafing or fracture of flexible leads at outlet from coupling part
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、少なくとも一方主面に部品が実装され、他方主面にランド状の複数の実装用電極が形成された平面視矩形状の回路基板を備える電子部品に関する。
近年、携帯端末の更なる小型化が要望されており、携帯端末のマザー基板などに実装される、Bluetoothモジュール(登録商標)、WiFiなどの無線LANモジュール、携帯電話用のアンテナスイッチモジュールなどの電子部品(高周波用電子モジュール)のより一層の小型化、低背化が要求されている。このような電子部品は、少なくとも一方主面に、トランジスタ、FET、ダイオード、ICなどの半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの部品が実装され、他方主面にランド状の実装用電極が形成された回路基板を備えているが、電子部品の小型化、低背化が要求されていることから、電子部品が備える回路基板の小型化が進むと共に、回路基板に形成される実装用電極の小型化も進んでいる。
このように、電子部品が備える回路基板に形成される実装用電極の小型化が進むのに伴い、携帯端末の組立て時に電子部品をマザー基板などに実装する際に回路基板に加えられるねじれや、電子部品がはんだなどにより実装されたマザー基板を備える携帯端末が落下などしたときの衝撃などに起因する応力が、電子部品を構成する回路基板の実装用電極が形成された部分に集中し、回路基板に割れや欠け、クラックなどが生じるおそれがある。このような場合、回路基板のビアホールや、回路基板内部に形成された配線パターンなどの伝送線路が破損して、携帯端末の故障を招くおそれがある。
そこで、このような回路基板の割れや欠け、クラックを防止するために、回路基板の4隅に近接して形成された4つの実装用電極について、回路基板の4隅に最も近い角部を切り取って面取りすることが提案されている(例えば、特許文献1参照)。すなわち、図6に示すように、電子部品500が備える回路基板501の、マザー基板に実装される側の主面に形成された複数の矩形状の実装用電極502のうち、回路基板501の4隅に近接して形成された4つの実装用電極502について、4隅に最も近い角に面取り量cがa/5〜a/2となるように面取りが施されることにより、回路基板501に対するねじりなどの外的衝撃が回路基板501に与える応力が低減され、回路基板501に割れや反り、クラックなどが生じるのが防止される。
特開2005−26312号公報(段落0001〜0029、図1など)
図6に示すように、回路基板501の4隅に近接して形成された4つの実装用電極502について、回路基板501の4隅に最も近い角に面取りが施されることで、外的衝撃に起因して回路基板501に割れや反り、クラックなどが生じるのが防止されるが、さらなる技術の改善が要望されている。
この発明は、上記した課題に鑑みてなされたものであり、回路基板に割れや欠け、クラックが生じるのを効果的に防止できる技術を提供することを目的とする。
上記した目的を達成するために、本発明の電子部品は、少なくとも一方主面に部品が実装され、他方主面にランド状の複数の実装用電極が形成された平面視矩形状の回路基板を備える電子部品において、前記回路基板に形成された層間接続用の複数の貫通穴を備え、前記各実装用電極のうち、前記回路基板の4つの隅部近傍の前記実装用電極は、前記他方主面の対角線からずれた位置に配置され、前記各貫通穴のうち、前記隅部近傍の各実装用電極それぞれに接続される前記貫通穴は、前記回路基板の角から最も離間する位置に形成されるとともに、前記対角線に最も近い各実装用電極の端縁の近傍に配置されることを特徴としている。
また、前記隅部近傍の各実装用電極は、矩形の、前記対角線に最も近い角が切り落とされた形状に形成されているとよい。このような構造にすることにより、回路基板の4つの隅部近傍に生じる応力がより効果的に低減されて、回路基板に割れや欠け、クラックが生じるのを効果的に防止することができるとともに、回路基板の他方主面における実装用電極の密度を増大することができる。
また、前記隅部近傍の各実装用電極は、前記他方主面の外縁に沿って配置された他の前記実装用電極よりも前記対角線に沿って前記回路基板の中央側にずらして前記他方主面の外縁から離れた位置に配置されているのが望ましい。このような構造にすることにより、隅部近傍の各実装用電極と、回路基板の各頂点との間の距離が広がり、回路基板の隅部近傍に生じる応力がさらに低減されて、回路基板に割れや欠け、クラックが生じるのをより効果的に防止することができる。
また、少なくとも1つの前記隅部近傍の実装用電極は、前記回路基板の当該隅部近傍の実装用電極に隣接する一辺方向において、他の前記実装用電極よりも長く形成されてもよい。このような構造にすることにより、マザー基板と回路基板との間の接触面積が増大し、実装強度の向上を図ることができる。
本発明によれば、電子部品が備える回路基板の他方主面に形成された各実装用電極のうち、回路基板の4つの隅部近傍の実装用電極は、他方主面の対角線からずれた位置に配置されているため、回路基板の4つの隅部近傍に生じる応力が低減されて、回路基板に割れや欠け、クラックが生じるのを効果的に防止することができる。
また、このような構造にすることにより、回路基板の各頂点と、回路基板の隅部近傍に形成された貫通穴との間に生じる応力が効果的に低減されて、回路基板に割れや欠け、クラックが生じるのを効果的に防止することができる。
本発明の電子部品の第1実施形態を示す底面図である。 本発明の電子部品の第2実施形態を示す底面図である。 本発明の電子部品の第3実施形態を示す底面図である。 実装用電極の他の例を示す要部拡大図である。 本発明の電子部品の他の例を示す図である。 従来の回路基板の一例を示す底面図である。
<第1実施形態>
本発明の電子部品の第1実施形態について図1を参照して説明する。図1は本発明の電子部品の第1実施形態を示す底面図である。
図1に示す電子部品1は、少なくとも表面(一方主面)に、トランジスタやFETを含むアンプ、ダイオード、スイッチなどの半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの部品が実装され、裏面2a(他方主面)にランド状の表面実装用電極3,3aが形成されたセラミック多層基板から成る回路基板2を備え、Bluetoothモジュール、無線LANモジュール、携帯電話用のアンテナスイッチモジュールなどのモジュールとして構成される。また、図示省略された各種部品が実装される回路基板2の表面は、各種部品が実装された状態で、エポキシ系樹脂などの一般的なモールド樹脂により全体がモールドされる。なお、回路基板2の表面をモールド樹脂によりモールドする代わりに、電磁シールド用の金属ケースなどにより覆ってもよい。
回路基板2は、セラミックグリーンシートの積層体が焼成されて形成される。回路基板2の各層を形成するセラミックグリーンシートは、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーが成膜装置によりシート化されたものであり、約1000℃程度の低い温度で、所謂、低温焼成できるように構成されている。そして、所定形状に切り取られたセラミックグリーンシートに、ビア形成、AgやCuなどの導体ペーストによる種々のパターン印刷が行われて各層が形成される。
すなわち、まず、所定形状に形成されたグリーンシートに、レーザなどでビアホールが形成され、内部に導体ペーストが充填されることにより層間接続用のビア孔4,4a(ビア導体、本発明の「貫通孔」に相当)が形成され、CuやAgなどの導体ペーストにより実装用電極3,3aを含む所定の配線パターンが印刷されて、回路基板2を構成する各層を形成するための複数のグリーンシートが準備される。なお、それぞれのグリーンシートには、一度に大量の回路基板2を形成できるように、複数の配線パターンが設けられている。
次に、各層が積層されて積層体が形成される。そして、焼成後に個々の回路基板2に分割するための溝が、個々の回路基板2の領域を囲むように形成される。続いて、積層体が加圧されながら焼成されることにより回路基板2の集合体が形成される。
そして、個々の回路基板2に分割される前に、裏面2aに形成された実装用電極3,3aにNiめっきおよびAuめっきが施されて、個々の回路基板2に分割されることにより回路基板2が完成する。
次に、回路基板2の裏面2aに形成された実装用電極3,3aについて説明する。回路基板2の裏面2aに形成された実装用電極3,3aのうち、回路基板2の4つの隅部近傍の実装用電極3aは、図1に点線で示す裏面2aの対角線からずれた位置に配置される。また、隅部近傍の実装用電極3aは、矩形の、裏面2aの対角線に最も近い角が切り落とされた形状に形成されている。
また、回路基板2の裏面2aに形成された各実装用電極3,3aは、ビア孔4,4a(一部図示省略)と、回路基板2の内部に形成された配線パターンとを介して表面に実装された各種部品と電気的に接続される。また、各ビア孔4,4aのうち、隅部近傍の各実装用電極3aにそれぞれ接続されるビア孔4aは、回路基板2の角から最も離間する位置に形成される。
以上のように、この実施形態によれば、少なくとも表面に部品が実装され、裏面2aにランド状の複数の実装用電極3,3aが形成された平面視矩形状の回路基板2を備える電子部品1において、外部から衝撃が加えられることにより回路基板2に生じる応力の解析を繰返し行った結果、回路基板2の4つの隅部近傍の対角線上に実装用電極3aが配置されている場合に、回路基板の割れや欠け、クラックの原因となる大きな応力が生じる頻度が高いことを見出した。
したがって、電子部品1が備える回路基板2の裏面2aに形成された各実装用電極3,3aのうち、回路基板2の4つの隅部近傍の実装用電極3aは、裏面2aの対角線からずれた位置に配置されているため、回路基板2の4つの隅部近傍に生じる応力が低減されて、回路基板2に割れや欠け、クラックが生じるのを効果的に防止することができる。
また、外部衝撃を加えることによる応力解析の結果、回路基板2の隅部近傍の矩形状の実装用電極3aの、回路基板2の裏面2aの対角線に最も近接する鋭角〜直角に形成された頂点と、回路基板2の頂点との間に大きな応力が生じることを見出した。したがって、隅部近傍の各実装用電極3aは、矩形の、回路基板2の裏面2aの対角線に最も近い角が切り落とされた形状に形成されているため、回路基板2の4つの隅部近傍に生じる応力がより効果的に低減されて、回路基板2に割れや欠け、クラックが生じるのを効果的に防止することができる。
また、矩形の一隅部が切り落とされた形状の実装用電極3aを、切り落とされた部分を回路基板2の対角線により近接して配置することにより、回路基板2の裏面2aのスペースを無駄にすることなく、実装用電極3,3aの数を増やして、回路基板2の裏面2aにおける実装用電極3,3aの密度を増大することができる。
また、層間接続用の複数のビア孔4,4aがさらに回路基板2に設けられているため、回路基板2の機械的強度が低下し、外部から衝撃が加えられることで、隅部近傍に形成されたビア孔4a付近に生じる応力により回路基板2に割れや欠け、クラックが生じるおそれがあるが、各ビア孔4,4aのうち、隅部近傍の各実装用電極3aそれぞれに接続されるビア孔4aは、回路基板2の角から最も離間する位置に形成されているため、回路基板2の各頂点と、回路基板2の隅部近傍に形成されたビア孔4aとの間に生じる応力が効果的に低減されて、回路基板2に割れや欠け、クラックが生じるのを効果的に防止することができる。
<第2実施形態>
本発明の電子部品の第2実施形態について図2を参照して説明する。図2は本発明の電子部品の第2実施形態を示す底面図である。
この実施形態が、上記した第1実施形態と異なるのは、図2に示すように、隅部近傍の各実装用電極3aは、回路基板2の裏面2aの外縁2bに沿って配置された他の実装用電極3よりも外縁2bから離れた位置、すなわち、裏面2aの中央寄りに配置されている点である。その他の構成は、上記した第1実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
この実施形態によれば、回路基板2の隅部近傍の各実装用電極3aは、回路基板2の裏面2aの外縁2bに沿って配置された他の実装用電極3よりも外縁2bから離れた位置に配置されているため、隅部近傍の各実装用電極3aと、回路基板2の各頂点との間の距離が広がり、回路基板2の隅部近傍に生じる応力がさらに低減されて、回路基板2に割れや欠け、クラックが生じるのをより効果的に防止することができる。
<第3実施形態>
本発明の電子部品の第3実施形態について図3を参照して説明する。図3は本発明の電子部品の第3実施形態を示す底面図である。
この実施形態が、上記した第1実施形態と異なるのは、図3に示すように、少なくとも1つの隅部近傍の実装用電極3aは、回路基板2の当該隅部近傍の実装用電極3aに隣接する一辺方向において、他の実装用電極3よりも長く形成されている点である。その他の構成は、上記した第1実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
この実施形態によれば、少なくとも1つの隅部近傍の実装用電極3aは、回路基板2の当該隅部近傍の実装用電極3aに隣接する一辺方向において、他の実装用電極3よりも長く形成されているため、電子部品1が実装されるマザー基板と回路基板2との間の接触面積が増大し、実装強度の向上を図ることができる。
また、例えば、回路基板2の表面をモールドするモールド樹脂が収縮することにより、回路基板2内部の配線パターンの密度の偏りに応じて回路基板2に反りなどが生じることがあるが、回路基板2内部の配線パターンの密度などに応じて、回路基板2の一辺の方向における実装用電極3aの長さを調節することにより回路基板2の収縮を抑えることができ、回路基板2に反りなどが生じるのを防止することができる。
なお、隅部近傍の実装用電極3a以外の実装用電極3を回路基板2の隣接する一辺方向において長く形成してももちろんよい。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した実施形態ではセラミック多層基板により回路基板2が形成されているが、エポキシ系や液晶ポリマなどによる樹脂多層基板により回路基板2を形成してもよく、アルミナ基板などのような単層基板により回路基板2を形成してもよい。
また、上記した実施形態では、回路基板2の隅部近傍の実装用電極3aは、矩形の一部が直線状に切り取られた形状に形成されているが、図4(a)に示すように、実装用電極3aが三角形状となるように矩形の一部を大きく切り取ってもよいし、図4(b)に示すように、矩形の一部を曲線状に切り取ってもよい。なお、図4は、実装用電極の他の例を示す要部拡大図であって、(a)は実装用電極の一部を大きく直線状に切り取った例を示し、(b)は実装用電極の一部を曲線状に切り取った例を示す。
また、上記した実施形態では、回路基板2の隅部近傍の実装用電極3aを、矩形の一部が切り取られた形状に形成したが、実装用電極3aの形状としては上記した形状に限られるものではなく、円形状や楕円形状など、どのような形状であってもよい。
また、上記した実施形態では、回路基板2を矩形状に形成したが、図5(a),(b)に示すような多角形状の回路基板102,202であっても、回路基板102を矩形の2つの領域102a,102bに分割し、回路基板202を2つの領域202a,202bに分割して、隅近傍の実装用電極を、各領域102a,102b,202a,202bの対角線(同図中の点線)からずらして配置することにより本発明を適用することができる。なお、図5は本発明の電子部品の他の例を示す図であって、(a),(b)はそれぞれ回路基板の一例を示す。
また、隅部近傍の実装用電極3aに接続されるビア孔4aの位置としては上記した例に限られるものではなく、実装用電極3aの形状や大きさ、回路基板2内部の配線パターンなどに応じて、回路基板2の角からできるだけ離れた適切な位置にビア孔4aを形成すればよい。
本発明は、少なくとも一方主面に部品が実装され、他方主面にランド状の複数の実装用電極が形成された平面視矩形状の回路基板を備える種々の電子部品に適用することができる。
1 電子部品
2、102,202 回路基板
2a 裏面(他方主面)
2b 外縁
3,3a 実装用電極
4,4a ビア孔(貫通孔)

Claims (4)

  1. 少なくとも一方主面に部品が実装され、他方主面にランド状の複数の実装用電極が形成された平面視矩形状の回路基板を備える電子部品において、
    前記回路基板に形成された層間接続用の複数の貫通穴を備え、
    前記各実装用電極のうち、前記回路基板の4つの隅部近傍の前記実装用電極は、前記他方主面の対角線からずれた位置に配置され、
    前記各貫通穴のうち、前記隅部近傍の各実装用電極それぞれに接続される前記貫通穴は、前記回路基板の角から最も離間する位置に形成されるとともに、前記対角線に最も近い各実装用電極の端縁の近傍に配置される
    ことを特徴とする電子部品。
  2. 前記隅部近傍の各実装用電極は、矩形の、前記対角線に最も近い角が切り落とされた形状に形成されていることを特徴とする請求項1に記載の電子部品。
  3. 前記隅部近傍の各実装用電極は、前記他方主面の外縁に沿って配置された他の前記実装用電極よりも前記対角線に沿って前記回路基板の中央側にずらして前記他方主面の外縁から離れた位置に配置されていることを特徴とする請求項1または2に記載の電子部品。
  4. 少なくとも1つの前記隅部近傍の実装用電極は、前記回路基板の当該隅部近傍の実装用電極に隣接する一辺方向において、他の前記実装用電極よりも長く形成されることを特徴とする請求項1ないしのいずれかに記載の電子部品。
JP2012554659A 2011-01-25 2012-01-17 電子部品 Active JP5704177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012554659A JP5704177B2 (ja) 2011-01-25 2012-01-17 電子部品

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011012561 2011-01-25
JP2011012561 2011-01-25
PCT/JP2012/000229 WO2012101978A1 (ja) 2011-01-25 2012-01-17 電子部品
JP2012554659A JP5704177B2 (ja) 2011-01-25 2012-01-17 電子部品

Publications (2)

Publication Number Publication Date
JPWO2012101978A1 JPWO2012101978A1 (ja) 2014-06-30
JP5704177B2 true JP5704177B2 (ja) 2015-04-22

Family

ID=46580558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012554659A Active JP5704177B2 (ja) 2011-01-25 2012-01-17 電子部品

Country Status (3)

Country Link
US (1) US9343844B2 (ja)
JP (1) JP5704177B2 (ja)
WO (1) WO2012101978A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6091053B2 (ja) * 2011-09-14 2017-03-08 キヤノン株式会社 半導体装置、プリント回路板及び電子製品
US9582085B2 (en) 2014-09-30 2017-02-28 Apple Inc. Electronic devices with molded insulator and via structures
US11024554B2 (en) 2017-02-21 2021-06-01 Kyocera Corporation Wiring substrate, electronic device, and electronic module
EP3588550A4 (en) * 2017-02-22 2021-01-13 Kyocera Corporation SWITCH SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
JP6956552B2 (ja) 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250844A (ja) * 1995-03-09 1996-09-27 Oki Data:Kk プリント配線板
JP2002083900A (ja) * 2000-09-08 2002-03-22 New Japan Radio Co Ltd チップサイズパッケージ
JP2007250675A (ja) * 2006-03-14 2007-09-27 Sanyo Electric Co Ltd 回路基板及び半導体装置
WO2009044737A1 (ja) * 2007-10-01 2009-04-09 Murata Manufacturing Co., Ltd. 電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516611B2 (ja) * 1999-06-29 2004-04-05 シャープ株式会社 半導体装置、その製造方法及び半導体装置用基板
US6803527B2 (en) * 2002-03-26 2004-10-12 Intel Corporation Circuit board with via through surface mount device contact
JP2005026312A (ja) 2003-06-30 2005-01-27 Hitachi Metals Ltd 高周波電子部品およびその実装方法
JP4892253B2 (ja) * 2006-02-28 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
JP4020149B1 (ja) * 2006-06-19 2007-12-12 株式会社村田製作所 電子部品モジュール
JP5078683B2 (ja) * 2008-03-11 2012-11-21 パナソニック株式会社 プリント基板、及び表面実装デバイスの実装構造体
KR101170871B1 (ko) * 2008-08-08 2012-08-02 삼성전기주식회사 전자부품 실장용 전극 패드 및 전자부품의 실장 구조
JP2011049354A (ja) 2009-08-27 2011-03-10 Kyocera Corp 電子装置
JP2012216642A (ja) * 2011-03-31 2012-11-08 Toshiba Corp 電子機器および基板アセンブリ
JP5754507B2 (ja) * 2011-06-21 2015-07-29 株式会社村田製作所 回路モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250844A (ja) * 1995-03-09 1996-09-27 Oki Data:Kk プリント配線板
JP2002083900A (ja) * 2000-09-08 2002-03-22 New Japan Radio Co Ltd チップサイズパッケージ
JP2007250675A (ja) * 2006-03-14 2007-09-27 Sanyo Electric Co Ltd 回路基板及び半導体装置
WO2009044737A1 (ja) * 2007-10-01 2009-04-09 Murata Manufacturing Co., Ltd. 電子部品

Also Published As

Publication number Publication date
JPWO2012101978A1 (ja) 2014-06-30
US20130301230A1 (en) 2013-11-14
US9343844B2 (en) 2016-05-17
WO2012101978A1 (ja) 2012-08-02

Similar Documents

Publication Publication Date Title
JP5668627B2 (ja) 回路モジュール
US9781828B2 (en) Module substrate and method for manufacturing module substrate
US20060043562A1 (en) Circuit device and manufacture method for circuit device
US9591747B2 (en) Module board
EP1708258A1 (en) Composite ceramic substrate
KR20070083505A (ko) 세라믹 다층 기판
US7649252B2 (en) Ceramic multilayer substrate
JP5704177B2 (ja) 電子部品
JP6107941B2 (ja) 複合基板
US10002710B2 (en) Ceramic multilayer wiring substrate and module including the same
US9538644B2 (en) Multilayer wiring substrate and module including same
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5559717B2 (ja) 電子部品の製造方法
JP5958454B2 (ja) 部品内蔵モジュール
JP5754507B2 (ja) 回路モジュール
CN110463358B (zh) 布线基板以及电子模块
JP5846187B2 (ja) 部品内蔵モジュール
US10524353B2 (en) Circuit board
JP5838978B2 (ja) セラミック積層部品
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
KR102048421B1 (ko) 표면실장부품 모듈
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2020021768A (ja) 集合基板
JP4511513B2 (ja) 電子部品及びその製造方法
JP2012160531A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5704177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150