JP2012216642A - 電子機器および基板アセンブリ - Google Patents

電子機器および基板アセンブリ Download PDF

Info

Publication number
JP2012216642A
JP2012216642A JP2011080236A JP2011080236A JP2012216642A JP 2012216642 A JP2012216642 A JP 2012216642A JP 2011080236 A JP2011080236 A JP 2011080236A JP 2011080236 A JP2011080236 A JP 2011080236A JP 2012216642 A JP2012216642 A JP 2012216642A
Authority
JP
Japan
Prior art keywords
substrate
electrode
pad
bonding agent
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011080236A
Other languages
English (en)
Inventor
Yasunari Ukita
康成 浮田
Seiwa Ishizaki
聖和 石崎
Hisanori Watanabe
尚徳 渡辺
Tomonori Kawada
智則 川田
Terushige Kano
輝成 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011080236A priority Critical patent/JP2012216642A/ja
Priority to US13/274,990 priority patent/US20120250274A1/en
Publication of JP2012216642A publication Critical patent/JP2012216642A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】部品の熱を効率よく放熱すると共に部品が基板上により良好な状態で接合された電子機器および基板アセンブリを提供する。
【解決手段】電子機器は、筐体と、筐体内に設けられ、表面に露出した複数の第１のパッドと、略矩形であって該略矩形の内部に貫通孔部２６を有する複数の第２のパッドとを備えた基板と、基板の表面に対向する基板対向面に露出して接合剤３０ａ、３０ｂを介して第１のパッドに接合された複数の第１の電極と、基板対向面に露出して接合剤を介して第２のパッドに接合された第２の電極とを備えた部品とを有する。
【選択図】図６

Description

本発明の実施形態は、電子機器および基板アセンブリに関する。
近年、コンピュータ等の情報処理装置に用いられるＣＰＵ（Central Processing Unit）は高性能化が著しく、それに応じて発熱量も急速に増加している。このＣＰＵのような発熱部品を冷却する方法として、発熱部品に放熱フィンを有した放熱部材を接触させて冷却する技術が用いられている。一方、発熱部品が実装される基板の表面、内部や裏面等へ熱を伝導させ放熱する方法も考案されている。
特開２０１０−１８２７９２号公報
ＬＬＣＣ(Lead less chip carrier)あるいはＱＦＮ(Quad flat no lead package)といった放熱パッド付きＬＧＡ(Land grid array)の半導体部品の熱を効率よく放熱することが求められている。このために放熱パッドの直下の基板にスルーホールを設ける例があるが、半導体部品をリフロー方式にて基板にはんだ付けする工程において、放熱パッド直下のはんだ部分にボイド（Void）が発生したり、放熱パッド直下のはんだの片寄りによって、基板に対して半導体部品が傾いて接合されてしまう場合があるため、これを改善することが望まれている。
本発明の目的は、上記したような事情に鑑み成されたものであって、部品の熱を効率よく放熱すると共に部品が基板上により良好な状態で接合された電子機器および基板アセンブリを提供することである。
上記目的を達成するために、実施形態によれば、電子機器は、筐体と、前記筐体内に設けられ、表面に露出した複数の第１のパッドと略矩形であって該略矩形の内部に貫通孔部を有する複数の第２のパッドとを備えた基板と、前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第１のパッドに接合された複数の第１の電極と、前記基板対向面に露出して接合剤を介して前記第２のパッドに接合された第２の電極とを備えた部品とを有する。
実施形態に係る電子機器の斜視図。 実施形態に係る部品（半導体部品）の断面図。 基板側から見た部品の平面図。 実施形態に係る基板の一部の断面図。 基板を部品対向面側から見た平面図。 実施形態に係る基板アセンブリの一部の断面図。 第２のパッドの形状の例を示した図。 第２のパッドの形状の別の例を示した図。 第２のパッドの形状の別の例を示した図。 第２のパッドの形状の別の例を示した図。 第２のパッドの形状の別の例を示した図。 基板アセンブリの製造工程の説明図。
以下実施形態について図面を参照しながら説明する。図１は、実施形態に係る電子機器の一例であるパーソナルコンピュータ（以下パソコンと称する）１を示した概観斜視図である。尚、実施形態に係る電子機器は、パソコン以外に、携帯電話機、ＰＤＡ等の携帯端末、ＨＤＤ、ＳＳＤ、ＯＤＤ等の情報記録機器、ゲーム機器、テレビジョン等の映像音響機器等であって、小型薄型の基板アセンブリを搭載する電子機器であってもよい。
パソコン１は、本体ユニット２と、表示ユニット３から構成されている。本体ユニット２は、例えば、合成樹脂によって箱状に形成される下部筐体４、及び下部筐体４の内部に配置された基板アセンブリ５、図示しないＨＤＤ（Hard Disk Drive）或いはＳＳＤ（Solid State Drive）等の情報記録装置、バッテリ等により構成されている。下部筐体４の上面には、キーボード６およびタッチパッド７、ボタン８が設けられている。基板アセンブリ５には、ＣＰＵ、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、フラッシュメモリ、その他の半導体部品等が実装されている。
表示ユニット３は、例えば、合成樹脂によって形成される上部筐体９、及び上部筐体９内に配置されたディスプレイ１０等により構成されている。上部筐体９は、ディスプレイ１０の周囲を取り囲むよう形成されている。ディスプレイ１０は、たとえば、液晶ディスプレイである。下部筐体４と上部筐体９との間にはヒンジ部１１が設けられている。ヒンジ部１１は、上部筐体９を下部筐体４に対して回転可能に支持している。
図２は、実施形態に係る部品（半導体部品）１２の断面図である。部品１２は、例えば、ＬＬＣＣ(Lead less chip carrier)あるいはＱＦＮ(Quad flat no lead package)といった放熱パッド付きＬＧＡ(Land grid array)の半導体部品である。図３は、部品１２が実装される基板側（図２における矢印Ａ）から見た部品１２の平面図である。
部品１２のパッケージ１３ａの基板対向面１３ｂには、第１の電極である電極１４と第２の電極である電極１５が配設され露出している。電極１５は、基板対向面１３ｂの略中央部に位置して矩形状に形成されている。電極１５は、部品１２の内部から外部へ熱を放出する放熱電極として機能している。また、この電極１５は、グラウンド電極として機能することができる。なお、電極１５は、グラウンド電極として使用されない場合もある。
電極１５の矩形の辺と基板対向面１３ｂの外周の辺との間の矩形環状の領域に、複数の電極１４が露出している。複数の電極１４が、電極１５を挟んだ両側に位置している。また、これら複数の電極１４は、電極１５の周囲を取り囲むように配設されている。電極１４は、信号電極として機能することができる。なお、一部の電極１４は、信号電極として使用されない場合もある。
部品１２のパッケージ１３ａの内部はチップ本体１６が略中央部に配置され、チップ本体１６に設けられた複数の信号パッド（図示せず）と電極１４とがボンディングワイヤ１７によって接続されている。チップ本体１６は電極１５に接合剤１８を介してマウントされており、接合剤１８はチップ本体１６の熱を電極１５に伝導する。チップ本体１６やボンディングワイヤ１７は、合成樹脂材料等を含むモールド剤やアンダーフィル剤等の封止部材１９によって封止されている。
図４は、実施形態に係る基板２０の一部の断面図である。基板２０は、プリント基板等の基板である。図５は、基板２０を部品１２が実装される側（図４における矢印Ｂ）から見た平面図である。図４は、図５におけるＣＣ断面である。図５において２点差線で示した領域Ｄは、部品１２が実装された状態における部品１２のパッケージ１３ａの外形を投影する領域である（図６参照。）。また２点鎖線で示した領域Ｅは、部品１２が実装された状態における部品１２の電極１５の外形を投影する領域である（図６参照。）。
基板２０は、基材２１ａの部品１２が実装される側の部品対向面２１ｂに第１のパッドであるパッド部２２と第２のパッドであるパッド部２３が配設され基板２０の表面に露出している。パッド部２２、パッド部２３や他のパッド以外の領域２４には、ソルダレジスト２５が塗布されている。
パッド部２３は、部品１２の第２の電極である電極１５に対応するパッドである。図５に示すように、電極１５に対向する領域Ｅを複数の領域に分割し、複数のパッド部２３が格子状に配置されている。複数のパッド部２３は、略矩形であって相互に隔離された状態となっている。複数のパッド部２３は、其々の領域において、略矩形の略中央に貫通孔部２６を有する。貫通孔部１０は所謂スルーホールと称される。
複数のパッド部２３は、基板２０の表面２１ｂに露出している形状が略同じあり、また、面積が略同じである。パッド部２３の略中央に配設された貫通孔部２６の形状は略円形であり、貫通孔部２６の直径は同じである。パッド部２３は貫通孔部２６の内壁を通して基板２０の裏面２１ｃのパッド部２７に導通している。裏面２１ｃ側のパッド部２７や他のパッド以外の領域２８には、ソルダレジスト２９が塗布されている。尚、パッド部２７の形状は矩形に限るものではない。
パッド部２２は、部品１２の第１の電極である電極１４に対応するパッドである。図５に示したように、複数のパッド部２２は、パッド部２３の周囲を取り囲むように配設されている。図５において、パッド部２２の形状は円形であるが、円形に限るものではない。
図６は、実施形態に係る基板アセンブリ５の一部の断面図である。基板アセンブリ５は、基板２０の表面２１ｂに、はんだ等の接合剤３０ａ、３０ｂによって、部品１２が接合されている。接合剤３０ａ、３０ｂは同じ材料であり、接合剤１２としては、はんだの他、導電性接着剤等を用いることもできる。
電極１４ａは、それぞれに対向して基板２０の表面２１ｂ上に露出したパッド部２２に接合剤３０ａを介して接合される。また、電極１５ａは、対向して基板２０の表面２１ｂ上に露出した複数のパッド部２３に接合剤３０ｂを介して接合される。
接合剤３０ｂは、リフロー行程において貫通孔部２６の内部に流入し、基板２０の裏面２１ｃの表面まで充填される。このことにより、接合剤３０ｂに伝導されたチップ本体１６の熱が、裏面２１ｃの表面からも放熱され、部品１２の熱を効率よく放熱することができる。さらに、基板２０が多層基板である場合には、基板内層の銅に熱が伝導し易くなり、基板面方向へ効率的に放熱することができる。
一般に、電極１５に接合する接合剤の体積が大きいほどボイドが抜けにくくなる。図６に示したように、電極１５に接合する接合剤を複数の接合剤３０ｂのように分割することで、接合剤のボイドを低減することができる。分割された接合剤３０ｂの間の空間に存在したエアや接合剤３０ｂから放出されたボイドは接合剤３０ｂの間の目地部分を通ってパッド部２３の領域Ｅの外へ放出される。
接合剤３０ｂの内部に発生したボイドは、接合剤３０ｂの一部が貫通孔部２６流入するときに同時に流入し、裏面２１ｃから放出される。このため接合剤３０ｂの内部にボイドが残留することを抑制することができる。
電極１５に接合する接合剤の体積が大きいほど接合剤の凝集等の偏りの影響によって部品１２がずれたり傾いたりしやすくなる。このため、接合剤を分割することが望ましい。図６に示したように、電極１５に接合する接合剤を複数の接合剤３０ｂのように分割することで、凝集等の偏りの影響を小さくすることができ、部品１２がずれたり傾いたりすることを抑制することができる。接合剤３０ｂを分割する場合に、複数のパッド部２３の形状を略同じにし、また、面積を略同じにすることによって、接合剤３０ｂの体積が同じになり、分割された接合剤３０ｂ間の凝集等のばらつき小さくすることができる。
チップ本体１６の熱を効率よく接合剤３０ｂに伝導させるには、電極１５ａと接合剤３０ｂの接合面積を大きくすればよい。一般に、ＬＬＣＣあるいはＱＦＮの放熱パッドは矩形の場合が多く、従って電極１５ａの形状は矩形である場合が多い（図３参照。）。複数に分割されたパッドの其々の形状および面積が略同じで、矩形の電極１５ａに対する接合面積を大きくするには、パッド部２３の形状が略矩形であればよい。
例えば、パッド部２３が円形である場合には、隣接する円形の間に接合しない隙間が生ずる。また三角形や六角形では、電極１５ａの周辺部に接合しない部分が生ずる。これらのことから、電極１５ａの形状が矩形である場合には、パッド部２３の形状が矩形であると接合面積が大きくとれるので都合がよい。分割数は電極１５ａの大きさ、パッド部２３の大きさ、貫通孔部２６の大きさによって適宜決めればよい。
図７乃至図１０は、パッド部２３（第２のパッド）の形状の例を示した図である。図７は、パッド部２３が矩形（長方形）である場合を示した図である。矩形の略中央に貫通孔部２６が配設されている。図８は、矩形の４箇所の角部が丸みを持った形状である場合を示す。図９は、矩形の４箇所の角部が面取りされた形状である場合を示す。図１０は、矩形の４箇所の角部が内側方向に丸みを持った形状である場合を示す。
図１１は、パッド部２３が矩形であり、内部に貫通孔部２６が２個配設された状態を示す。１個のパッド部２３内に貫通孔部２６を複数設けることによって、放熱の効率や接合剤３０ｂの内部に残留するボイドの抑制効果を向上させることが期待できる。貫通孔部２６を複数にする場合には、貫通孔部２６に充填される接合剤３０ｂの量が多くなるため、接合剤３０ｂの量を増加させるような調整が必要である。
図１２は、基板アセンブリ５の製造工程の説明図である。リフロー方式による基板２０への部品１２の接合方法について説明する。図１２（ａ）に示すように、表面２１ａに部品１２の電極１４、１５に対応するパッド部２２、２３が設けられた基板２０が、所定の位置にセットされる。
次に、図１２（ｂ）に示すように、基板２０の表面２１ｂ上に、貫通孔３２が設けられたマスク３１がセットされる。マスク３１は、厚さＦが一定の平板状に形成されており、基板２０のパッドの位置に対応した貫通孔３２が設けられている。従って、パッド部２２、２３上に貫通孔３２が配置される。
次に、図１２（ｃ）に示すように、貫通孔３２内にある程度流動性がある状態で接合剤３０ａ、３０ｂが充填される。このとき、複数の貫通孔３２について、接合剤３０ａ、３０ｂの高さは一定であり、マスク３１の厚さＦと同じである。接合剤３０ａ、３０ｂとして、例えば、はんだペーストが用いられる。
次に、図１２（ｄ）に示すように、マスク３１が取り外され、接合剤３０ａ、３０ｂがパッド部２２、２３上に残される。このようにして、接合剤３０ａ、３０ｂがパッド部２２、２３上に塗布される。
次に、図５の（ｅ）に示すように、部品１２が接合剤３０ａ、３０ｂが塗布された基板２０の所定の位置に乗せられる。この工程は、例えば、数値制御のチップマウンター（表面実装機、部品装着機）が用いられる。
次に、図５の（ｆ）のように基板２０に部品１２が乗せられた状態で、リフロー処理が施される。リフロー処理は、部品１２が搭載された基板２０を、例えば、リフロー炉内で加熱する工程である。リフロー処理の工程で接合剤３０ｂが貫通孔部２６に充填される。その後冷却されて、基板アセンブリ５が得られる。
以上のように、電極１５ａに対向する基板２０の領域Ｅを複数の領域に分割し、格子状に分割された領域毎にパッド部２３を配置する。複数のパッド部２３を略矩形とし相互に隔離された状態とし、其々の領域において、略矩形の内部に貫通孔部２６を設ける。こうすることにより、接合剤３０ｂは、リフロー行程において貫通孔部２６の内部に流入し、基板２０の裏面２１ｃの表面まで充填されることにより、接合剤３０ｂに伝導されたチップ本体１６の熱が、裏面２１ｃの表面からも放熱され、部品１２の熱を効率よく放熱することができる。
また、電極１５に接合する接合剤を複数の接合剤３０ｂのように分割することで、接合剤のボイドを低減することができ、また、複数のパッド部２３の面積を略同じにすることによって、接合剤３０ｂの体積が同じになり、分割された接合剤３０ｂ間の凝集等のばらつきを小さくすることができ、部品１２がずれたり傾いたりすることを抑制することができる。従って、部品１２を基板２０上により良好な状態で接合させることができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
１ パソコン
２ 本体ユニット
３ 表示ユニット
５ 基板アセンブリ５
１２ 部品
１３ａ パッケージ
１３ｂ 基板対向面
１４ 電極（第１の電極）
１５ 電極（第２の電極）
１６ チップ本体
１７ ボンディングワイヤ
１８ 接合剤
１９ 封止部材
２０ 基板
２１ａ 基材
２１ｂ 部品対向面
２１ｃ 裏面
２２ パッド部（第１のパッド）
２３ パッド部（第２のパッド）
２４ 領域
２５ ソルダレジスト
２６ 貫通孔部
２７ パッド部
２８ 領域
２９ ソルダレジスト
３０ａ 接合剤
３０ｂ 接合剤
３１ マスク
３２ 貫通孔

Claims (7)

  1. 筐体と、
    前記筐体内に設けられ、表面に露出した複数の第１のパッドと略矩形であって該略矩形の内部に貫通孔部を有する複数の第２のパッドとを備えた基板と、
    前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第１のパッドに接合された複数の第１の電極と、前記基板対向面に露出して接合剤を介して前記第２のパッドに接合された第２の電極とを備えた部品と
    を有した電子機器。
  2. 前記貫通孔部は、略矩形の前記第２のパッドの略中央に１個配設された請求項１に記載された電子機器。
  3. 前記貫通孔部は、前記第２のパッドの内部に複数配設された請求項１に記載された電子機器。
  4. 前記貫通孔部に前記接合剤が充填された請求項１乃至請求項３のいずれか１項に記載された電子機器。
  5. 前記第２のパッドは、前記表面上で相互に隔離された請求項１乃至請求項３のいずれか１項に記載された電子機器。
  6. 前記第１の電極が信号電極であり、前記第２の電極が放熱電極である請求項１乃至請求項３のいずれか１項に記載された電子機器。
  7. 表面に露出した複数の第１のパッドと略矩形であって該略矩形の内部に貫通孔部を有する複数の第２のパッドとを備えた基板と、
    前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第１のパッドに接合された複数の第１の電極と、前記基板対向面に露出して接合剤を介して前記第２のパッドに接合され第２の電極とを備えた部品と
    を有した基板アセンブリ。
JP2011080236A 2011-03-31 2011-03-31 電子機器および基板アセンブリ Pending JP2012216642A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011080236A JP2012216642A (ja) 2011-03-31 2011-03-31 電子機器および基板アセンブリ
US13/274,990 US20120250274A1 (en) 2011-03-31 2011-10-17 Wiring Substrate and Electronic Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011080236A JP2012216642A (ja) 2011-03-31 2011-03-31 電子機器および基板アセンブリ

Publications (1)

Publication Number Publication Date
JP2012216642A true JP2012216642A (ja) 2012-11-08

Family

ID=46927015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011080236A Pending JP2012216642A (ja) 2011-03-31 2011-03-31 電子機器および基板アセンブリ

Country Status (2)

Country Link
US (1) US20120250274A1 (ja)
JP (1) JP2012216642A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9901009B2 (en) 2015-03-10 2018-02-20 Toshiba Memory Corporation Semiconductor memory device
JP2020004858A (ja) * 2018-06-28 2020-01-09 株式会社デンソー プリント配線基板、及び、プリント回路基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012101978A1 (ja) * 2011-01-25 2012-08-02 株式会社村田製作所 電子部品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387862U (ja) * 1986-11-27 1988-06-08
JP2001068589A (ja) * 1999-08-27 2001-03-16 Nec Saitama Ltd 実装基板及び電気部品の実装方法
JP2002184897A (ja) * 2000-10-05 2002-06-28 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
JP2003008186A (ja) * 2001-06-21 2003-01-10 Sony Corp 半導体装置
JP2004063981A (ja) * 2002-07-31 2004-02-26 Denso Corp 電子部品およびその実装方法
JP2005012126A (ja) * 2003-06-20 2005-01-13 Denso Corp 電子部品の実装構造
JP2010141279A (ja) * 2008-11-14 2010-06-24 Calsonic Kansei Corp 素子の放熱構造及び方法
JP2010182792A (ja) * 2009-02-04 2010-08-19 Yamaha Corp 電子回路装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387862U (ja) * 1986-11-27 1988-06-08
JP2001068589A (ja) * 1999-08-27 2001-03-16 Nec Saitama Ltd 実装基板及び電気部品の実装方法
JP2002184897A (ja) * 2000-10-05 2002-06-28 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
JP2003008186A (ja) * 2001-06-21 2003-01-10 Sony Corp 半導体装置
JP2004063981A (ja) * 2002-07-31 2004-02-26 Denso Corp 電子部品およびその実装方法
JP2005012126A (ja) * 2003-06-20 2005-01-13 Denso Corp 電子部品の実装構造
JP2010141279A (ja) * 2008-11-14 2010-06-24 Calsonic Kansei Corp 素子の放熱構造及び方法
JP2010182792A (ja) * 2009-02-04 2010-08-19 Yamaha Corp 電子回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9901009B2 (en) 2015-03-10 2018-02-20 Toshiba Memory Corporation Semiconductor memory device
JP2020004858A (ja) * 2018-06-28 2020-01-09 株式会社デンソー プリント配線基板、及び、プリント回路基板

Also Published As

Publication number Publication date
US20120250274A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP5179014B2 (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
TWI654734B (zh) 堆疊型半導體封裝
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
JP2008091714A (ja) 半導体装置
TWI551198B (zh) 具散熱功能之印刷電路板結構
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP2020047651A (ja) 半導体装置
JP2008205142A (ja) Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
JPWO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
TW201622023A (zh) 用以形成高密度穿模互連的方法
US20140118951A1 (en) Interposer and package on package structure
TW201605002A (zh) 半導體封裝
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
US8787033B2 (en) Electronic component and electronic device
JP6439046B2 (ja) 半導体装置
JP2012216642A (ja) 電子機器および基板アセンブリ
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP4919689B2 (ja) モジュール基板
TWI475651B (zh) 半導體裝置與相關方法
JP2007036035A (ja) 半導体装置
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
TWI435667B (zh) 印刷電路板組件
JP2012129335A (ja) 半導体装置および半導体装置の製造方法
JP4657262B2 (ja) 半導体装置
JP2009129960A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131018