KR101459566B1 - 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 - Google Patents

히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101459566B1
KR101459566B1 KR1020130070485A KR20130070485A KR101459566B1 KR 101459566 B1 KR101459566 B1 KR 101459566B1 KR 1020130070485 A KR1020130070485 A KR 1020130070485A KR 20130070485 A KR20130070485 A KR 20130070485A KR 101459566 B1 KR101459566 B1 KR 101459566B1
Authority
KR
South Korea
Prior art keywords
heat slug
pcb
semiconductor chip
molding resin
heat
Prior art date
Application number
KR1020130070485A
Other languages
English (en)
Inventor
김영수
이효재
이창영
Original Assignee
시그네틱스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시그네틱스 주식회사 filed Critical 시그네틱스 주식회사
Priority to KR1020130070485A priority Critical patent/KR101459566B1/ko
Application granted granted Critical
Publication of KR101459566B1 publication Critical patent/KR101459566B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 기술적 사상은 몰딩 공정 중에 몰딩 수지의 원활한 흐름을 유도하여 와이어의 스위핑이나 몰딩 수지의 보이드 발생 문제를 해결할 수 있는 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법을 제공한다. 그 히트슬러그는 상면이 평평하고 원형 또는 다각형 형태를 갖는 상면부; 상기 상면부로부터 하부로 연장되고, 상기 상면부 하부의 공간을 제1 방향으로 서로 마주보며 둘러싸고 하부로 갈수록 서로 멀어지는 제1 측부 및 제2 측부를 구비하고, 상기 제1 방향에 수직하는 제2 방향 양 측면으로는 오픈 되어 있는 측면부; 및 상기 제1 측부 및 제2 측부로부터 각각 상기 제1 방향 외곽으로 상기 상면부에 평행하게 연장되고, 서로 대칭인 제1 하부 및 제2 하부를 구비한 하면부;를 포함하고, 상기 제1 하부는 상기 제1 측부에 접하는 내변, 상기 내변에 반대되고 상기 제2 방향으로 연장하는 외변, 및 상기 내변과 외변을 연결하는 연결변으로 둘러싸이며, 상기 제1 하부는 상기 외변과 연결변이 만나는 모서리 부분의 하면에 돌출된 컨벡스를 구비한다.

Description

히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법{Heatslug, semiconductor package comprising the same heatslug, and method for fabricating the same semiconductor package}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로, 특히, 열 방출을 위한 히트슬러그를 포함한 반도체 패키지 및 그 제조방법에 관한 것이다.
반도체 패키지의 경우, 반도체 칩 또는 IC(Integrated Circuit) 칩을 접착제를 이용하여 인쇄회로기판(Printed Circuit Board: PCB)에 고정하고, 금 또는 구리 선 등을 이용한 와이어 본딩을 통해 반도체 칩과 PCB를 전기적으로 연결한 후, 몰딩 수지로 반도체 칩과 와이어를 밀봉하는 과정을 통해 반도체 패키지를 완성한다.
한편, 열 방출을 위한 히트슬러그(heatslug)를 반도체 칩을 감싸는 구조로 PCB 상에 배치하고 몰딩 수지가 히트슬러그까지 밀봉하는 구조로 반도체 패키지가 제조되기도 한다. 그러나 몰딩 공정에서, 반도체 칩을 둘러싸는 히트슬러그의 측면부가 몰딩 수지의 원활한 흐름을 방해하고, 그에 따라 와이어의 스위핑(Sweeping)이 발생하여 전기적인 단락(short) 등의 불량과 히트슬러그 안쪽에 위치한 몰딩 수지 영역에 보이드 등이 생기는 불량이 발생할 수 있다.
최근 반도체 칩이 고집적화 및 소형화되고 있고, 또한 반도체 패키지도 소형화되고 있는 실정이다. 그에 따라, 상기 문제들은 더욱 심각해지고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 몰딩 공정 중에 몰딩 수지의 원활한 흐름을 유도하여 와이어의 스위핑이나 몰딩 수지의 보이드 발생 문제를 해결할 수 있는 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 상면이 평평하고 원형 또는 다각형 형태를 갖는 상면부; 상기 상면부로부터 하부로 연장되고, 상기 상면부 하부의 공간을 제1 방향으로 서로 마주보며 둘러싸고 하부로 갈수록 서로 멀어지는 제1 측부 및 제2 측부를 구비하고, 상기 제1 방향에 수직하는 제2 방향 양 측면으로는 오픈 되어 있는 측면부; 및 상기 제1 측부 및 제2 측부로부터 각각 상기 제1 방향 외곽으로 상기 상면부에 평행하게 연장되고, 서로 대칭인 제1 하부 및 제2 하부를 구비한 하면부;를 포함하고, 상기 제1 하부는 상기 제1 측부에 접하는 내변, 상기 내변에 반대되고 상기 제2 방향으로 연장하는 외변, 및 상기 내변과 외변을 연결하는 연결변으로 둘러싸이며, 상기 제1 하부는 상기 외변과 연결변이 만나는 모서리 부분의 하면에 돌출된 컨벡스를 구비하는 것을 특징으로 하는 히트슬러그를 제공한다.
또한, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 인쇄회로기판(Printed Circuit Board: PCB); 상기 PCB의 상면에 실장된 반도체 칩; 상기 반도체 칩을 덮는 제1 항의 히트슬러그; 상기 반도체 칩 및 상기 히트슬러그를 밀봉하되, 상기 히트슬러그의 상기 상면부가 노출되도록 밀봉하는 몰딩 수지; 및 상기 PCB의 하면에 배치되는 솔더 볼;을 포함하는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 있어서, 상기 반도체 칩은 상기 상면부 하부의 공간으로 배치되어 상기 측면부에 의해 양 측면이 둘러싸이고, 와이어 본딩 또는 플립 칩 본딩으로 상기 PCB에 실장되며,
상기 히트슬러그는, 상기 제1 하부 및 제2 하부의 상기 컨벡스를 통해 상기 PCB에 부착 및 고정되고, 그라운드로 연결되는 상기 솔더 볼에 전기적으로 연결될 수 있다.
더 나아가, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 직사각형 형태의 PCB 원판 상에 다수의 반도체 칩을 실장하는 단계; 상기 PCB 원판 상에, 상기 반도체 칩 각각을 둘러싸도록 다수의 제1 항의 히트슬러그를 부착시키는 단계; 상기 PCB 원판 상의 상기 반도체 칩 및 히트슬러그를 몰딩 수지로 밀봉하는 단계; 및 상기 반도체 칩을 각각 구비한 다수의 반도체 패키지로 개별화하는 단계;를 포함하고, 상기 히트슬러그를 부착시키는 단계에서, 상기 히트슬러그의 오픈 된 부분이 상기 PCB 원판의 일 측면으로 향하도록 상기 히트슬러그를 부착시키며, 상기 밀봉하는 단계에서, 상기 몰딩 수지가 상기 PCB의 상기 일 측면으로부터 상기 히트슬러그의 오픈 된 부분으로 흘러가도록 트랜스퍼 몰딩 공정을 진행하며, 상기 히트슬러그의 상면부가 노출되도록 밀봉하는 것을 특징으로 하는 반도체 패키지 제조방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 반도체 칩을 실장하는 단계에서, 다수의 상기 반도체 칩을 M x N 행렬 구조로 실장하며, 상기 M 및 N은 1보다 큰 정수일 수 있다.
본 발명의 일 실시예에 있어서, 상기 히트슬러그를 부착시키는 단계에서, 유닛 단위로 상기 제1 하부 및 제2 하부의 상기 컨벡스를 통해 상기 PCB 원판에 고정 및 부착할 수 있다.
본 발명의 기술적 사상에 따른 히트슬러그는 어느 일 방향의 양쪽으로만 측면부가 구비되고 그에 수직하는 타 방향은 오픈 된 구조를 가짐으로써, 그 히트슬러그를 PCB 상에 장착하고 몰딩 공정을 수행할 때, 몰딩 수지를 흐름을 원활하게 유도함으로써, 와이어의 스위핑이나 몰딩 수지의 보이드 발생 문제를 해결하는데 기여할 수 있다.
또한, 그러한 본 발명의 기술적 사상에 따른 반도체 패키지 및 그 제조방법은 반도체 칩의 양 측면을 감싸되, 몰딩 수지가 진행하는 방향으로는 오픈 된 측면부를 구비한 상기 히트슬러그를 채용함으로써, 몰딩 수지가 오픈 된 부분을 통해 원활하게 진행하도록 하여, 와이어 스위핑 발생 문제나 몰딩 수지의 보이드 발생 문제를 효과적으로 해결한 반도체 패키지를 구현할 수 있도록 한다.
더 나아가, 본 발명의 기술적 사상에 따른 반도체 패키지 및 그 제조방법은 상기 와이어의 스위핑이나 몰딩 수지의 보이드 발생문제들의 해결에 기인하여, M x N 행렬 구조로 몰딩 공정을 진행함으로써, 반도체 패키지의 제조에 있어서의 생산성 증가 및 원가를 절감할 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 히트슬러그에 대한 평면도 및 단면도들이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 히트슬러그에 대한 평면도 및 부분 사시도이다.
도 3은 본 발명의 일 실시예에 따른 히트슬러그에 대한 평면도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 반도체 패키지에 대한 평면도 및 단면도들이다.
도 5a 내지 도 8은 도 4a의 반도체 패키지를 제조하는 방법을 보여주는 평면도들 및 단면도들이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 통상의 기술자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것이다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 히트슬러그에 대한 평면도 및 단면도들로서, 도 1a는 히트슬러그에 대한 평면도이고, 도 1b는 도 1a의 I-I'부분을 절단한 단면도이고, 도 1c는 도 1a의 Ⅱ-Ⅱ'부분을 절단한 단면도이며, 도 1d는 도 1a의 Ⅲ-Ⅲ' 부분을 절단한 단면도이다.
도 1a 내지 도 1d를 참조하면, 본 실시예에 따른 히트슬러그(100)는 열 방출을 원활하게 하기 위하여 기본적으로 열전도도가 좋은 금속으로 형성될 수 있다. 예컨대, 히트슬러그(100)는 열전도율과 전기 전도성이 뛰어난 구리 또는 그 합금으로 형성될 수 있다. 경우에 따라, 히트슬러그(100)는 베이스 메탈로서 구리와 그 표면에 형성된 산화피막층을 포함할 수도 있다. 한편, 도시된 바와 같이 히트슬러그(100)는 상면부(110), 측면부(120) 및 하면부(130)를 포함할 수 있다.
상면부(110)는 도 1a에 도시된 바와 같이 원형의 형태를 가질 수 있다. 그러나 상면부(110)의 형태가 원형에 한정되는 것은 아니다. 예컨대, 상면부(110)는 사각형이나 오각형, 등의 다각형이나 타원형 등 다양한 형태를 가질 수 있다.
측면부(120)는 상면부(110)에서 하부로 연장하여 상면부(110) 하부의 공간(S)을 둘러싸는 형태를 가질 수 있다. 이러한 측면부(120)는 제1 방향(x 방향)으로 서로 마주보는 제1 측부(122) 및 제2 측부(124)를 포함할 수 있다. 이러한 제1 측부(122) 및 제2 측부(124)는 대칭적으로 형성되어 상면부(110) 하부의 공간(S)을 왼쪽 및 오른쪽 각각에서 감쌀 수 있다.
측면부(120)는 제1 측부(122)와 제2 측부(124)가 하방으로 갈수록 서로 점점 멀어지는 구조를 가질 수 있다. 예컨대, 측면부(120)의 수직 단면은 상변이 짧고 하변이 긴 사다리꼴과 같은 구조를 가질 수 있다. 물론, 측면부(120)의 구조가 상기 구조에 한정되는 것은 아니다. 예컨대, 제1 측부(122)와 제2 측부(124)가 상면부(110)에 대하여 수직함으로써, 상방과 하방에서 제1 측부(122)와 제2 측부(124) 사이의 거리가 일정한 구조를 가질 수 있다.
한편, 측면부(120)는 도 1a 및 1c에 도시된 바와 같이 제2 방향(y 방향)으로의 측면은 오픈 된 구조를 가질 수 있다. 이와 같이 히트슬러그(100)의 측면부(120)가 일 방향으로만 형성되고 그에 수직하는 타 방향으로는 오픈 된 구조를 가짐으로써, 몰딩 공정에서 몰딩 수지를 흐름을 원활하게 할 수 있다. 그에 대해서는 도 5a 내지 도 8 부분에서 좀더 상세히 기술한다.
하면부(130)는 제1 측부(122) 및 제2 측부(124) 각각에 대응한 제1 하부(132) 및 제2 하부(134)를 포함할 수 있다. 제1 하부(132)는 제1 측부(122)로부터 제1 방향 외곽으로 상면부(110)에 평행하게 연장하여 형성되고, 제2 하부(134)는 제2 측부(124)로부터 제1 방향 외곽으로 상면부(110)에 평행하게 연장하여 형성될 수 있다. 이러한 제1 하부(132) 및 제2 하부(134)는 도시된 바와 같이 서로 대칭적인 구조를 가질 수 있다.
한편, 제1 하부(132)는 제1 측부(122)에 접하는 내변(Si), 내변(Si)에 반대되고 제2 방향으로 연장하는 외변(Se), 및 내변(Si)과 외변(Se)을 연결하는 연결변(Sc)으로 둘러싸일 수 있다. 연결변(Sc)의 경우 2개의 직선이 소정 각도로 만나는 형태를 가지지만, 연결변(Sc)의 형태가 그에 한정되는 것은 아니다. 예컨대, 연결변(Sc)은 하나의 직선의 형태를 가지고 내변(Si)과 외변(Se)을 연결할 수도 있고, 또한 곡선의 형태를 가지고 내변(Si)과 외변(Se)을 연결할 수도 있다.
한편, 외변(Se)과 연결변(Sc)이 만나는 네 모서리 부분 각각에는 하부로 돌출된 컨벡스(135)가 형성될 수 있다. 이러한 컨벡스(135) 부분을 통해 히트슬러그(100)가 PCB(미도시)로 접착 및 고정되고, 또한, 전체 히트슬러그(100)를 그라운드에 연결되는 솔더 볼(미도시)에 전기적으로 연결시킬 수 있다. 이에 대해서는 도 4b 등에서 좀더 상세히 기술한다.
본 실시예에서, 컨벡스(135)는 일 방향으로 연장되는 삼각 기둥의 구조를 가질 수 있다. 그에 따라 컨벡스(135)의 단면은 도시된 바와 같이 삼각형 형태를 가질 수 있다. 그러나 컨벡스(135)의 형태가 그에 한정되는 것은 아니다. 예컨대, 컨벡스(135)는 일 방향으로 연장되는 사각 기둥의 구조를 가질 수 있고, 그와 같이 사각 기둥 형태를 가지는 경우 단면은 사각형 형태를 가질 수 있다.
참고로, 측면부(120)와 하면부(130)를 합쳐서 다운셋(downset) 부분이라고 부르기도 한다. 또한, 다운셋으로 부르는 경우, 컨벡스가 존재하는 제1 다운셋 부분과 컨벡스가 존재하지 않는 제2 다운셋 부분으로 나누어 분류하기도 한다.
본 실시예의 히트슬러그(100)는 어느 일 방향의 양쪽으로만 측면부가 구비되고 그에 수직하는 타 방향은 오픈 된 구조를 가짐으로써, 차후 히트슬러그(100)를 PCB 상에 장착하고 몰딩 공정을 수행할 때, 몰딩 수지를 흐름을 원활하게 함으로써, 와이어의 스위핑이나 보이드 발생 문제를 해결할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 히트슬러그에 대한 평면도 및 부분 사시도이다.
도 2a 및 도 2b를 참조하면, 본 실시예의 히트슬러그(100a)는 도 1a의 히트슬러그(100)의 변형으로써, 도시된 바와 같이, 측면부(120)과 하면부(130a) 사이에 하나의 오픈 홀(H)이 형성될 수 있다. 구체적으로, 본 실시예의 히트슬러그(100a)에서, 좌측과 우측의 측면부(120)과 하면부(130a) 사이에 각각 1개의 오픈 홀(H)이 형성되며, 각 오픈 홀(H)은 도 1a에서의 하면부(130a)의 내변을 따라 연장되는 형태를 가질 수 있다. 물론, 오픈 홀(H)의 개수나 형태, 그리고 형성 위치 등이 상기 내용에 한정되는 것은 아니다. 예컨대, 오픈 홀(H)이 내변을 따라 2개 이상 형성될 수도 있고, 또한 다른 형태, 다른 위치에 형성될 수 있다.
이와 같이 오픈 홀(H)이 형성됨으로써, 몰딩 공정에서 몰딩 수지의 흐름이 보다 원활하게 진행되도록 할 수 있다. 즉, 몰딩 수지가 측면부(120)의 후방 오픈 부분을 통해 히트슬러그(100a)로 주입되어 진행할 때, 공기가 측면부(120)의 전방 오픈 부분뿐만 아니라 오픈 홀(H)을 통해서도 빠져나가 공기의 저항이 작아짐으로써, 몰딩 수지의 흐름이 원활해질 수 있다.
본 실시예의 히트슬러그(100a)에서는 도 2b에 도시된 바와 같이 컨벡스(135)가 하면부(130a)과 별도로 형성되는 것이 아니라, 네 모서리 부분의 하면부(130a)의 일부가 하방으로 구부러져 돌출된 구조를 가짐으로써, 그러한 돌출된 구조가 컨벡스(135)를 구성하게 된다. 즉, 하면부(130a)의 일부가 컨벡스(135)를 구성하게 됨으로써, 컨벡스(135)의 상부에는 별도의 하면부(130a) 부분이 존재하지 않게 된다.
도 3은 본 발명의 일 실시예에 따른 히트슬러그에 대한 평면도이다.
도 3을 참조하면, 본 실시예의 히트슬러그(100b)는 도 1a의 히트슬러그(100)와 달리 상면부(110b)가 직사각형 구조를 가질 수 있다. 또한, 상면부(110b)가 직사각형 구조를 가짐에 따라, 상면부(110b)로부터 연장된 측면부(120b)도 상면부(110b)의 하부 공간을 평평한 평판 형태를 가지고 둘러쌀 수 있다. 물론, 측면부(120b)의 수직 단면은 여전히 사다리꼴 구조를 가질 수 있다.
덧붙여, 도 1a에서, 하면부(130)의 내변(Si)이 측면부(120)의 측부를 따라 곡선 형태를 가졌으나 본 실시예에서는 측면부(120b)가 평판 형태를 가짐에 따라 하면부(130b)의 내변도 직선 형태를 가질 수 있다.
본 실시예의 히트슬러그(100b)는 상면부(110b)가 다각형 중의 하나인 직사각형의 구조를 가질 수 있음을 예시적으로 보여주는 것이다. 그러나 본 발명의 기술적 사상이 앞서 원형이나 직사각형의 상면부 형태에 한정되는 것은 아니다. 즉, 어느 일 방향의 양 측면을 감싸고 그에 수직하는 타 방향으로는 오픈 된 측면부를 구비한 모든 형태의 히트슬러그는, 상면부나 하면부의 구조, 오픈 홀의 존재나 컨벡스 구조 등에 상관없이 본 발명의 기술적 사상에 속한다고 할 것이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 반도체 패키지에 대한 평면도 및 단면도들로서, 도 4a는 반도체 패키지에 대한 평면도이고, 도 4b는 도 4a의 I-I'부분을 절단한 단면도이고, 도 4c는 도 4a의 Ⅱ-Ⅱ'부분을 절단한 단면도이며, 도 4d는 도 4a의 Ⅲ-Ⅲ' 부분을 절단한 단면도이다.
도 4a 내지 도 4d를 참조하면, 본 실시예의 반도체 패키지(1000)는 히트슬러그(100), PCB(200), 반도체 칩(300), 몰딩 수지(400) 및 솔더 볼(500)을 포함할 수 있다.
PCB(200)는 페놀 또는 에폭시글래스(또는 FR-4) 수지 등을 일정 두께로 압축한 판 위에 동박(Cu foil)을 입혀서 만든 것으로, 동박이 패터닝되어 회로 배선이 만들어지고 그 위에 전자 부품, 예컨대 반도체 칩이 범프(bump)나 와이어 등을 통해 실장되게 된다. PCB(200)은 한쪽 면에만 배선을 형성한 단면 PCB(Single layer PCB), 그리고 양쪽 면에 배선을 형성한 양면 PCB(Double layer PCB)로 구별될 수 있다. 또한, 프레프레그(prepreg)라는 절연체를 이용하여 동박의 층수를 3층 이상으로 형성할 수 있고, 동박의 층수에 따라, PCB(200)에 3개 이상의 배선층이 형성될 수도 있다. 이러한 PCB(200)는 예컨대, PBGA(Plastic Ball Grid Array)용 PCB일 수 있다.
한편, 도시된 바와 같이 PCB(200)에는 PCB(200)를 관통하여 형성된 다수의 관통 콘택(220)이 배치될 수 있다. 이러한 관통 콘택(220)은 상면으로 배치된 패드를 하부의 외부 연결 부재, 예컨대 솔더 볼(500)에 전기적으로 연결할 수 있다.
반도체 칩(300) 또는 IC 칩은 접착제(320)를 통해 PCB(200)에 고정될 수 있고, 도시된 바와 같이 금 또는 구리와 같은 와이어(330)를 이용한 와이어 본딩을 통해 PCB(200)의 배선, 예컨대, 패드에 전기적으로 연결될 수 있다. 본 실시예의 반도체 패키지(1000)에서 반도체 칩(300)이 와이어 본딩을 통해 실장되는 구조를 예시하고 있지만, 이에 한하지 않고 반도체 칩(300)은 플립-칩 본딩 방식으로 PCB(200) 상에 실장될 수도 있다.
반도체 칩(300)은 예컨대, 메모리 칩 또는 비메모리 칩일 수 있다. 반도체 칩(300)이 메모리 칩인 경우, 반도체 칩(300)은 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 이이피롬(EEPROM), 피램(PRAM), 엠램(MRAM), 알램(RRAM)을 포함할 수 있다. 반도체 칩(300)이 비메모리 칩인 경우, 반도체 칩(300)은 중앙처리장치(CPU), 멀티미디어 반도체, 주문형반도체(ASIC), 복합형반도체(MDL), 파워반도체 칩, 개별소자, 마이크로프로세서를 포함할 수 있다.
히트슬러그(100)는 전술한 도 1a에서 설명한 히트슬러그(100)일 수 있다. 그러나 도 1a의 히트슬러그(100) 대신 도 2a 또는 도 3의 히트슬러그(100a, 100b)가 본 실시예의 반도체 패키지(1000)에 채용될 수도 있다. 더 나아가, 어느 일 방향의 양 측면을 감싸고 타 방향으로는 오픈 된 측면부를 구비한 형태의 다른 히트슬러그가 채용될 수도 있다. 히트슬러그 구조에 대해서는 도 1a 내지 도 3에서 상세히 설명하였으므로 여기에서는 생략한다.
이러한 히트슬러그(100)는 컨벡스(135) 부분을 통해 PCB(200) 상에 접착 및 고정될 수 있다. 히트슬러그(100)는 도시된 바와 같이 측면부(120)가 반도체 칩(300)의 양 측면을 감싸는 구조로 PCB(200) 상에 배치될 수 있다. 또한, 도 5a 내지 도 8에서 설명하겠지만, 히트슬러그(100)는 몰딩 공정에서 몰딩 수지가 진행하는 방향으로 측면부(120)의 오픈 부분이 배치되는 구조로 PCB(200) 상에 배치될 수 있다. 그에 따라, 몰딩 공정에서 몰딩 수지가 원활하게 진행하는데 기여할 수 있다.
히트슬러그(100)는 도 4a에 도시된 바와 같이 상면부(110)가 몰딩 수지(400)로부터 노출되는 구조로 밀봉될 수 있다. 예컨대, 히트슬러그(100)는 몰딩 수지(400)를 통해 측면부(120) 및 하면부(130)는 밀봉되나 상면부(110)는 밀봉되지 않고 그 상면이 외부로 노출될 수 있다. 이와 같이 상면부(110)가 외부로 노출됨으로써, 열 방출 효과를 극대화할 수 있다. 히트슬러그(100)는 하면부(130)가 밀봉 수지로 완전히 밀봉될 수 있도록 PCB(200)의 사이즈보다는 작을 수 있다.
한편, 히트슬러그(100)가 금속으로 이루어졌다는 점에 기인하여 히트슬러그를 그라운드 전원에 연결함으로써, 열 방출 기능과 함께 외부 노이즈 등을 차단하는 기능을 하게 할 수 있다. 예컨대, 히트슬러그(100)를 컨벡스(135)를 통해 PCB(200) 상의 패드에 전기적으로 연결하고, 그러한 패드가 관통 콘택(220)을 통해 그라운드로 연결될 솔더 볼에 전기적으로 연결됨으로써, 차후에 솔더 볼을 통해 그라운드 전원이 인가될 때, 히트슬러그(100)가 그라운드 효과를 발휘하여 노이즈 등을 차단할 수 있다. 물론, 히트슬러그(100)가 그라운드로 연결되지 않을 수도 있다.
본 실시예의 반도체 패키지(1000)는 반도체 칩의 어느 일 방향의 양 측면을 감싸고 그에 수직하는 타 방향으로는 오픈 된 측면부를 구비한 히트슬러그를 채용함으로써, 안정적인 몰딩 공정을 통해 와이어의 스위핑 문제나 몰딩 수지의 보이드 발생 문제를 해결한 반도체 패키지를 구현할 수 있도록 한다.
도 5a 내지 도 8은 도 4a의 반도체 패키지를 제조하는 방법을 보여주는 평면도들 및 단면도들로서, 도 5b, 6b 및 7b 각각은 도 5a, 6a 및 7a의 I-I'를 보여주는 단면도들이다.
도 5a 및 도 5b를 참조하면, 먼저, 다수의 반도체 칩(300)을 PCB 원판(200a) 상에 실장한다. 구체적으로, 다수의 반도체 칩(300)을 PCB 원판(200a) 상에 접착제 등을 통해 M x N 행렬 구조로 배치 및 고정한다. 여기서, M과 N은 2 이상의 정수 일 수 있다. 반도체 칩(300)을 고정 후, 금 또는 구리선 등의 와이어(330)를 이용하여 반도체 칩(300)을 PCB 원판(200a) 상의 배선, 예컨대 패드에 전기적으로 연결한다.
도시된 바와 같이 PCB 원판(200a) 내에는 다수의 관통 콘택(220)이 형성될 수 있다. 관통 콘택(220)은 PCB 원판(200a)의 상면 상에 형성된 패드와 하면으로 부착되는 솔더 볼을 전기적으로 연결할 수 있다. 그에 따라, 반도체 칩(300)은 와이어, 패드, 및 관통 콘택을 통해 솔더 볼에 전기적으로 연결될 수 있다.
한편, 전술한 바와 같이, 와이어를 통한 연결 대신 미세 범프 등을 통한 플립-칩 방식으로 반도체 칩(300)을 PCB 원판(200a) 상에 실장할 수도 있음은 물론이다.
도 6a 및 6b를 참조하면, 반도체 칩(300) 실장 후, 히트슬러그(100)를 반도체 칩(300)을 둘러싸도록 PCB 원판(200a) 상에 배치 고정한다. 히트슬러그(100)의 고정은 히트슬러그(100)의 컨벡스(135) 부분을 PCB 원판(200a) 상의 그라운드로 연결되는 패드에 도전성 접착제 등을 통해 부착함으로써 이루어질 수 있다. 경우에 따라, 컨벡스(135) 부분을 패드로 부착하지 않고 PCB 원판(200a)의 절연 영역 상으로 부착할 수도 있다. 또한, 히트슬러그(100)는 열에 의한 변형을 방지하고 조립 정밀도를 향상시키기 위하여 유닛(unit) 단위로 구성하여 PCB 원판(200a) 상에 배치 고정할 수 있다.
히트슬러그(100)는 도시된 바와 같이 측면부(120)가 반도체 칩(300)의 어느 일 방향 양 측면을 감싸고, 반도체 칩(300)의 타 방향 양 측면은 오픈 되도록 배치될 수 있다. 한편, 이러한 히트슬러그(100)는 몰딩 공정에서 몰딩 수지의 흐름을 원활하게 하도록 배치될 수 있다. 예컨대, PCB 원판(200a)의 게이트 면(G)에서 벤트 면(V) 방향으로 히트슬러그(100)의 오픈 부분이 향하도록 배치될 수 있다. 그에 따라, 히트슬러그(100)의 측면부(120)는 게이트 면(G)에 수직하는 PCB 원판(200a) 양 측면을 향하도록 배치되게 된다.
도 7a 및 7b를 참조하면, 트랜스퍼(transfer) 몰딩 공정을 통해, 반도체 칩(300)과 히트슬러그(100)를 밀봉하는 공정을 수행한다. 예컨대, 반도체 칩(300) 및 히트슬러그(100)가 실장된 PCB 원판(200a)을 트랜스퍼 몰딩을 위한 주형(mold) 내에 삽입시키고 화살표와 같이 게이트 면(G)으로부터 몰딩 수지(400)를 주입함으로써 몰딩 공정이 진행하게 된다. 이러한 몰딩 공정에서, 히트슬러그(100)의 측면부(120)가 몰딩 수지(400)가 흘러가는 방향으로 오픈 된 구조를 가짐으로써, 몰딩 수지(400)가 저항없이 원활하게 진행할 수 있다.
기존에 사면으로 측면부가 구비된 히트슬러그의 경우 측면부가 몰딩 수지의 흐름을 방해하여, 와이어의 스위핑이 발생하고, 또한 히트슬러그 내의 영역에 몰딩 수지의 보이드가 발생하는 등의 불량이 다수 존재하였다. 또한, 그러한 불량 등의 영향으로 일행 다수열의 구조로 몰딩 공정을 진행하였다.
그러나 본 실시예의 반도체 패키지 제조방법에서는 반도체 칩의 양 측면을 감싸되, 몰딩 수지가 진행하는 방향으로는 오픈 된 측면부를 구비한 히트슬러그를 채용함으로써, 몰딩 수지가 오픈 된 부분을 통해 원활하게 진행하도록 하여, 상기 와이어 스위핑 발생 문제나 몰딩 수지의 보이드 발생 문제를 효과적으로 해결할 수 있다. 또한, 상기 문제들의 해결에 기인하여, 다수행 다수열, 예컨대, M x N 행렬 구조로 몰딩 공정을 진행함으로써, 반도체 패키지의 제조에 있어서의 생산성 증가 및 원가를 절감할 수 있다.
도 8을 참조하면, 몰딩 공정 완료 후, PCB 원판(200a) 하면으로 솔더 볼(500)을 부착하고, 각각 반도체 칩(300)을 포함한 개별 반도체 패키지(1000)로 개별화하여 도 4a 내지 4d의 반도체 패키지를 완성한다. 개별화 공정은 블레이드(700)를 통해 수행할 수 있다. 블레이드(700) 대신 레이저를 이용하여 개별화 공정이 수행될 수도 있음은 물론이다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a, 100b: 히트슬러그, 110, 110b: 상면부, 120, 120b: 측면부, 122, 124: 제1 및 제2 측부, 130, 130a, 130b: 하면부, 132, 134: 제1 및 제2 하부, 135, 135a: 컨벡스, 200: PCB, 200a: PCB 원판, 220: 관통 콘택, 300: 반도체 칩, 320: 접착제, 330: 와이어, 400: 몰딩 수지, 500: 솔더 볼

Claims (6)

  1. 상면이 평평하고 원형 또는 다각형 형태를 갖는 상면부;
    상기 상면부로부터 하부로 연장되고, 상기 상면부 하부의 공간을 제1 방향으로 서로 마주보며 둘러싸고 하부로 갈수록 서로 멀어지는 제1 측부 및 제2 측부를 구비하고, 상기 제1 방향에 수직하는 제2 방향 양 측면으로는 오픈 되어 있는 측면부; 및
    상기 제1 측부 및 제2 측부로부터 각각 상기 제1 방향 외곽으로 상기 상면부에 평행하게 연장되고, 서로 대칭인 제1 하부 및 제2 하부를 구비한 하면부;를 포함하고,
    상기 제1 하부는 상기 제1 측부에 접하는 내변, 상기 내변에 반대되고 상기 제2 방향으로 연장하는 외변, 및 상기 내변과 외변을 연결하는 연결변으로 둘러싸이며, 상기 제1 하부는 상기 외변과 연결변이 만나는 모서리 부분의 하면에 돌출된 컨벡스를 구비하는 것을 특징으로 하는 히트슬러그.
  2. 인쇄회로기판(Printed Circuit Board: PCB);
    상기 PCB의 상면에 실장된 반도체 칩;
    상기 반도체 칩을 덮는 제1 항의 히트슬러그;
    상기 반도체 칩 및 상기 히트슬러그를 밀봉하되, 상기 히트슬러그의 상기 상면부가 노출되도록 밀봉하는 몰딩 수지; 및
    상기 PCB의 하면에 배치되는 솔더 볼;을 포함하는 반도체 패키지.
  3. 제2 항에 있어서,
    상기 반도체 칩은 상기 상면부 하부의 공간으로 배치되어 상기 측면부에 의해 양 측면이 둘러싸이고, 와이어 본딩 또는 플립 칩 본딩으로 상기 PCB에 실장되며,
    상기 히트슬러그는, 상기 제1 하부 및 제2 하부의 상기 컨벡스를 통해 상기 PCB에 부착 및 고정되고, 그라운드로 연결되는 상기 솔더 볼에 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
  4. 직사각형 형태의 PCB 원판 상에 다수의 반도체 칩을 실장하는 단계;
    상기 PCB 원판 상에, 상기 반도체 칩 각각을 둘러싸도록 다수의 제1 항의 히트슬러그를 부착시키는 단계;
    상기 PCB 원판 상의 상기 반도체 칩 및 히트슬러그를 몰딩 수지로 밀봉하는 단계; 및
    상기 반도체 칩을 각각 구비한 다수의 반도체 패키지로 개별화하는 단계;를 포함하고,
    상기 히트슬러그를 부착시키는 단계에서, 상기 히트슬러그의 오픈 된 부분이 상기 PCB 원판의 일 측면으로 향하도록 상기 히트슬러그를 부착시키며,
    상기 밀봉하는 단계에서, 상기 몰딩 수지가 상기 PCB의 상기 일 측면으로부터 상기 히트슬러그의 오픈 된 부분으로 흘러가도록 트랜스퍼 몰딩 공정을 진행하며, 상기 히트슬러그의 상면부가 노출되도록 밀봉하는 것을 특징으로 하는 반도체 패키지 제조방법.
  5. 제4 항에 있어서,
    상기 반도체 칩을 실장하는 단계에서,
    다수의 상기 반도체 칩을 M x N 행렬 구조로 실장하며,
    상기 M 및 N은 1보다 큰 정수인 것을 특징으로 하는 반도체 패키지 제조방법.
  6. 제4 항에 있어서,
    상기 히트슬러그를 부착시키는 단계에서, 유닛 단위로 상기 제1 하부 및 제2 하부의 상기 컨벡스를 통해 상기 PCB 원판에 고정 및 부착하는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020130070485A 2013-06-19 2013-06-19 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 KR101459566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130070485A KR101459566B1 (ko) 2013-06-19 2013-06-19 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130070485A KR101459566B1 (ko) 2013-06-19 2013-06-19 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101459566B1 true KR101459566B1 (ko) 2014-11-10

Family

ID=52287465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130070485A KR101459566B1 (ko) 2013-06-19 2013-06-19 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101459566B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062130A (ko) 2019-11-20 2021-05-31 (주)에이티세미콘 반도체 패키지
KR20210062131A (ko) 2019-11-20 2021-05-31 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070115668A (ko) * 2006-06-01 2007-12-06 브로드콤 코포레이션 상부 및 하부의 통합된 열 확산기들을 갖는 리드프레임ｉｃ 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070115668A (ko) * 2006-06-01 2007-12-06 브로드콤 코포레이션 상부 및 하부의 통합된 열 확산기들을 갖는 리드프레임ｉｃ 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062130A (ko) 2019-11-20 2021-05-31 (주)에이티세미콘 반도체 패키지
KR20210062131A (ko) 2019-11-20 2021-05-31 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US10475749B2 (en) Semiconductor package
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US8564108B2 (en) Semiconductor device with heat spreader
US7339278B2 (en) Cavity chip package
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
JP2006522478A (ja) プロセッサ及びメモリパッケージアッセンブリを含む半導体マルチパッケージモジュール
TWI685071B (zh) 半導體封裝結構
US9271388B2 (en) Interposer and package on package structure
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW201537719A (zh) 堆疊型半導體封裝
KR20150047168A (ko) 반도체 패키지
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
CN112310064A (zh) 半导体封装件及其制造方法
TWI654722B (zh) 半導體裝置
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
US10008441B2 (en) Semiconductor package
JP2009283835A (ja) 半導体装置及びその製造方法
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법
WO2014171403A1 (ja) 半導体装置
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法
JP2015109336A (ja) 半導体装置

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170906

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 6