JP2016092300A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2016092300A
JP2016092300A JP2014227144A JP2014227144A JP2016092300A JP 2016092300 A JP2016092300 A JP 2016092300A JP 2014227144 A JP2014227144 A JP 2014227144A JP 2014227144 A JP2014227144 A JP 2014227144A JP 2016092300 A JP2016092300 A JP 2016092300A
Authority
JP
Japan
Prior art keywords
main body
semiconductor device
wiring board
semiconductor element
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014227144A
Other languages
English (en)
Other versions
JP2016092300A5 (ja
Inventor
小澤　隆史
Takashi Ozawa
隆史 小澤
一貴 徳永
Kazuki Tokunaga
一貴 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014227144A priority Critical patent/JP2016092300A/ja
Priority to US14/886,312 priority patent/US9666506B2/en
Publication of JP2016092300A publication Critical patent/JP2016092300A/ja
Publication of JP2016092300A5 publication Critical patent/JP2016092300A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】薄型化が可能な半導体装置を提供する。
【解決手段】半導体装置１０は、配線基板２０と、配線基板２０に実装された半導体素子３０と、半導体素子３０の背面に接着剤４０を介して設けられた放熱板５０と、放熱板５０と配線基板２０との間に充填された封止樹脂６０とを有する。放熱板５０は、半導体素子３０と平面視で重なるように形成され、半導体素子３０の平面形状よりも平面形状が大きく形成された本体部５１と、本体部５１と一体に形成され、本体部５１の端部から外側に突出するように形成され、本体部５１よりも低い位置に設けられた突出部５２とを有する。封止樹脂６０は、突出部５２の上下両面を被覆するように形成されている。本体部５１の上面５１Ａは、封止樹脂６０から露出されている。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
ＣＰＵ（Central Processing Unit）等に使用される半導体素子の高性能化・高速度化に伴って、その半導体素子から発熱する発熱量が年々増大している。この発熱量の増大に伴って半導体素子の温度が上昇すると、動作速度の低下や故障などの問題が生じる。
そこで、このような問題の発生を回避するために、半導体素子を放熱・冷却する技術が様々提案されている（例えば、特許文献１参照）。例えば、配線基板に実装された半導体素子上に、接着剤を介して、高熱伝導性の金属からなる放熱板を熱的に接続した構造を有する半導体装置が提案されている。この場合、冷却すべき半導体素子の発する熱は、接着剤を通じて放熱板に拡散されて大気中に放熱される。これにより、半導体素子の発する熱が効率良く放熱され、半導体素子の温度上昇が抑制される。
特開２００９−３０２５５６号公報
ところが、上述した半導体装置では、装置全体の機械的強度を十分に確保するために、配線基板及び放熱板を相応の厚さに形成する必要がある。このため、半導体装置全体の薄型化が阻害されるという問題がある。
本発明の一観点によれば、配線基板と、前記配線基板に実装された半導体素子と、前記半導体素子の上面に接着剤を介して設けられた放熱板と、前記放熱板と前記配線基板との間に充填された封止樹脂と、を有し、前記放熱板は、前記半導体素子と平面視で重なるように形成され、前記半導体素子の平面形状よりも平面形状が大きく形成された本体部と、前記本体部と一体に形成され、前記本体部の端部から外側に突出するように形成され、前記本体部よりも低い位置に設けられた突出部と、を有し、前記封止樹脂は、前記突出部の上下両面を被覆するように形成され、前記本体部の上面は、前記封止樹脂から露出されている。
本発明の一観点によれば、半導体装置全体を薄型化できるという効果を奏する。
（ａ）は、第１実施形態の半導体装置を示す概略断面図（図２における１ａ−１ａ断面図）、（ｂ）は、第１実施形態の半導体装置を示す側面図。 第１実施形態の半導体装置を示す概略平面図。 （ａ）は、第１実施形態の半導体装置の製造方法を示す概略平面図、（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図（図３（ａ）における３ｂ−３ｂ断面図）。 第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）は、第１実施形態の半導体装置の製造方法を示す概略平面図、（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図（図５（ａ）における５ｂ−５ｂ断面図）。 （ａ），（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）は、第２実施形態の半導体装置を示す概略断面図（図８における７ａ−７ａ断面図）、（ｂ）は、第２実施形態の半導体装置を示す側面図。 第２実施形態の半導体装置を示す概略平面図。 （ａ）は、第２実施形態の半導体装置の製造方法を示す概略平面図、（ｂ）は、第２実施形態の半導体装置の製造方法を示す概略断面図（図９（ａ）における９ｂ−９ｂ断面図）。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図６に従って第１実施形態を説明する。
図１（ａ）に示すように、半導体装置１０は、ＢＧＡ（Ball Grid Array）型の配線基板２０と、その配線基板２０の上面に実装された半導体素子３０と、半導体素子３０上に接着剤４０を介して配置された放熱板５０と、半導体素子３０等を封止する封止樹脂６０とを有している。
配線基板２０は、基板本体２１と、接続用パッド２２と、はんだボール２３とを有している。基板本体２１としては、接続用パッド２２とはんだボール２３とが基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、基板本体２１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体２１の内部に配線層が形成される場合には、例えば、複数の配線層が層間絶縁層を介して積層され、各配線層と各層間絶縁層に形成されたビアとによって接続用パッド２２とはんだボール２３とが電気的に接続されている。また、基板本体２１の内部に配線層が形成されない場合には、例えば、基板本体２１を厚さ方向に貫通する貫通電極によって接続用パッド２２とはんだボール２３とが電気的に接続されている。基板本体２１としては、例えば、コア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。なお、基板本体２１の厚さは、例えば、５０〜２００μｍ程度とすることができる。
接続用パッド２２は、基板本体２１の上面２１Ａに形成されている。接続用パッド２２の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
はんだボール２３は、基板本体２１の下面に形成されている。はんだボール２３の材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金などを用いることができる。このはんだボール２３は、例えば、マザーボード等と接続される外部接続端子として機能する。
半導体素子３０は、例えば、シリコン（Ｓｉ）等からなる薄板化された半導体基板上に、半導体集積回路（図示略）が形成された回路形成面（ここでは、下面）側がパッシベーション膜で覆われ、その回路形成面に接続端子３１が配設された構造を有している。
半導体素子３０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子３０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。半導体素子３０の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、半導体素子３０は、平面視略正方形状に形成されている。半導体素子３０の大きさは、例えば、平面視で１０ｍｍ×１０ｍｍ程度とすることができる。半導体素子３０の厚さは、例えば、１０〜１００μｍ程度とすることができる。
半導体素子３０は、例えば、配線基板２０にフリップチップ実装されている。すなわち、半導体素子３０は、接続端子３１を介して、配線基板２０の接続用パッド２２と電気的に接続されている。接続端子３１としては、例えば、金（Ａｕ）バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金などを用いることができる。
半導体素子３０の下面（回路形成面）と基板本体２１の上面２１Ａ（つまり、配線基板２０の上面）との間にはアンダーフィル樹脂３５が充填されている。アンダーフィル樹脂３５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
半導体素子３０の回路形成面と反対側の背面（ここでは、上面）には、接着剤４０が形成されている。接着剤４０としては、例えば、シリコンポリマー系の樹脂や、熱伝導部材（ＴＩＭ：Thermal Interface Material）を用いることができる。熱伝導部材の材料としては、例えば、熱伝導性の良い高電気伝導材であるインジウム等を用いることができる。また、熱伝導部材の他の例としては、高電気伝導材を含有するシリコングリース、或いは金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いることができる。接着剤４０は、半導体素子３０と放熱板５０とを接着する機能と、半導体素子３０と放熱板５０とを熱的に接続する機能とを有している。なお、接着剤４０の厚さは、例えば、２０〜３０μｍ程度とすることができる。
放熱板５０は、半導体素子３０の背面上に接着剤４０を介して設けられている。放熱板５０は、ヒートスプレッダとも呼ばれる。放熱板５０は、半導体素子３０が発する熱の密度を分散させる機能を有する。また、放熱板５０は、半導体素子３０上に設けられているため、半導体素子３０を機械的に保護する機能も有する。放熱板５０の材料としては、熱伝導率の良好な材料であることが好ましい。例えば、放熱板５０の材料としては、Ｃｕ、Ａｇ、アルミニウム（Ａｌ）又はそれらの合金等を用いることができ、本実施形態ではＡｌを用いる。なお、放熱板５０の材料としては、熱伝導率が良好な材料であれば、金属以外の材料を用いることもできる。
放熱板５０は、平板状に形成された本体部５１と、本体部５１と一体的に形成され、本体部５１の端部から外側に突出された突出部５２とを有している。本体部５１の下面は、接着剤４０を介して半導体素子３０の背面に熱的に結合されている。これにより、半導体素子３０から発生する熱は、接着剤４０を介して放熱板５０に放熱される。また、本体部５１の上面５１Ａは、封止樹脂６０から露出されている。
突出部５２は、本体部５１よりも低い位置に配置されている。突出部５２は、本体部５１と連続して形成された接続部５３及び延出部５４を有している。接続部５３は、本体部５１と、その本体部５１よりも低い位置の平面上に形成された延出部５４とを接続する。本例の接続部５３は、本体部５１の端部から基板本体２１の外周縁側に向かって斜め下方に屈曲形成されている。また、本例の延出部５４は、接続部５３の端部から本体部５１の端部とは反対方向の外周縁側に向かって略水平に屈曲形成されている。延出部５４は、例えば、その上面５４Ａが本体部５１の上面５１Ａと平行となるように形成されている。本例では、延出部５４の下面が、本体部５１の下面及び半導体素子３０の背面（ここでは、上面）よりも低い位置であって、且つ半導体素子３０の回路形成面（ここでは、下面）よりも高い位置に形成されている。これら本体部５１と接続部５３と延出部５４とによって段差部が形成されている。
図２に示すように、本体部５１は、例えば、平面視略正方形状に形成されている。本例の本体部５１の平面形状は、正方形の角部が面取りされるように形成されている。このため、本例の本体部５１は、平面視略八角形状に形成されている。本体部５１の平面形状は、基板本体２１の平面形状よりも一回り小さく形成されている。また、本体部５１の平面形状は、半導体素子３０の平面形状よりも一回り大きく形成されている。このため、封止樹脂６０から露出される露出面となる本体部５１の上面５１Ａの平面形状は、半導体素子３０の平面形状よりも大きく形成されている。
突出部５２は、面取りされた本体部５１の角部（コーナー）から配線基板２０の角部に向かって突出するように形成されている。本例の突出部５２は、平面視において配線基板２０の対角線に沿った方向に延びるように形成されている。このように、突出部５２は、本体部５１の角部のみに対応して形成されている。このため、図１（ｂ）及び図２に示すように、配線基板２０の外周領域と平面視で重なる領域には、その四隅に突出部５２が設けられるのみで、その他の部分には放熱板５０が設けられていない。
図１（ａ）に示すように、放熱板５０の下面と基板本体２１の上面２１Ａとの間の空間には、半導体素子３０等を封止する封止樹脂６０が充填されている。この封止樹脂６０は、突出部５２（接続部５３及び延出部５４）の上面を被覆するように形成されている。このため、突出部５２は、その上下両面が封止樹脂６０によって被覆（封止）されている。また、放熱板５０が形成されていない基板本体２１の外周領域に形成された封止樹脂６０は、本体部５１の側面及び突出部５２の側面を被覆するように形成されている。この外周領域に形成された封止樹脂６０の上面６０Ａは、例えば、本体部５１の上面５１Ａと略面一に形成されている。また、封止樹脂６０の外側面は、突出部５２の延出部５４の外側面及び基板本体２１の外側面と略面一に形成されている。
このような封止樹脂６０により、放熱板５０が配線基板２０に対して固定されるとともに、半導体素子３０が封止される。すなわち、封止樹脂６０は、配線基板２０と放熱板５０とを接着する接着剤として機能するとともに、半導体素子３０を保護する保護層として機能する。また、封止樹脂６０を設けたことにより、半導体装置１０全体の機械的強度を高めることができる。このため、配線基板２０及び放熱板５０を薄型化することができ、半導体装置１０全体を薄型化することができる。
封止樹脂６０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、封止樹脂６０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂にシリカ等のフィラーを混入した樹脂材を用いることができる。フィラーとしては、シリカ等の周知の無機化合物、又は、有機化合物等を用いることができる。また、封止樹脂６０としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
ここで、図１（ｂ）に示した半導体装置１０の側面は、例えば、製造過程においてダイシングブレード等によって切断された切断面である。この半導体装置１０の側面には、基板本体２１の外側面と、封止樹脂６０の外側面と、突出部５２の延出部５４の外側面とが露出されている。そして、上述したように、これら基板本体２１の外側面、封止樹脂６０の外側面、延出部５４の外側面が略面一に形成されている。このとき、上下両面が封止樹脂６０によって被覆され、その封止樹脂６０内に埋め込まれた延出部５４の外側面は、封止樹脂６０の厚さ方向の中途位置において封止樹脂６０から露出されている。
次に、半導体装置１０の製造方法について説明する。なお、説明の便宜上、最終的に半導体装置１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図３（ａ）及び図３（ｂ）に示す工程では、まず、配線基板２０を用意する。配線基板２０の基板本体２１としては、半導体装置１０が多数個取れる大判の基板が使用される。詳述すると、基板本体２１には、半導体装置１０に対応する構造体が形成される個別領域Ｃ１がマトリクス状（図３（ａ）では、４×３）に形成されている。なお、大判の基板本体２１は、最終的に破線で示した切断線Ｄ１に沿ってダイシングブレード等によって切断され、個々の半導体装置１０として切り出される。
また、各個別領域Ｃ１には、図３（ｂ）に示した構造体、つまり基板本体２１と、基板本体２１の上面２１Ａに形成された接続用パッド２２とを有する構造体が形成されている。この構造体は、公知の製造方法により製造することが可能であるため、ここでは説明を省略する。
続いて、各個別領域Ｃ１の接続用パッド２２に、半導体素子３０の接続端子３１をフリップチップ接合する。次いで、基板本体２１の上面２１Ａと半導体素子３０の回路形成面との間にアンダーフィル樹脂３５を形成する。
次に、図４に示す工程では、各半導体素子３０の背面上に接着剤４０を形成する。例えば、半導体素子３０の背面上に熱硬化型の接着剤４０を塗布する。
続いて、図５（ａ）及び図５（ｂ）に示すように、複数の放熱板５０が連結された大判の放熱板５５を用意する。放熱板５５には、基板本体２１の個別領域Ｃ１に対応して複数の個別領域Ｅ１がマトリクス状（図５（ａ）では、４×３）、具体的には個別領域Ｃ１と同一の平面配置で形成されている。また、放熱板５５は、複数の個別領域Ｅ１を囲むように形成されたフレーム部５６を有している。
各個別領域Ｅ１には、その個別領域Ｅ１の平面視略中央部に形成された本体部５１と、その本体部５１の四隅から個別領域Ｅ１の角部に向かって突出された突出部５２とを有する放熱板５０が形成されている。換言すると、各個別領域Ｅ１には、本体部５１及び突出部５２を画定する開口部５０Ｘが形成されている。開口部５０Ｘは各個別領域Ｅ１間の領域に形成されており、この開口部５０Ｘによって、隣り合う放熱板５０の本体部５１同士が離間して形成されている。また、開口部５０Ｘの形成により、各個別領域Ｅ１の境界（破線参照）を含む外周領域には、各放熱板５０のうちの突出部５２のみが配置されている。
各放熱板５０の突出部５２は、隣り合う放熱板５０の突出部５２又はフレーム部５６と連結されている。具体的には、各放熱板５０は隣り合う放熱板５０と互いの突出部５２を介して連結され、外側に配置された放熱板５０の突出部５２がフレーム部５６と連結されている。このように、複数の放熱板５０がフレーム部５６によって支持され、各本体部５１がフレーム部５６及び突出部５２によって支持されている。このため、放熱板５５では、突出部５２が本体部５１を支持する吊り部として機能する。そして、突出部５２は例えば段差加工により形成され、図５（ｂ）に示すように、その突出部５２と本体部５１とによって段差部が形成されている。ここで、突出部５２は、本体部５１の端部から斜め下方に傾斜して形成された接続部５３と、本体部５１と略平行に形成された延出部５４とを有している。なお、以上説明した大判の放熱板５５は、例えば、プレス加工、鍛造加工や機械切削などにより製造される。例えば、放熱板５５は、金属板を型抜きした後にプレス加工して製造される。
次に、図６（ａ）に示す工程では、配線基板２０上に、放熱板５５を配置する。具体的には、配線基板２０の４×３個の個別領域Ｃ１と、放熱板５５の４×３個の個別領域Ｅ１とがそれぞれ上下に整列するように、放熱板５５を配線基板２０上に配置する。より具体的には、各放熱板５０の本体部５１の下面が各半導体素子３０の背面に対向するように、且つ各放熱板５０の延出部５４が個別領域Ｃ１の境界（つまり、切断線Ｄ１）となる基板本体２１の上面２１Ａと対向するように、半導体素子３０上に放熱板５５を配置する。このとき、放熱板５０のうち延出部５４のみが切断線Ｄ１上に配置される。
続いて、半導体素子３０の背面上に、接着剤４０を介して放熱板５５を接着する。例えば、上述のように配置した配線基板２０、接着剤４０及び放熱板５０を加熱及び加圧することにより、各放熱板５０の本体部５１の下面を接着剤４０に当接するとともに、接着剤４０を硬化する。これにより、放熱板５５（放熱板５０）が接着剤４０を介して半導体素子３０に接合される。例えば、図４に示した構造体と、図５（ｂ）に示した放熱板５５とを重ね合わせ、一対のプレス熱盤の間に配置し、真空プレスなどにより上下両面から加熱及び加圧することによって、図６（ａ）に示すような一体構造を得ることができる。
本工程では、複数の放熱板５０が連結された大判の放熱板５５を半導体素子３０上に接着するようにしたため、複数（ここでは、１２個）の放熱板５０を各個別領域Ｃ１の半導体素子３０上に一括して接着することができる。したがって、個々に切断された放熱板５０を半導体素子３０上に個別に接着する場合に比べて、複数の放熱板５０を接着するための工数を削減することができる。
次に、図６（ｂ）に示す工程では、配線基板２０と放熱板５５との間の空間及び放熱板５５の開口部５０Ｘ（図５（ａ）参照）を充填し、突出部５２の上面を被覆する封止樹脂６０を形成する。この封止樹脂６０は、本体部５１の側面を被覆するように、且つ、本体部５１よりも低い位置に形成された突出部５２の上下両面を被覆するように形成される。また、突出部５２の上面を被覆する封止樹脂６０及び開口部５０Ｘを充填する封止樹脂６０、つまり各個別領域Ｃ１の外周領域に形成された封止樹脂６０の上面６０Ａが本体部５１の上面５１Ａと略面一に形成される。このような封止樹脂６０によって、配線基板２０と放熱板５０とが強固に固定される。また、封止樹脂６０によって、半導体素子３０が封止される。
例えば、封止樹脂６０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図６（ａ）に示した構造体を金型内に収容し、その金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることで、封止樹脂６０を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
続いて、各個別領域Ｃ１における基板本体２１の下面にはんだボール２３を形成する。以上の製造工程により、各個別領域Ｃ１に半導体装置１０に対応する構造体を製造することができる。
その後、図６（ｂ）に示す構造体を切断線Ｄ１に沿ってダイシングブレード等によって切断する。具体的には、切断線Ｄ１上の基板本体２１、封止樹脂６０及び突出部５２の延出部５４を切断する。これにより、本実施形態の半導体装置１０が個片化され、複数の半導体装置１０が製造される。なお、個片化後の半導体装置１０の切断面には、基板本体２１、封止樹脂６０及び延出部５４の外側面が露出される。
本工程は、ダイシングブレード等によって、例えば基板本体２１の下面側から切断線Ｄ１に沿って切断が行われる。このとき、図６（ｂ）に示した構造体では、切断線Ｄ１（切断領域）上には放熱板５０のうち突出部５２の延出部５４のみが配置され、その延出部５４の上面５４Ａが封止樹脂６０によって被覆されている。このため、図６（ｂ）に示した構造体における切断線Ｄ１上の上面には、金属板である放熱板５０（延出部５４）が露出されていない。したがって、ダイシングブレードによって基板本体２１の下面側から切断が行われる場合であっても、切断面にバリ（ここでは、メタルバリ）が発生することを抑制することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）配線基板２０に半導体素子３０をフリップチップ実装し、その半導体素子３０の背面上に接着剤４０を介して放熱板５０を接着し、その放熱板５０と配線基板２０との間の空間を充填する封止樹脂６０を形成するようにした。この封止樹脂６０を設けたことにより、半導体装置１０全体の機械的強度を高めることができる。これにより、半導体装置１０の反りを効果的に低減することができる。また、配線基板２０及び放熱板５０を薄型化することが可能となるため、半導体装置１０全体の薄型化を図ることができる。
（２）放熱板５０の一部である突出部５２の上下両面を被覆する封止樹脂６０を形成するようにした。これにより、突出部５２が封止樹脂６０内に埋め込まれるため、放熱板５０が半導体素子３０から脱離することを好適に抑制できる。
（３）封止樹脂６０から上面５１Ａが露出される本体部５１の外形（平面形状）を半導体素子３０の外形（平面形状）よりも大きく形成した。これにより、半導体素子３０から発する熱を、放熱板５０（本体部５１）によって大気中に効率良く放熱させることができる。ひいては、半導体装置１０における放熱性を向上させることができる。
（４）ところで、半導体装置１０を個片化する際に、切断線Ｄ１上に放熱板５０が露出されていると、放熱板５０の切断面にバリが発生するという問題がある。例えば、封止樹脂６０を形成する前の図６（ａ）に示した構造体を切断線Ｄ１に沿って切断すると、放熱板５０の切断面にバリが発生する。なお、封止樹脂６０が形成された場合であっても、切断線Ｄ１上において封止樹脂６０から放熱板５０の上面が露出されている場合には、放熱板５０の切断面にバリが発生する。
これに対し、本実施形態では、切断線Ｄ１上に放熱板５０のうち突出部５２のみを配置し、その突出部５２の上下両面を被覆する封止樹脂６０を形成した後に、切断線Ｄ１上に形成された封止樹脂６０及び突出部５２等を切断するようにした。すなわち、切断線Ｄ１上において突出部５２が封止樹脂６０から露出されていない状態で、その切断線Ｄ１に沿って封止樹脂６０及び突出部５２等を切断するようにした。このため、切断面にバリが発生することを好適に抑制できる。
（５）複数の放熱板５０が連結された大判の放熱板５５において、隣り合う放熱板５０の間に開口部５０Ｘを形成し、本体部５１の角部のみから突出するように形成された突出部５２を介して隣り合う放熱板５０同士を連結するようにした。これにより、本体部５１の外周全面に突出部５２を設ける場合に比べて、切断線Ｄ１上に配置される突出部５２の領域を小さくすることができる。したがって、半導体装置１０の個片化の際における突出部５２（放熱板５０）の切断量を減らすことができる。この結果、製造時間を短縮することができ、製造コストの削減に貢献することができる。また、切断時におけるダイシングブレードの損傷を低減することができる。
（６）複数の放熱板５０が連結された大判の放熱板５５を半導体素子３０上に接着するようにした。このため、複数（ここでは、１２個）の放熱板５０を各個別領域Ｃ１の半導体素子３０上に一括して接着することができる。したがって、個々に切断された放熱板５０を半導体素子３０上に個別に接着する場合に比べて、複数の放熱板５０を接着するための工数を削減することができる。この結果、製造時間を短縮することができ、製造コストの削減に貢献することができる。
（第２実施形態）
以下、図７〜図９に従って第２実施形態を説明する。この実施形態の半導体装置１０Ａは、突出部５２の形成位置が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図８に示すように、半導体装置１０Ａにおける放熱板５０の本体部５１は、例えば、平面視略正方形状に形成されている。本体部５１の平面形状は、基板本体２１の平面形状よりも一回り小さく形成され、半導体素子３０の平面形状よりも一回り大きく形成されている。
突出部５２は、本体部５１の外形をなす各辺の任意の一箇所から外側に向かって突出するように形成されている。本例の突出部５２は、本体部５１の各辺の略中心部から外側に向かって突出するように形成されている。このため、図７（ｂ）及び図８に示すように、配線基板２０の外周領域と平面視で重なる領域には、その配線基板２０の各辺に対して１つの突出部５２が設けられるのみで、その他の部分には放熱板５０が設けられていない。
図７（ａ）に示すように、突出部５２は、上記第１実施形態と同様に、本体部５１の各辺の一箇所（端部）から斜め下方に屈曲形成された接続部５３と、接続部５３の端部から外側に向かって略水平に屈曲形成された延出部５４とを有している。そして、突出部５２の上下両面は封止樹脂６０によって被覆されている。
ここで、図７（ｂ）に示した半導体装置１０Ａの側面は、例えば、製造過程においてダイシングブレード等によって切断された切断面である。この半導体装置１０Ａの側面には、基板本体２１の外側面と、封止樹脂６０の外側面と、突出部５２の延出部５４の外側面とが露出されている。そして、これら基板本体２１の外側面、封止樹脂６０の外側面、延出部５４の外側面が略面一に形成されている。このとき、封止樹脂６０内に埋め込まれた延出部５４の外側面は、封止樹脂６０の厚さ方向の中途位置であって、且つ封止樹脂６０の外側面の幅方向（図中左右方向）の略中心位置において封止樹脂６０から露出されている。
以上説明した半導体装置１０Ａは、上記第１実施形態の半導体装置１０と略同様の製造方法により製造することができる。但し、製造過程で使用される大判の放熱板５５Ａの構造が異なるため、その放熱板５５Ａについて以下に説明する。ここでは、上記第１実施形態における放熱板５５との相違点を中心に説明する。
図９（ａ）に示すように、放熱板５５Ａの各個別領域Ｅ１には、その個別領域Ｅ１の平面視略中央部に形成された本体部５１と、その本体部５１の各辺の中心部から個別領域Ｅ１の外周縁側に向かって突出された突出部５２とを有する放熱板５０が形成されている。換言すると、各個別領域Ｅ１には、本体部５１及び突出部５２を画定する開口部５０Ｙが形成されている。開口部５０Ｙは各個別領域Ｅ１間の領域に形成されており、この開口部５０Ｙによって、隣り合う放熱板５０の本体部５１同士が離間して形成されている。また、開口部５０Ｙの形成により、各個別領域Ｅ１の境界（破線参照）を含む外周領域には、各放熱板５０のうちの突出部５２のみが配置されている。
各放熱板５０は隣り合う放熱板５０と互いの突出部５２を介して連結され、外側に配置された放熱板５０の突出部５２がフレーム部５６と連結されている。このように、本例の放熱板５５Ａでは、図中左右方向に延出された突出部５２及び図中上下方向に延出された突出部５２によって、隣り合う放熱板５０（本体部５１）同士が連結されている。なお、突出部５２は例えば段差加工により形成され、図９（ｂ）に示すように、その突出部５２と本体部５１とによって段差部が形成されている。以上説明した大判の放熱板５５Ａは、例えば、プレス加工、鍛造加工や機械切削などにより製造される。
以上説明した大判の放熱板５５Ａは、先の図６（ａ）に示した工程において、放熱板５５の代わりに用いられる。すなわち、放熱板５５Ａは、半導体素子３０の背面上に接着剤４０を介して接着される。その後、図６（ｂ）に示した工程及び切断工程を実施することにより、本実施形態の半導体装置１０Ａを製造することができる。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏することができる。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１０に示すように、延出部５４の上面５４Ａに切り欠き部５４Ｘを形成するようにしてもよい。切り欠き部５４Ｘは、延出部５４の接続部５３と接続される端部とは反対側の端部（つまり、配線基板２０の外周縁側の端部）における上面５４Ａに形成されている。このため、半導体装置１０Ｂでは、切り欠き部５４Ｘが形成されていない場合に比べて、封止樹脂６０の外側面から露出する延出部５４の外側面の面積が小さくなる。この場合には、例えば、半導体装置１０Ｂの個片化の際に切断部分となる延出部５４が薄くなるため、上記個片化の際における延出部５４（放熱板５０）の切断量を減らすことができる。なお、切り欠き部５４Ｘは、例えばプレス加工により、延出部５４の一部の厚さを薄くするように形成される。
なお、切り欠き部５４Ｘを、延出部５４の端部における下面に形成するようにしてもよい。
・あるいは、放熱板５５，５５Ａにおいて、個別領域Ｅ１の境界上に位置する延出部５４の厚さ方向の中途部に、その延出部５４を幅方向に貫通する貫通孔を形成するようにしてもよい。これによっても、半導体装置１０の個片化の際における延出部５４の切断量を減らすことができる。
・図１１に示すように、放熱板５０の突出部５２（ここでは、延出部５４）を、接着剤７０を介して、基板本体２１の上面２１Ａに形成されたグランド配線２４に接合するようにしてもよい。ここで、接着剤７０は、導電性を有する導電性接着剤である。接着剤７０としては、例えば、Ａｇペーストを用いることができる。この接着剤７０を介して、放熱板５０はグランド配線２４と電気的に接続されている。本例の放熱板５０の材料としては、Ｃｕ、Ａｇ、Ａｌ又はそれらの合金等の導電性を有する材料が用いられる。
グランド配線２４は、グランド電位とされた配線である。このため、グランド配線２４と電気的に接続される放熱板５０もグランド電位とされる。グランド配線２４は、基板本体２１の外周領域に形成され、アンダーフィル樹脂３５から露出されている。
このような半導体装置１０Ｃでは、放熱板５０を、半導体素子３０を電磁波等から保護するシールド層として機能させることができる。
・また、上記各実施形態及び上記各変形例の半導体装置１０，１０Ａ，１０Ｂにおいて、半導体装置１０Ｃと同様に基板本体２１の上面２１Ａにグランド配線２４を形成した上で、封止樹脂６０を、導電性を有する材料からなる封止樹脂に変更してもよい。この場合の放熱板５０は、導電性を有する封止樹脂を介してグランド配線２４と電気的に接続される。
・あるいは、半導体装置１０，１０Ａ，１０Ｂの個片化後に、放熱板５０と配線基板２０に形成されたグランド配線とを電気的に接続する金属層を形成するようにしてもよい。例えば、個片化後の半導体装置１０，１０Ａ，１０Ｂの側面に、封止樹脂６０から露出された放熱板５０（先端部５４）の外側面と基板本体２１から露出されたグランド配線とを接続する接続配線を形成するようにしてもよい。
・上記各実施形態及び上記各変形例における放熱板５０の接続部５３を、本体部５１の端部から下向きに垂直に屈曲させるようにしてもよい。
・上記各実施形態では、製造過程における配線基板２０を、マトリクス状に配列された複数の個別領域Ｃ１を有する配線基板に具体化した。これに限らず、例えば、個別領域Ｃ１が帯状に複数個配列された配線基板２０に具体化してもよい。すなわち、個別領域Ｃ１がＮ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）配列された配線基板であれば、その個別領域Ｃ１の配列は特に限定されない。
・上記各実施形態では、放熱板５５，５５Ａを、マトリクス状に配列された複数の放熱板５０が連結された大判の放熱板に具体化した。これに限らず、例えば、帯状に配列された複数の放熱板５０が連結された大判の放熱板に具体化してもよい。すなわち、Ｎ×Ｍ個の放熱板５０が連結された大判の放熱板であれば、その放熱板５０の配列は特に限定されない。
・上記各実施形態及び上記各変形例の配線基板２０に実装される半導体素子３０の個数は特に限定されない。例えば、配線基板２０に２個以上の半導体素子３０を実装するようにしてもよい。
・また、配線基板２０に半導体素子３０以外の電子部品を実装するようにしてもよい。
・上記各実施形態及び上記各変形例では、ＢＧＡ型の配線基板２０に具体化したが、ＰＧＡ（Pin Grid Array）型の配線基板やＬＧＡ（Land Grid Array）型の配線基板に具体化してもよい。
・上記各実施形態及び上記各変形例の放熱板５０の上方に放熱フィン、ヒートパイプやベーパチャンバなどの各種冷却・放熱手段を設けるようにしてもよい。
１０，１０Ａ〜１０Ｃ 半導体装置
２０ 配線基板
２１ 基板本体
２４ グランド配線
３０ 半導体素子
４０ 接着剤
５０ 放熱板
５１ 本体部
５２ 突出部
５３ 接続部
５４ 延出部
５４Ｘ 切り欠き部
５５，５５Ａ 大判の放熱板
６０ 封止樹脂
７０ 接着剤

Claims (8)

  1. 配線基板と、
    前記配線基板に実装された半導体素子と、
    前記半導体素子の上面に接着剤を介して設けられた放熱板と、
    前記放熱板と前記配線基板との間に充填された封止樹脂と、を有し、
    前記放熱板は、
    前記半導体素子と平面視で重なるように形成され、前記半導体素子の平面形状よりも平面形状が大きく形成された本体部と、
    前記本体部と一体に形成され、前記本体部の端部から外側に突出するように形成され、前記本体部よりも低い位置に設けられた突出部と、を有し、
    前記封止樹脂は、前記突出部の上下両面を被覆するように形成され、
    前記本体部の上面は、前記封止樹脂から露出されていることを特徴とする半導体装置。
  2. 前記突出部は、前記本体部の角部から外側に突出するように形成され、又は前記本体部の外形をなす各辺の１箇所から外側に突出するように形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記突出部は、前記本体部の端部から下方に屈曲された接続部と、前記接続部の端部から前記配線基板の外周縁に向かって前記本体部と平行となるように屈曲された延出部とを有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記延出部の外側面は、前記封止樹脂の外側面及び前記配線基板の外側面と面一になるように形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記延出部の前記接続部と接続される端部とは反対側の端部に切り欠き部が形成されていることを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記突出部は、導電性を有する接着剤を介して、前記配線基板の上面に形成されたグランド配線と電気的に接続されていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
  7. Ｎ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）の個別領域を有する配線基板を準備し、前記各個別領域における前記配線基板の上面に半導体素子を実装する工程と、
    本体部と、前記本体部と一体に形成され、前記本体部の端部から外側に突出して前記本体部と段差状に形成された突出部とを有する放熱板がＮ×Ｍ個連結された大判の放熱板を準備する工程と、
    前記本体部が前記半導体素子と平面視で重なるように、前記半導体素子の背面上に接着剤を介して前記大判の放熱板を接着する工程と、
    前記大判の放熱板と前記配線基板との間の空間を充填し、前記突出部の上下両面を被覆し、前記本体部の上面を露出する封止樹脂を形成する工程と、
    切断領域上に配置された前記封止樹脂と前記突出部と前記配線基板とを切断して個片化する工程と、を有し、
    前記切断領域は、前記各個別領域において前記本体部よりも外側に設定されていることを特徴とする半導体装置の製造方法。
  8. 前記突出部は、前記本体部の角部から外側に突出するように形成され、又は前記本体部の外形をなす各辺の１箇所から外側に突出するように形成されていることを特徴とする請求項７に記載の半導体装置の製造方法。
JP2014227144A 2014-11-07 2014-11-07 半導体装置及び半導体装置の製造方法 Pending JP2016092300A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014227144A JP2016092300A (ja) 2014-11-07 2014-11-07 半導体装置及び半導体装置の製造方法
US14/886,312 US9666506B2 (en) 2014-11-07 2015-10-19 Heat spreader with wiring substrate for reduced thickness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014227144A JP2016092300A (ja) 2014-11-07 2014-11-07 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016092300A true JP2016092300A (ja) 2016-05-23
JP2016092300A5 JP2016092300A5 (ja) 2017-07-20

Family

ID=55912832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014227144A Pending JP2016092300A (ja) 2014-11-07 2014-11-07 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9666506B2 (ja)
JP (1) JP2016092300A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018064060A (ja) * 2016-10-14 2018-04-19 オムロン株式会社 電子装置およびその製造方法
JP2018176356A (ja) * 2017-04-13 2018-11-15 ファナック株式会社 制御装置及び機械学習装置
JP2020145270A (ja) * 2019-03-05 2020-09-10 住友ベークライト株式会社 電子装置
WO2021177093A1 (ja) * 2020-03-06 2021-09-10 株式会社村田製作所 放熱構造体及び電子機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575676B (zh) * 2014-11-17 2017-03-21 矽品精密工業股份有限公司 電子封裝結構及其製法
FR3053526B1 (fr) 2016-07-01 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication collective de dispositifs electroniques et dispositif electronique
CN111769085A (zh) * 2020-07-20 2020-10-13 杰华特微电子（杭州）有限公司 一种半导体散热片装置、封装方法及封装结构
US11482482B2 (en) * 2020-09-11 2022-10-25 Advanced Semiconductor Engineering, Inc. Substrate structures, methods for forming the same and semiconductor device structures comprising the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501677A (ja) * 2002-09-30 2006-01-12 アドバンスド インターコネクト テクノロジーズ リミテッド ブロック成形集成体用の耐熱強化パッケージ
EP2709144A2 (en) * 2012-09-14 2014-03-19 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW510158B (en) * 1999-05-14 2002-11-11 Siliconware Precision Industries Co Ltd Heat dissipation structure for semiconductor device
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
US7109520B2 (en) * 2003-10-10 2006-09-19 E. I. Du Pont De Nemours And Company Heat sinks
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP2006332436A (ja) * 2005-05-27 2006-12-07 Shinko Electric Ind Co Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2009302556A (ja) 2009-08-31 2009-12-24 Renesas Technology Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501677A (ja) * 2002-09-30 2006-01-12 アドバンスド インターコネクト テクノロジーズ リミテッド ブロック成形集成体用の耐熱強化パッケージ
EP2709144A2 (en) * 2012-09-14 2014-03-19 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018064060A (ja) * 2016-10-14 2018-04-19 オムロン株式会社 電子装置およびその製造方法
JP2018176356A (ja) * 2017-04-13 2018-11-15 ファナック株式会社 制御装置及び機械学習装置
US10549423B2 (en) 2017-04-13 2020-02-04 Fanuc Corporation Controller and machine learning device
JP2020145270A (ja) * 2019-03-05 2020-09-10 住友ベークライト株式会社 電子装置
WO2021177093A1 (ja) * 2020-03-06 2021-09-10 株式会社村田製作所 放熱構造体及び電子機器
JPWO2021177093A1 (ja) * 2020-03-06 2021-09-10

Also Published As

Publication number Publication date
US20160133541A1 (en) 2016-05-12
US9666506B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
JP6605382B2 (ja) 半導体装置及び半導体装置の製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
US7656015B2 (en) Packaging substrate having heat-dissipating structure
KR102147354B1 (ko) 반도체 패키지 및 그 제조 방법
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US20080093733A1 (en) Chip package and manufacturing method thereof
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
JP5081578B2 (ja) 樹脂封止型半導体装置
TWI543314B (zh) 半導體封裝物
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
US11450580B2 (en) Semiconductor structure and method of fabricating the same
TW201537719A (zh) 堆疊型半導體封裝
JP2012094592A (ja) 半導体装置及びその製造方法
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
CN114551369A (zh) 电子封装件及其制法
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
CN112420628A (zh) 半导体封装件
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
WO2014136735A1 (ja) 半導体装置
CN114582851A (zh) 半导体封装
CN107123633B (zh) 封装结构
TWI790054B (zh) 天線整合式封裝結構

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002