JP2012094592A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012094592A
JP2012094592A JP2010238648A JP2010238648A JP2012094592A JP 2012094592 A JP2012094592 A JP 2012094592A JP 2010238648 A JP2010238648 A JP 2010238648A JP 2010238648 A JP2010238648 A JP 2010238648A JP 2012094592 A JP2012094592 A JP 2012094592A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor chip
mold
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010238648A
Other languages
English (en)
Inventor
Yuji Watanabe
祐二 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010238648A priority Critical patent/JP2012094592A/ja
Priority to US13/317,018 priority patent/US8872325B2/en
Publication of JP2012094592A publication Critical patent/JP2012094592A/ja
Priority to US14/502,032 priority patent/US20150014840A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14827—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles using a transfer foil detachable from the insert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B29C2045/14663—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame the mould cavity walls being lined with a film, e.g. release film
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065—Positioning or centering articles in the mould
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】放熱板の変形による不良の発生防止の構造体を提供する。
【解決手段】半導体装置１０は、基板と、前記基板上に搭載された半導体チップと、前記半導体チップを前記基板上に封止する封止体１３と、各々の一面が外部に露出し且つ同一平面上に位置するように互いに間隔を空けて前記封止体１３に埋め込まれた複数の放熱板１４と、を有する。また、製造方法は金型の中に前記基板と前記複数の放熱板１４とを互いに対抗させ、それらの間に溶融させた封止樹脂を注入して、前記チップを前記基板上に封止するとともに、前記複数の放熱板１４を前記封止樹脂と一体化する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、一面を外部に露出させるように封止体に埋め込まれた放熱板を備える半導体装置及びその製造方法に関する。
関連する半導体装置は、特許文献１に示されるように、配線基板と、配線基板上に搭載される半導体チップと、半導体チップを配線基板上に封止する封止樹脂と、一面を外部に露出させるように封止樹脂に埋め込まれた一つの放熱板とを備えている。このような半導体装置は以下のようにして製造される。
まず、半導体チップを搭載した配線基板をモールド装置の下型にセットするとともに、放熱板をモールド装置の上型にセットする。このとき、放熱板は、上型のキャビティー内面に真空吸着される。
次に、上型と下型とで配線基板をクランプし、キャビティ内に樹脂を充填する。
最後に、樹脂により一体化された半完成品を型から取り出し、外部端子等を取り付けて半導体装置が完成する。
特開２００４−９６０９４号公報
関連する半導体装置の製造においては、放熱板を吸引保持した状態でモールド工程が行われる。このため、モールド工程時の加熱により放熱板が熱膨張すると、放熱板に歪みが生じるおそれがある。また、歪みを生じた放熱板が、半導体チップと配線基板との間を接続するワイヤに接触し、ショート等の不具合を発生させるおそれもある。
本発明は、モールド工程時に放熱板に生じる歪みを防止又は低減できる半導体装置を提供しようとするものである。
本発明の一実施の形態に係る半導体装置は、基板と、前記基板上に搭載された半導体チップと、前記半導体チップを前記基板上に封止する封止体と、各々の一面が外部に露出し且つ同一平面上に位置するように互いに間隔を空けて前記封止体に埋め込まれた複数の放熱板と、を有することを特徴とする。
また、本発明の他の実施の形態に係る半導体装置の製造方法は、複数の放熱板が互いに間隔を空けて貼り付けられた支持シートを第１の金型にセットし、半導体チップを搭載した基板を、前記第１の金型とともに成形金型を構成する第２の金型にセットし、前記成形金型を閉じて、前記基板と前記複数の放熱板とを互いに対向させるとともに、それらの間に溶融させた封止樹脂を注入する空間を規定し、前記空間に前記溶融させた封止樹脂を注入して前記半導体チップを前記基板上に封止するとともに、前記複数の放熱板を前記封止樹脂と一体化する、ことを特徴とする。
本発明によれば、互いに間隔を空けて配置された複数の放熱板を用いるようにしたことで、モールド時の加熱による熱膨張を個々の放熱板に分散させ、歪身の発生を抑えることができる。これにより、半導体装置の信頼性向上と、製造時の歩留まりを向上させることができる。
本発明の第１の実施の形態に係る半導体装置の平面図である。 図１のＡ−Ａ線断面図である。 （ａ）〜（ｆ）は、図１及び図２に示す半導体装置の製造工程を説明するための工程図である。 （ａ）〜（ｄ）は、図３（ｃ）に示す状態の構造体を図３（ｄ）に示す状態の構造体にするためのモールド工程を説明するための工程図である。 本発明の第２の実施の形態に係る半導体装置の縦断面図である。 本発明の第３の実施の形態に係る半導体装置の縦断面図である。 本発明の第４の実施の形態に係る半導体装置の縦断面図である。 本発明の第５の実施の形態に係る半導体装置の縦断面図である。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図１は、本発明の第１の実施の形態に係る半導体装置１０の平面図、図２はそのＡ−Ａ線断面図である。なお、半導体装置１０は、ＢＧＡ（Ball Grid Array）型の半導体装置である。
半導体装置１０は、図２に示すように、配線基板１１と、配線基板１１上に搭載される半導体チップ１２と、半導体チップ１２を配線基板１１上に封止する封止体１３と、その一面を外部に露出させるように封止体１３に埋め込まれた複数の放熱板１４とを有している。また、半導体装置１０は、配線基板１１と半導体チップ１２との間を電気的に接続するワイヤ１５と、配線基板１１を図示しない回路基板等に搭載するための半田ボール１６を有している。
配線基板１１は、平面形状が略四角形の絶縁基材１１１を有している。絶縁基材１１１は、例えば、ガラスエポキシ製である。絶縁基材１１１の一面及び他面（図２において上面及び下面）のそれぞれには、一層もしくは多層の配線層が形成されている。一面側の配線層（の最表層）は、ワイヤ１５が接続される複数の接続パッド１１２を含み、他面側の配線層（の最表層）は、複数の半田ボール１６がそれぞれ搭載される複数のランド１１３を含む。一面側の配線層と他面側の配線層は、絶縁基材１１１を貫通する貫通配線１１４により互いに接続されている。配線基板１１の一面側及び他面側の表面は、接続パッド１１２及びランド１１３を除いて絶縁膜（ＳＲ：solder resist）１１５で覆われている。配線基板１１は、半導体チップ１２の電極パッド１２１と対応する半田ボール１６との間を電気的に接続する。
半導体チップ１２は、配線基板１１と略同じかそれより小さい平面形状を有している。半導体チップ１２は、例えば、シリコンからなる基板と、その基板の一面側（素子形成面）に形成された１以上の素子（図示せず）と複数の電極パッド１２１とを含む。電極パッド１２１は、四辺に沿って、あるいは、一対の辺に沿って形成されている。また、半導体チップ１２の素子形成面は、電極パッド１２１除いてパッシベーション膜（図示せず）で覆われている。半導体チップ１２は、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ等の半導体メモリチップであってよい。ただし、半導体チップ１２の素子構成（回路構成）は、本願発明とは無関係であり、どのような素子構成を採用してもよい。
半導体チップ１２は、素子形成面とは反対の面を配線基板１１に向けた状態で、ＤＡＦ（Die Attach Film）や接着剤等の接着部材１２２を用いて配線基板１１に接着固定される。また、各電極パッド１２１は、例えば金等の導電性金属製のワイヤ１５によって、対応する接続パッド１１２に電気的に接続される。
封止体１３は、例えばエポキシ樹脂等の熱硬化性絶縁樹脂であり、半導体チップ１２をワイヤ１５とともに配線基板１１上に封止する。封止体１３は、また、電極パッド１２１及び接続パッド１１２をも覆い、これらを外部の湿気や埃等から保護する。封止体１３は、モールド工程により形成される。このとき、複数の放熱板１４は、封止体１３（半導体装置１０）に一体化される。
放熱板１４は、例えばＣｕ等の熱伝導率の高い金属板である。放熱板１４は、図１に示すように、その平面形状が四角形（ひし形又は正方形）であって、半導体装置１０の一面側に、互いに所定の間隔を空けて、例えばメッシュ状に、配列形成されている。これらの放熱板４は、露出面が同一平面上に位置するように、封止体１３に埋め込まれている。放熱板１４の形状、サイズ、配置間隔は、放熱板１４の熱膨張係数等に基づいて決定することができる。その決定にあたり、封止体１３等の他の部材の熱膨張係数等を考慮することが望ましい。
上述したように、半導体装置１０は、半導体チップ１２の上方に配列形成された複数の放熱板１４を有している。これにより、半導体チップ１２で発生した熱は、封止体１３を介して放熱板１４に伝わり、放熱板１４より外部に放出される。
ここで、複数の放熱板１４の外部露出面の合計面積は、関連する半導体装置の放熱板（以下、一体型放熱板という）の外部露出面の面積よりも小さいかもしれない。しかしながら、放熱板１４が封止体１３に接触している面の面積は、放熱板１４の厚み（側面の面積）を考慮すると、一体型放熱板と同程度以上である。それゆえ、複数の放熱板１４は、一体型放熱板と同等の放熱効率を発揮する。
また、複数の放熱板１４を用いたことでモールド時の変形・歪み量を分散させて不具合の発生を防止又は低減することができる。
さらに、複数の放熱板１４の相互間に所定の間隔を置いたので、放熱板１４の熱膨張によって封止体１３に生じる応力を、一体型放熱板の熱膨張によって生じる応力に比べて低減することができる。
加えて、各放熱板１４の一部を封止体１３に埋め込む構造を採用しているので、その形状と接合面積の大きさから、放熱板１４と封止体１３との間の密着性（接合強度）を向上させることができる。
次に、図３を参照して、半導体装置１０の製造方法について詳細に説明する。
まず、図３（ａ）に示すような配線母基板３１を用意する。配線母基板３１は、例えば、０．２ｍｍ厚のガラスエポキシ配線基板である。配線母基板３１は、周囲の枠部３１１と、枠部３１１の内側に配列形成された複数（例えば、４×４）の製品形成部３１２を有している。配線母基板３１をダイシングライン３１３に沿って切断し、複数の製品形成部３１２を個々に分離したものが配線基板１１に相当する。各製品形成部３１２には、図２を参照して説明したように、配線層が形成されるとともに、複数の接続パッド１１２や複数のランド１１３が形成されている。
次に、図３（ｂ）に示すように、用意した配線母基板３１の製品形成部３１２にそれぞれ半導体チップ１２を搭載する。半導体チップ１２の配線母基板３１への搭載は、例えば、ダイボンディング装置を用いて行うことができる。
ダイボンディング装置を用いる場合、配線母基板３１は、接続パッド１１２が形成されている面が上を向くように、ボンディング装置の所定位置にセットされる。ダイボンディング装置は、セットされた配線母基板３１の一面上の所定位置に、ＤＡＦ等の接着部材１２２が貼り付けられ又は塗布された半導体チップ１２を載置し、接着部材１２２を加熱等して硬化させる。その結果、半導体チップ１２は、配線母基板３１の製品形成部３１２に接着固定される。
次に、図３（ｃ）に示すように、半導体チップ１２の電極パッド１２１と、それに対応する配線母基板３１の接続パッド１１２との間をワイヤ１５で接続する。このワイヤ１５による接続は、例えば、ワイヤボンディング装置を用いて行うことができる。
ワイヤボンディング装置は、半導体チップ１２が搭載された配線母基板３１が所定位置にセットされると、超音波熱圧着等の方法で、金線等の金属線材の先端を電極パッド１２１に接続固定する。それから、ワイヤボンディング装置は、金属線材をループ状に引き回し、同じく超音波熱圧着等の方法で、ワイヤ１５の他端となる部分を接続パッド１１２に接続固定する。そして、ワイヤボンディング装置は、金属線材の残りの部分を接続パッド１１２に接続固定された部分から引きちぎる。こうして、電極パッド１２１とそれに対応する接続パッド１１２との間がワイヤ１５により接続される。なお、引きちぎられた金属線材の先端は、次のワイヤボンディングに備えて加熱溶融され球形状とされる。
次に、図３（ｄ）に示すように、半導体チップ１２をワイヤ１５とともに封止体１３で封止する。このとき、複数の放熱板１４が、それぞれ一面を外部に露出させるように部分的に封止体１３に埋め込まれる。この封止工程（モールド工程）については、後に図４を参照して詳細に説明する。
次に、図３（ｅ）に示すように、ランド１１３にそれぞれ半田ボール１６を搭載する。半田ボール１６の搭載は、例えば、ランド１１３に対応して配列された複数の吸着孔を備える吸着機構を用いて行うことができる。その場合、ランド１１３にフラックスを塗布又は印刷するなどしておき、吸着機構で吸着保持した複数の半田ボール１６を一括してランド１１３に搭載する。その後、リフロー工程により、半田ボール１６とランド１１３とを接合する。半田ボール１６は、バンプ電極（外部端子）として利用される。
次に、図３（ｆ）に示すように、半田ボール１６を搭載した半製品を、複数の放熱板１４が配列形成された面がダイシングテープ３２に向かうようにして、ダイシングテープ３２に貼り付ける。そして、ダイシングライン３１３に沿って配線母基板３１、封止体１３及び放熱板１４を切断する。これにより、半製品は複数の半導体装置１０に分割・個片化される。なお、半製品の切断は、例えばダイシングブレードを備えるダイシング装置を用いて行うことができる。
最後に、ピックアップ装置等により、個片化された半導体装置１０をダイシングテープ３２からピックアップする。
以上のようにして、半導体装置１０が製造される。
次に、封止体１３による封止工程について図４を参照して説明する。封止工程は、例えば、トランスファーモールド法を用いて行うことができる。トランスファーモールド用の成形装置は、図４（ａ）に示すように、成形金型として第１の金型（上型という)４１と第２の金型（下型という）４２とを有している。
上型４１は、下型４２に対向する面側にキャビティー４１１を有している。また、上型４１は、キャビティー４１１内を真空排気する排気孔４１２を有している。また、キャビティー４１１に溶融樹脂を流入させるために、カル部４１３、ライナー部４１４及びゲート部４１５を有している。
また、下型４２は、上型に対向する面側に凹部４２１を有している。下型４２はさらに、封止体１３の原料であるレジンタブレット４３をカル部４１３に押し出すプランジャー４２２を有している。
このような成形金型を用いて封止工程を行うため、まず、上型４１と下型４２との間に、ラミネートシート４４を位置させる。ラミネートシート４４の一面には、複数の放熱板１４が、所定の間隔を空けて配列貼付（図１参照）されている。ラミネートシート４４は、放熱板１４が貼り付けられている面を下型４２に向けて配置される。
次に、図示しない真空装置を用い、排気孔を通じてキャビティー４１１内を真空排気する。キャビティー４１１内を真空排気することで、セットされたラミネートシート４４は吸引され、上型４１の形状に一致するように変形し、上型４１に密着する。これにより、複数の放熱板１４は、キャビティー４１１の内面（底面）上に位置する。
また、半導体チップ１２が搭載された配線母基板３１を、下型４２の凹部４２１内に位置させる。このとき、配線母基板３１は、半導体チップ１２が上型４１に向かうように配置される。
この後、上型４１及び下型４２の型閉めを行い、図４(ｂ)に示す状態とする。つまり、各半導体チップに複数の放熱板１４を対向させるとともに、それらの間に溶融した樹脂を充填する空間を規定する。こうして、配線母基板３１の上方に所定サイズの樹脂充填空間（この空間をキャビティーと呼ぶこともある）が形成される。このとき、上型４１と下型４２との間にラミネートシート４４の一部が挟み込まれることで、上型４１と下型４２との密着性が向上し、成形金型からの封止樹脂の漏れを防止又は低減できる。
次に、レジンタブレット４３をポット（プランジャー４２２の上部）に供給し、加熱溶融させる。そして、溶融した封止樹脂をプランジャー４２２により押し出し、カル部４１３からライナー部４１４及びゲート部４１５を通じて、キャビティー４１１内（配線母基板３１とラミネートシート４４との間）に注入する。
図４（ｃ）に示すように、キャビティー４１１内に溶融した封止樹脂が充填された後、所定の温度、例えば１８０℃、でキュアし、封止樹脂を硬化させて封止体１３とする。
その後、図４（ｄ）に示すように、型開きして、樹脂封止された配線母基板３１を成形金型から取り出す。そして、取り出した配線母基板３１上の封止体１３をさらに所定温度（例えば、２４０℃）でベークしてさらに硬化させる。ラミネートシート４４は、ベークの前に除去され、ラミネートシート４４に貼り付けられていた放熱板１４は、その一面を外部に露出させた状態で封止体１３の中に部分的に埋め込まれた状態で残る。
最後に、カル部４１３及びライナー部４１４に対応する部分の封止樹脂を除去し、図４（ｄ）に示す中間構造体が得られる。
以上のように、複数の放熱板１４を配列貼付したラミネートシート４４を成形金型のキャビティー４１１内に配置して封止工程を行うようにしたことで、複数の放熱板１４が封止体１３に埋め込まれた構造を効率良く形成することができる。しかも、ラミネートシート４４がキャビティー４１１の内面を覆い、封止樹脂がキャビティー４１１の内面に直接接触することが無いので、上型４１のクリーニング頻度を低減することができる。
また、複数の放熱板１４が互いに間隔を置いてラミネートシート４４に貼り付けられているので、モールド時の熱によりラミネートシート４４が伸びても各放熱板１４への影響は小さく、また各放熱版は他の放熱板の影響を受けないので、各放熱板１４に歪みが生じることはない。
次に、本発明の第２の実施の形態に係る半導体装置について図５を参照して説明する。
図５に示す半導体装置５０は、半導体チップ１２−１が配線基板１１−１にフリップチップ実装されている点で、第１の実施の形態に係る半導体装置１０と異なっている。即ち、半導体チップ１２−１と配線基板１１−１とは、ワイヤ１５ではなく、半田バンプ５１によって電気的に接続されている。また、半導体チップ１２−１と配線基板１１−１との間には、アンダーフィル５２が充填されている。
本実施の形態においても、第１の実施の形態と同様に、半導体チップ１２−１等は封止体１３によって配線基板１１−１上に封止されている。封止体１３の一面側には、複数の放熱板１４が所定の間隔を空けて配列形成されている。複数の放熱板１４は、その一面が同一平面状に位置するように封止体１３に埋め込まれている。
本実施の形態では、半導体チップ１２−１から上方へ伸びるワイヤ１５が存在しない。このため、封止体１３の厚みを薄くして、半導体チップ１２−１と放熱板１４との距離を小さくすることができる。これにより、半導体チップ１２−１から発生する熱を効率良く放熱板１４に伝えることができ、第１の実施の形態よりも放熱効率を向上させることができる。
次に、本発明の第３の実施の形態に係る半導体装置について図６を参照して説明する。
図６に示す半導体装置６０は、複数（ここでは３個）の半導体チップ１２−２が、接着部材１２２を介して積層されている点で、第１の実施の形態に係る半導体装置１０と異なっている。
各半導体チップ１２−２は、その一辺に沿って形成された複数の電極パッド１２１−２を備えている。これらの電極パッド１２１−２が露出するように、複数の半導体チップ１２−２は、互いに位置をずらして積層されている。また、互いに隣接する半導体チップ１２−２の対応する電極パッド１２１−２間がワイヤ１５によって電気的に接続されている。
本実施の形態では、複数の半導体チップ１２−２が封止体１３によって一括封止されている。封止体１３の一面側には、第１の実施の形態と同様に、複数の放熱板１４が所定の間隔を空けて配列形成されている。
本実施の形態では、隣接する半導体チップ１２−２の電極パッド１２１−２間をワイヤ１５で接続するので、各半導体チップ１２−２と配線基板１１−２との間をワイヤで接続する構成に比べて、配線基板１１−２の小型化を実現することができる。
なお、本実施の形態では、半導体チップ１２−２として例えばメモリチップのように同一機能を有する半導体チップを想定している。しかしながら、互いに異なる機能を有する複数の半導体チップを積層してもよい。また、互いに異なるサイズの半導体チップを積層してもよい。さらに、各半導体チップに設けられる電極パッドは２以上の辺に沿って形成されてもよい。
いずれにしても、本実施の形態に係る半導体装置６０は、高機能化又は大容量化を実現しつつ、第１の実施の形態に係る半導体装置１０と同様の放熱性を実現することができる。また、放熱板の変形による信頼性や歩留まりの低下も無い。
次に、本発明の第４の実施の形態に係る半導体装置について図７を参照して説明する。
図７に示す半導体装置７０は、放熱板１４−３が突起部７１を有している点で、第１の実施の形態に係る半導体装置１０と異なっている。
突起部７１は、放熱板１４−３の露出面とは反対の面側に形成され、露出面の外周縁よりも外側に突き出すように形成されている。突起部７１は、放熱板１４−３の全周囲に形成されもよいし、対向する２辺に沿って形成されてもよい。あるいは、各辺の一部又は対向する２辺の一部に形成されてもよい。
放熱板１４−３が突起部７１を備えることにより、放熱板１４−３と封止体１３との接触面積が大きくなり、これらの間の密着性の向上と、放熱性の向上を実現することができる。また、その形状によって、封止体１３からの放熱板１４−３の脱落防止を実現することができる。
次に、本発明の第５の実施の形態に係る半導体装置について図８を参照して説明する。
図８に示す半導体装置８０は、放熱フィン８１を有している点で、第１の実施の形態に係る半導体装置１０と異なっている。放熱フィン８１は、例えば金属製であって、半田等の接合層８２により放熱板１４に接合固定されている。
本実施の形態では、放熱板１４からの熱を接合層８２を介して放熱フィン８１に伝え、より表面積の大きい放熱フィン８１より外部に放熱することができる。これにより、第１の実施の形態に比べ放熱効率を高めることができる。
以上、本発明者によってなされた発明をいくつかの実施の形態に基づき説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば上記実施の形態では、放熱板の平面形状をひし形又は正方形としたが、長方形、円形、多角形など、どのような形状であってもよい。いずれにしても、個片化された複数の金属板が、相互に間隔を空けて配置されていればよい。
また、上記実施の形態では、配線基板が絶縁基材としてガラスエポキシ基材を有している半導体装置について説明したが、本発明は、ポリイミド基材を絶縁機材とするフレキシブルな配線基板を有する半導体装置にも適用することができる。
１０，５０，６０，７０，８０ 半導体装置
１１，１１−１ 配線基板
１２，１２−１，１２−２ 半導体チップ
１３ 封止体
１４，１４−３ 放熱板
１５ ワイヤ
１６ 半田ボール
１１１ 絶縁基材
１１２ 接続パッド
１１３ ランド
１１４ 貫通配線
１１５ 絶縁膜
１２１，１２１−２ 電極パッド
１２２ 接着部材
３１ 配線母基板
３２ ダイシングテープ
３１１ 枠部
３１２ 製品形成部
３１３ ダイシングライン
４１ 上型
４２ 下型
４３ レジンタブレット
４４ ラミネートシート
４１１ キャビティー
４１２ 排気孔
４１３ カル部
４１４ ライナー部
４１５ ゲート部
４２１ 凹部
４２２ プランジャー
５１ 半田バンプ
５２ アンダーフィル
７１ 突起部
８１ 放熱フィン
８２ 接合層

Claims (8)

  1. 基板と、
    前記基板上に搭載された半導体チップと、
    前記半導体チップを前記基板上に封止する封止体と、
    各々の一面が外部に露出し且つ同一平面上に位置するように互いに間隔を空けて前記封止体に埋め込まれた複数の放熱板と、
    を有することを特徴とする半導体装置。
  2. 前記一面が四角形であり、前記複数の放熱板が一定の間隔で２次元に配列されていることを特徴とする請求項１の半導体装置。
  3. 前記複数の放熱板の各々は、前記一面の外周縁よりも外側に突き出している突起部を有していることを特徴とする請求項１又は２の半導体装置。
  4. 前記放熱板が金属板であることを特徴とする請求項１，２又は３の半導体装置。
  5. 前記金属板が銅板であることを特徴とする請求項４の半導体装置。
  6. 前記放熱板に放熱フィンが取り付けられていることを特徴とする請求項１乃至５のいずれかの半導体装置。
  7. 複数の放熱板が互いに間隔を空けて貼り付けられた支持シートを第１の金型にセットし、
    半導体チップを搭載した基板を、前記第１の金型とともに成形金型を構成する第２の金型にセットし、
    前記成形金型を閉じて、前記基板と前記複数の放熱板とを互いに対向させるとともに、それらの間に溶融させた封止樹脂を注入する空間を規定し、
    前記空間に前記溶融させた封止樹脂を注入して前記半導体チップを前記基板上に封止するとともに、前記複数の放熱板を前記封止樹脂と一体化する、
    ことを特徴とする半導体装置の製造方法。
  8. 前記第１の金型への前記支持シートのセットは、前記第１の金型のキャビティー内を排気して前記支持シートを前記キャビティの内面に密着させることにより行われることを特徴とする請求項７の半導体装置の製造方法。
JP2010238648A 2010-10-25 2010-10-25 半導体装置及びその製造方法 Withdrawn JP2012094592A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010238648A JP2012094592A (ja) 2010-10-25 2010-10-25 半導体装置及びその製造方法
US13/317,018 US8872325B2 (en) 2010-10-25 2011-10-07 Semiconductor device including an insulating layer and heat sink plates formed in the insulating layer
US14/502,032 US20150014840A1 (en) 2010-10-25 2014-09-30 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010238648A JP2012094592A (ja) 2010-10-25 2010-10-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012094592A true JP2012094592A (ja) 2012-05-17

Family

ID=45972302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010238648A Withdrawn JP2012094592A (ja) 2010-10-25 2010-10-25 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8872325B2 (ja)
JP (1) JP2012094592A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2741321A2 (en) 2012-12-07 2014-06-11 J-Devices Corporation Semiconductor device and method of manufacturing the same
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129942B2 (en) * 2012-06-05 2015-09-08 International Business Machines Corporation Method for shaping a laminate substrate
CN106298695B (zh) 2015-06-05 2019-05-10 台达电子工业股份有限公司 封装模组、封装模组堆叠结构及其制作方法
FR3048305A1 (fr) * 2016-02-26 2017-09-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
JP6771308B2 (ja) * 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
US11292166B2 (en) * 2017-04-07 2022-04-05 Tactotek Oy Method for manufacturing an electronic assembly and an electronic assembly
US11410919B2 (en) * 2017-12-30 2022-08-09 Intel Corporation Stacked silicon die architecture with mixed flipcip and wirebond interconnect
KR102555814B1 (ko) * 2018-11-05 2023-07-14 삼성전자주식회사 반도체 패키지
KR102566772B1 (ko) * 2018-11-09 2023-08-14 삼성전자주식회사 반도체 패키지
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289039A (en) * 1988-02-05 1994-02-22 Citizen Watch Co., Ltd. Resin encapsulated semiconductor device
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
TW586677U (en) * 2003-01-22 2004-05-01 Via Tech Inc Stack structure of chip package
JP3787131B2 (ja) 2003-07-28 2006-06-21 アピックヤマダ株式会社 Ｂｇａパッケージの製造に用いるモールド金型
TWI227555B (en) * 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
JP4254527B2 (ja) * 2003-12-24 2009-04-15 株式会社デンソー 半導体装置
US7382620B2 (en) * 2005-10-13 2008-06-03 International Business Machines Corporation Method and apparatus for optimizing heat transfer with electronic components
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2741321A2 (en) 2012-12-07 2014-06-11 J-Devices Corporation Semiconductor device and method of manufacturing the same
KR20140074202A (ko) 2012-12-07 2014-06-17 가부시키가이샤 제이디바이스 반도체 장치 및 그 제조 방법
US9412685B2 (en) 2012-12-07 2016-08-09 J-Devices Corporation Semiconductor device and method of manufacturing the same
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
US11171067B2 (en) 2017-03-13 2021-11-09 Murata Manufacturing Co., Ltd. Module having a sealing resin layer with radiating member filled depressions

Also Published As

Publication number Publication date
US20120098115A1 (en) 2012-04-26
US8872325B2 (en) 2014-10-28
US20150014840A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
JP2012094592A (ja) 半導体装置及びその製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8786102B2 (en) Semiconductor device and method of manufacturing the same
TWI502665B (zh) Semiconductor device and manufacturing method thereof
KR20130059305A (ko) 반도체 디바이스 제조 방법
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
JP2010245384A (ja) 切断前支持基板、半導体装置および半導体装置の製造方法
JP2010251347A (ja) 半導体装置の製造方法
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
JP2011187574A (ja) 半導体装置及びその製造方法並びに電子装置
JP2012212786A (ja) 半導体装置の製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012209449A (ja) 半導体装置の製造方法
JP2012146853A (ja) 半導体装置の製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
US20240128142A1 (en) Double-sided sip packaging structure and manufacturing method thereof
TWI615925B (zh) 半導體裝置
JP3547303B2 (ja) 半導体装置の製造方法
JP2006093679A (ja) 半導体パッケージ
JP2010251547A (ja) 半導体装置及びその製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
WO2014171403A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150130

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150203