JP2009283835A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009283835A
JP2009283835A JP2008136644A JP2008136644A JP2009283835A JP 2009283835 A JP2009283835 A JP 2009283835A JP 2008136644 A JP2008136644 A JP 2008136644A JP 2008136644 A JP2008136644 A JP 2008136644A JP 2009283835 A JP2009283835 A JP 2009283835A
Authority
JP
Japan
Prior art keywords
wiring board
chip
semiconductor chip
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2008136644A
Other languages
English (en)
Inventor
Seiya Fujii
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008136644A priority Critical patent/JP2009283835A/ja
Priority to US12/470,809 priority patent/US8072069B2/en
Publication of JP2009283835A publication Critical patent/JP2009283835A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】実装ＴＣ性及び信頼性に優れ、多端子品の対応を可能とするとともに配線基板の小型化が可能な半導体装置を提供する。
【解決手段】配線基板２と、配線基板２の一面２ｃ側に載置された半導体チップ６と、配線基板の一面２ｃ側に形成され、ボンディングワイヤ８を介して半導体チップ６の電極パッド７に接続される接続パッド３と、配線基板２の他面側に配置されたバンプとを少なくとも備え、半導体チップ６のチップ辺６ａが配線基板２の角部２ｂに向けられるとともに、半導体チップ６の各チップ角部６ｂが、配線基板２の各外周辺２ａに近接して配置されるように半導体チップ６が配置され、配線基板２の一面２ｃ上には半導体チップ６の各チップ辺６ａと配線基板２の各角部２ｂによって囲まれた角部領域２ｅが設けられるとともに、角部領域２ｅに接続パッド３が配置されている半導体装置１を採用する。
【選択図】図１

Description

本発明は、ＢＧＡ型の半導体装置及びその製造方法に関する。
図１３に、従来のBGA（Ball Grid array）型の半導体装置の底面模式図を示している。図１３に示すように、従来のBGA（Ball Grid array）型の半導体装置１０１は、配線基板１０２に、半導体チップ１０６が載置されて構成されるが、通常は、配線基板１０２の角部に、半導体チップ１０６の各々の角部が向くように配置されている。言い換えると、平面視略矩形の半導体チップ１０６の４辺がそれぞれ、平面視略矩形状の配線基板１０２の４つの辺とほぼ平行になるように配置される。この場合、配線基板１０２にマトリックス状に搭載される複数の接続バンプ１０５の内、角の部分に位置する接続バンプ１０５ａが、配線基板１０２の角部１０２ａに近接するように配置される。これによって、半導体チップ１０６の角部１０６ａと、複数の接続バンプ１０５のうち角の部分に位置する接続バンプ１０５ａの位置とがほぼ一致するようになる。
この様な構造の場合、実装ＴＣ（Temperature Cycle）評価では、配線基板１０２と半導体チップ１０６の線膨張係数（α）の差や、半導体装置１０１と実装基板の線膨張係数（α）差によって発生する応力の影響によって、はんだボールなどの接続バンプ１０５の破断が発生する。これは主に、配線基板１０２の角部に近接して配置される接続バンプや、半導体チップ１０６の角部の直下に配置された接続バンプが大きな応力を受けることによる。その結果、半導体装置１０１としての信頼性を大きく低下する事態になっていた。
この様な接続バンプの破断を防ぐ手段としては、角の部分の接続バンプのみを大きくして、接続バンプの接続強度を高める対策案がすでに提案されている（特許文献１）。また別の手段として、接続バンプを配線基板の中心部を中心として同心円状に配置することによって、特定の接続バンプに応力が集中して破断することを防ぐ技術がある（特許文献２）。
これらの技術は、マトリックス状に配置された複数の接続バンプの内、角の部分に配置された接続バンプの破断に対して効果はあるが、あまり実用的な方法ではない。それは、バンプサイズやバンプ配置を変更する場合、配線基板側のランドの設計等を変更する必要があるからである。近年のエレクトロニクス業界では分業化が進み、半導体などのデバイスメーカーはより専業化の道を取っており、半導体チップと配線基板とを一貫して開発するメーカーは減少の傾向である。半導体チップの製造部門を持たないセットメーカーには、より汎用性の高い半導体チップを複数の半導体チップメーカーから調達したいというニーズがあり、バンプ配列などは極力他社等との共通化が必要となる。
また目的は異なるが、配線基板に対して半導体チップを傾斜させた状態で搭載する技術として、例えば特許文献３、４及び５に記載された技術が知られている。しかし、これらの従来技術のように、単に配線基板に対して半導体チップを傾斜させて搭載する場合には、半導体チップの一辺より対角線の方が長い為に半導体チップが配線基板からはみ出さないように、配線基板のサイズを大きくしなければならない。配線基板のサイズが大きくなると、半導体装置が大型化されてしまい、また、配線基板の母材から配線基板を切り出す際に１つの配線基板母材からの製品取数が減少して、コストが上昇する恐れがある。
さらに配線基板のサイズが大きくなることで、配線基板上の半導体チップを封止する封止樹脂の量も多くなり、これにより配線基板と封止樹脂との線膨張係数の差による応力が増大して、半導体装置の反りが大きくなる恐れもある。
また従来の技術においては、配線基板に対して傾斜した姿勢で搭載された半導体チップの角部の直下に接続バンプが配置される恐れもあり、二次実装の信頼性に問題がある。そのため、高信頼性で小型の半導体装置を実現する事ができない。
特開２００１−２１０７４９号公報 特開平０９−１６２５３１号公報 特開２００６−７３６２５号公報 特開２００７−９５９６４号公報 特開２００４−１４００７９号公報
本発明は、上記事情に鑑みてなされたもので、実装ＴＣ性及び信頼性に優れ、また、配線基板上における半導体チップの搭載領域とその他の領域の有効活用を図ることで、多端子品の対応を可能とするとともに配線基板の小型化が可能な半導体装置及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の半導体装置は、４つの外周辺が４つの角部で連結されてなる平面視矩形状の配線基板と、前記配線基板の一面側に載置され、４つのチップ辺が４つのチップ角部で連結されてなる平面視矩形状の半導体チップと、前記配線基板の一面側に形成され、ボンディングワイヤを介して前記半導体チップの電極パッドに接続される接続パッドと、前記配線基板の他面側に格子状に配置された複数のバンプと、前記バンプと前記接続パッドを接続するために前記配線基板に形成された内部配線とを少なくとも具備してなり、前記半導体チップの前記４つのチップ辺が前記配線基板の前記角部に向けられるとともに、前記半導体チップの前記各チップ角部が、前記配線基板の前記各外周辺に近接して配置されるように前記半導体チップが配置され、前記配線基板の一面上には前記半導体チップの各チップ辺と前記配線基板の各角部によって囲まれた角部領域が設けられるとともに、前記角部領域に前記接続パッドが配置されていることを特徴とする。
また、本発明の半導体装置においては、前記半導体チップの一面上に前記チップ辺に沿って複数の前記電極パッドが配列される一方、前記角部領域の複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ半導体チップの前記チップ辺に沿って一列に配列されており、前記の各電極パッドと前記の各接続パッドとを連結する前記の複数のボンディングワイヤが相互に、前記電極パッドから前記接続パッドに向けて扇状に広がるように配線されていることが好ましい。
また、本発明の半導体装置においては、前記半導体チップの一面上に前記チップ辺に沿って複数の前記電極パッドが配列される一方、前記角部領域の複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ半導体チップの前記チップ辺に沿って二列に配列されていることが好ましい。
更に、本発明の半導体装置においては、前記接続パッドが、平面視円弧状に配列されていることが好ましい。
更にまた本発明の半導体装置においては、前記配線基板の前記一面上に、前記半導体チップ、前記角部領域及び前記ボンディングワイヤを封止する封止樹脂が積層されていることが好ましい。
次に、本発明の半導体装置の製造方法は、４つの外周辺が４つの角部で連結されてなる平面視矩形状の基板であって、前記基板の一面上の前記角部の近傍に接続パッドが配置されてなる平面視矩形形状の配線基板を用意し、前記配線基板の前記一面上に、４つのチップ辺が４つのチップ角部で連結されてなる平面視矩形状の半導体チップを、前記４つのチップ辺が前記配線基板の前記角部に向けるとともに、前記各チップ角部が前記配線基板の前記各外周辺に近接するように、前記半導体チップを前記配線基板に載置する載置工程と、前記半導体チップの電極パッドと前記配線基板の前記接続パッドとをボンディングワイヤによって接続する接続工程と、前記配線基板の他面に、複数のバンプを格子状に配置して、前記配線基板の内部に形成された内部配線を介して前記バンプを前記接続パッドに接続するバンプ形成工程と、を具備してなることを特徴とする。
また、本発明の半導体装置の製造方法においては、前記配線基板として、前記複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ前記半導体チップの前記チップ辺の搭載位置に沿って一列に配列された配線基板を用意するとともに、前記半導体チップとして、その一面上に前記チップ辺に沿って複数の前記電極パッドが配列された半導体チップを用意し、前記の各電極パッドと前記の各接続パッドとを複数の前記ボンディングワイヤで接続する際に、各ボンディングワイヤが相互に、前記電極パッドから前記接続パッドに向けて扇状に広がるように配線することが好ましい。
更に、本発明の半導体装置の製造方法においては、前記配線基板として、前記複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ前記半導体チップの前記チップ辺の搭載位置に沿って二列に配列された配線基板を用意するとともに、前記半導体チップとして、その一面上に前記チップ辺に沿って複数の前記電極パッドが配列された半導体チップを用意して、前記の各電極パッドと前記の各接続パッドとを複数の前記ボンディングワイヤで接続することが好ましい。
更にまた、本発明の半導体装置の製造方法においては、前記接続工程と前記バンプ形成工程との間に、前記配線基板の前記一面に、前記半導体チップ及び前記ボンディングワイヤを封止する封止樹脂を積層する工程を行うことが好ましい。
角に配置するバンプと半導体チップの角部の位置を不一致にする事による実装TC性の向上と、その半導体チップを含んだ半導体装置の信頼性向上が可能となる。また、半導体チップを傾斜させて配置することによるワイヤエリアとチップ搭載エリアの有効活用と、多ワイヤ品の対応が可能となる。また、エリアの有効活用による配線基板の小型化、つまり半導体装置の小型化が可能となる。
以下、本発明の実施形態について、図面を参照して説明する。図１は本発明の実施形態である半導体装置の一例を示す平面模式図であり、図２は半導体装置の一例を示す底面模式図であり、図３は、図１のＡ−Ａ’線に対応する断面模式図であり、図４は、図１のＢ−Ｂ’線に対応する断面模式図である。
図１乃至図４に示す半導体装置１は、４つの外周辺２ａが４つの角部２ｂで連結されてなる平面視矩形状の配線基板２と、配線基板２の一面２ｃ側に載置され、４つのチップ辺６ａが４つのチップ角部６ｂで連結されてなる平面視矩形状の半導体チップ６と、配線基板２の一面２ｃ側に形成され、ボンディングワイヤ８を介して半導体チップ６の電極パッド７に接続される接続パッド３と、配線基板２の他面２ｄ側に格子状に配置された複数のバンプ５と、バンプ５と接続パッド３を接続するために配線基板に形成された内部配線１０とを少なくとも具備して構成されている。
半導体チップ６は、一面に例えば論理回路や記憶回路等が形成されている。また半導体チップ６の一面であってチップ辺６ａの近傍には、複数の電極パッド７がチップ辺６ａに沿って一列に配列されている。
配線基板２の一面２ｃ上には、半導体チップ６、ボンディングワイヤ８を封止する封止樹脂９が積層されている。配線基板２は、例えば０．２５ｍｍのガラスエポキシ基板であり、内部に内部配線１０が形成されている。配線基板２の一面２ｃには、複数の接続パッド３が列をなして形成されている。また配線基板２の他面２ｄには、複数のランド４が形成されている。そして接続パッド３とこれに対応するランド４とは配線基板の内部配線１０により電気的に接続されている。複数の接続パッド３は、配線基板２の角部２ｂの近傍に配置されている。また、配線基板２の一面２ｃおよび他面２dには、レジスト層２ｆ、２ｇがそれぞれ積層されている。
また複数のランド４には、それぞれ外部端子となるバンプ５がそれぞれ搭載されており、バンプ５は図２に示すように所定の間隔で格子状に配置されている。
また配線基板２の一面２ｃには、半導体チップ６が絶縁性の接着材１６を介して固定されている。半導体チップ６は、４つのチップ辺６ａが配線基板２の角部２ｂに向けられるとともに、各チップ角部６ｂが、配線基板２の各外周辺２ａに近接して配置されるように配線基板２に載置されている。図１及び図２では、図１３の従来品に比べて配線基板２の中心を軸として４５度回転した位置で配線基板２に搭載されている。これにより、半導体チップ６と配線基板２の角部２ｂとが、配線基板２の外周辺２ａの延在方向に対して図１及び図２に示すように４５度傾斜して配置されるため、半導体チップ６の各角部６ｂと、配線基板２の他面２ｄに格子状に配置されたバンプ５のうち角に位置するバンプ５ａとが重ならないように配置される。
半導体チップ６のチップ角部６ｂは、配線基板２の各外周辺２ａに近接して位置するように配置される。半導体チップ６のチップ角部６ｂは、例えば半導体装置の封止樹脂９の端部から約５０〜１００μｍ程度内側の位置に配置される。このように半導体チップ６のチップ角部６ｂを配線基板２の外周辺２ａに近接して配置することで、配線基板２における半導体チップ６の占める面積が大きくなり、さらに半導体チップ６が配線基板２の対向する二外周辺間を補強できるため、半導体装置１の反りを低減できる。
さらにバンプ５への応力が発生する半導体チップ６のチップ角部６ｂの直下の位置が、配線基板２の外周辺２ａ近くになるために、半導体チップ６のチップ角部６ｂの直下にバンプ５を配置しないように構成され、二次実装の信頼性を向上できる。
このように配線基板２に対して傾斜した状態で半導体チップ６を搭載して、半導体チップ６の角部６ｂを配線基板２の各外周辺２ａに近接して配置することで、配線基板２の一外周辺の長さを、半導体チップ６のほぼ対角線の長さに構成できるため、配線基板２に半導体チップ６を回転して搭載した場合の、最も小さいサイズにできる。
配線基板２の一面２ｃ上には、半導体チップ６の各チップ辺６ａと配線基板２の各角部２ｂによって囲まれた角部領域２ｅが設けられるとともに、角部領域２ｅに接続パッド３が配置されている。角部領域２ｅの複数の接続パッド３は、配線基板２の角部２ｂ側に平面視円弧状に湾曲しつつ半導体チップ６のチップ辺６ａに沿って一列に配列されている。そして、各電極パッド７と各接続パッド３とを連結する複数のボンディングワイヤ８が相互に、電極パッド７から接続パッド３に向けて扇状に広がるように配線されている。そして、半導体チップ６、角部領域２ｅ及びボンディングワイヤ８が、封止樹脂９によって封止されている。封止樹脂９は、例えばエポキシ樹脂等の熱硬化性樹脂からなる。また、ボンディングワイヤ８は例えばＡｕ、Ｃｕ、Ａｌ等から構成される。
このように配線基板２においては、半導体チップ６の電極パッド７から、配線基板２の接続パッド３までの扇形にひろがるようなワイヤボンディングが可能となり、より密集したワイヤ配線が形成可能となる。
配線基板２の他面２ｄには、ランド４上にはんだボール等のバンプ５が搭載されて外部端子が形成される。バンプ５の配置は、配線基板２の角部２ｂとバンプ５のマトリックス形状の角部とが同じ方向を向くようにすることが好ましい。
このように、半導体チップ６の各チップ角部６ｂとマトリクス状に配置されたバンプ５のうち角に位置するバンプ５ａとが異なる方向で、半導体チップ６が配線基板２に搭載され、かつ配線基板２の角部２ｂと角のバンプ５ａとが同じ方向を向くように配置したことにより、半導体チップ６の各チップ角部６ｂと、配線基板２に格子状に配置されたバンプ５の各角部とが重ならないように配置できる。さらにバンプ５に対する応力が発生する半導体チップ６のチップ角部６ｂの直下位置が、配線基板２の外周辺２ａに配置されるために、半導体チップ６のチップ角部６ｂ直下にバンプ５を配置しないように構成できる。
つまり、実装T/C評価等での配線基板２と半導体チップ６の線膨張係数αの差によって発生する応力が、複数のバンプのうち四隅に配置されたバンプ５ａに集中して早期にOPEN不良が発生する事を避けることができる。すなわち、半導体チップ６のチップ角部６ｂ下にバンプ５を配置する事がなくなるので、バンプ５の高寿命化が可能となる。これにより、バンプ５の配置を変更することなく、半導体装置１の二次実装の信頼性を向上できる。また配線基板２における半導体チップ６の占める面積が大きくなり、さらに半導体チップ６が配線基板２の対向する二外周辺間を補強できるため、半導体装置１の反りを低減できる。
また４５度傾斜して搭載された半導体チップ６のチップ角部６ｂを、配線基板２の各外周辺２ａに近接して配置し、配線基板２の角部２ｂに接続パッド３を配置したことで、半導体装置１のサイズの小型化が実現できる。つまり半導体チップ６を傾斜させて搭載しない場合では、エッジショートの可能性も高くなるため、配線基板２の各角部の方向に向かってボンディングワイヤ８を張る事が難しく、配線基板２の角部２ｂの近傍の領域には接続パッドが設けられていない。本実施形態では半導体チップ６の各チップ辺６ａが配線基板６の各角部６ｂの方向に向けて配置されている為、配線基板２の各角部２ｂの方向に向けてボンディングワイヤ８を張る事が容易に出来る。
その結果、配線基板２上の角部領域２ｅを有効に利用でき、かつ同じ配線基板２のサイズで傾斜なしで半導体チップ６を搭載した場合に比べて、ワイヤの敷設領域を広く確保できる。さらに配線基板２には、各角部２ｂに向かって、接続パッド３が円弧状に配列されているため、半導体チップ６の電極パッド７から、より密集したワイヤ配線が形成可能となる。つまり、配線基板２を可能な限り小型化しつつ、配線基板２上のワイヤの敷設領域を最大限有効に活用する事ができ、高密度の多ワイヤの半導体装置１にも対応が可能となる。なお、半導体装置の別の例で説明するように、配線基板２上に接続パッド３を湾曲状に複数列に渡って配置する事で、長短ワイヤを用いたさらなる高密度のワイヤ配線にも対応可能となる。
次に、図５乃至図１０を参照して半導体装置の製造方法を説明する。
図５は半導体装置の製造方法を示す工程図であり、図６は載置工程を示す図であり、図７は接続工程を示す図であり、図８は封止樹脂の積層工程を示す図であり、図９はバンプ形成工程を示す図であり、図１０は、分割工程を示す図である。なお、図５〜図１０における（ａ）は配線母板の平面模式図であり、（ｂ）は（ａ）のＣ−Ｃ’線〜Ｈ−Ｈ’線にそれぞれ対応する断面模式図である。
本実施形態の半導体装置１の製造方法は、平面視矩形形状の配線基板２を用意し、配線基板２の一面２ｃ上に、平面視矩形状の半導体チップ６を、４つのチップ辺６ａが配線基板２の角部２ｂに向けるとともに、各チップ角部６ｂが配線基板２の各外周辺２ａに近接するように、半導体チップ６を配線基板２に載置する載置工程と、半導体チップ６の電極パッド７と配線基板２の接続パッド３とをボンディングワイヤ８によって接続する接続工程と、配線基板２の他面２ｄに、複数のバンプ５を格子状に配置して、配線基板２の内部に形成された内部配線１０を介してバンプ５を接続パッド３に接続するバンプ形成工程と、から概略構成されている。以下、各工程について順次説明する。
まず半導体装置１の製造に用いる配線基板２は、ガラスエポキシ基材からなる。そして、図５に示すように枠部１１に複数の配線基板２がマトリックス状に配置されて一体化されて製品形成領域１２が構成されている。製品形成領域１２において配線基板２はマトリックス状に配置されており、配線基板２間にはダイシングライン１３が形成されている。ダイシングラインで切断することにより、半導体装置１の配線基板２となる。
製品形成領域１２における配線基板２は、前述した半導体装置の配線基板２と同様の構造であり、配線基板２の各角部２ｂの位置には複数の接続パッド３が円弧状に配置されている。また、他面２ｄ側には格子状に配置された複数のランド４が配置されている。そして接続パッド３とそれと対応するランド４とは内部配線等を介して電気的に接続されている。このような状態で配線基板２が準備される。以下、枠部１０と複数の製品形成領域１２からなる基板を配線母板Ｍと呼ぶ。
次に配線基板２を含む配線母板Ｍは、ダイボンディング工程（載置工程）に移行され、図６に示すように、それぞれの配線基板２に半導体チップ６が搭載される。ダイボンディング工程では、半導体チップ６は図示しないダイボンディング装置により、例えば絶縁性の接着剤を介して各配線基板２に固着される。半導体チップ６は、４つのチップ辺６ａが配線基板２の角部２ｂに向けるとともに、各チップ角部６ｂが配線基板２の各外周辺２ａに近接するように、配線基板２上に４５度程度傾斜させて載置する。
また４５度傾斜して搭載された半導体チップ６のチップ角部６ｂは、配線基板２の各外周辺２ａに近接して、例えばダイシングライン１３から約５０〜１００μｍ程度の位置に配置される。このように配線基板２の外周辺２ａからチップ角部６ｂをわずかに離すことにより、分割前の相互に隣接する配線基板２間で半導体チップ６同士が接触することなく、良好に半導体チップ６を搭載できる。
次に、ワイヤボンディング工程（接続工程）に移行され、図７に示すように半導体チップ６上の電極パッド７とそれに対応する配線基板２の接続パッド３とを、例えばＡｕ等からなる導電性のボンディングワイヤ８により結線する。ワイヤボンディングは、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたボンディングワイヤ８を電極パッド７に超音波熱圧着し、その後、所定のループ形状を描きながら後端を配線基板２の接続パッド３上に超音波熱圧着により接続することで行われる。所定の電極パッド７と所定の接続パッド３とをボンディングワイヤ８にて結線する。
本実施形態では、配線基板２として、複数の接続パッド３が、配線基板２の角部２ｂ側に湾曲しつつ半導体チップ６のチップ辺６ａの搭載位置に沿って一列に配列された配線基板２を用意し、また、半導体チップ６として、その一面上にチップ辺６ａに沿って複数の電極パッド３が配列された半導体チップ６を用意する。そして、各電極パッド７と各接続パッド３とを複数のボンディングワイヤ８で接続する際に、各ボンディングワイヤ８が相互に、電極パッド７から接続パッド３に向けて扇状に広がるように配線する。
これにより、小スペースで高密度なワイヤ配線が可能となり、ワイヤボンディング工程の処理効率を向上できる。
次にワイヤボンディングの完了した配線基板を含む配線母板Ｍは、モールド工程（封止工程）に移行される。モールド工程では、図示しないトランスファモールド装置の上型と下型により配線母板Ｍを型閉めした状態で、溶融された封止樹脂、例えば熱硬化性のエポキシ樹脂等を充填させ、充填させた状態でキュアすることで、封止樹脂が熱硬化し、図８に示すように複数の配線基板２を一括的に覆う封止部９が形成される。溶融した樹脂は、カル１４からランナー１５、ゲート１６を経て各配線基板２上に注がれる。
かくして、配線基板２に対して傾斜して半導体チップ６を搭載すると共に、配線基板２の各角部２ｂに向かってボンディングワイヤ８を形成しているため、封止樹脂の流入方向に対して、垂直に配置されるボンディングワイヤ８を低減できるため、ワイヤ流れを低減できる。また接続パッド３を円弧状に配置したことで、ほぼ等間隔でワイヤ８が形成できるため、封止樹脂の流動性を向上できる。さらに一括モールドを用いたことにより、効率よく封止樹脂９を形成できる。
次に封止樹脂９が形成された配線母板Ｍは、ボールマウント工程（バンプ形成工程）に移行される。ボールマウント工程では、図９に示すように配線母板Mの他面のランド４上に半田ボールからなるバンプ５を搭載することで、外部端子が形成される。ボールマウント工程は、例えば図示しないボールマウンターのマウントツールにより半田ボールを真空吸着し、フラックスを介して半田ボールを配線母板Mのランド４上に搭載する。その後、配線母基板Mをリフローすることで、図９に示すように半田ボールがランド４上に接続されてバンプ５が形成される。
次に、バンプ５が搭載された配線母基板Mは、基板ダイシング工程に移行される。基板ダイシング工程では、図１０に示すように封止樹脂９をダイシングテープ１７に貼着固定し、図示しない高速回転のダイシングブレードにより、配線母板Mのダイシングライン１３を回転研削することで、個々の配線基板２毎に切断・分離する。半導体チップ６のチップ角部６ｂが、ダイシングライン１３から約５０〜１００μｍ程度、配線基板２の外周辺２ａからわずかに離すことにより、半導体チップ６に接触することなく、良好にダイシングすることができる。また半導体チップ６が封止樹脂９から露出しない為、耐湿性を確保できる。
その後、ダイシングテープ１７からピックアップすることで、図１に示すような半導体装置１が得られる。
図１１は、本実施形態のＢＧＡ型の半導体装置の別の例の概略構成を示す平面図である。図１２は、図１１の半導体装置の底面構成を示す平面図である。
図１１および図１２に示す半導体装置２０は図１乃至図４に示した半導体装置１に対して、配線基板２に搭載される半導体チップ６の配置角度が異なっている。すなわち、半導体チップ６は、１０〜４４度の範囲で傾斜させて搭載されている。これにより、さらに配線基板２のサイズを小さくすることができる。このように配線基板２のサイズを小さくすることで、半導体装置２０の小型化、さらには１つの配線母基板Mからの製品の取数を増やすことができ、コスト低減することができる。
また、図１１及び図１２に示す半導体装置２０では、半導体チップ６の一面上にチップ辺６ａに沿って複数の電極パッド７が配列される一方、角部領域１ｅの複数の接続パッド２３が、配線基板２の角部２ｂ側に湾曲しつつ半導体チップ６のチップ辺６ａに沿って二列に配列されている。これにより、配線基板２のサイズを小さくなて角部領域1ｅの面積が縮小されたとしても、ボンディングワイヤ８による配線を確実に行える。
また半導体チップ６を、１０〜４４度傾斜させて搭載することで、隣接する配線基板２間での半導体チップ６のチップ角部６ｂの位置がずれて配置されるため、チップ搭載時にチップが接触するリスクが低減できる。さらに隣接する製品形成部間での半導体チップ６のチップ角部６ｂの位置がずれて配置されるため、配線基板２間のチップ６の隙間を大きくできる。これにより、封止時の封止樹脂９の流動性を向上できる。
図１１及び図１２に示す半導体装置２０の製造方法は、配線基板２として、複数の接続パッド２３が、配線基板２の角部２ｂ側に湾曲しつつ半導体チップ６のチップ辺６ａの搭載位置に沿って二列に配列された配線基板２を用意し、また、半導体チップ６として、図１〜図４に示す半導体チップ６と同様のものを用意し、各電極パッド７と各接続パッド２３とを複数のボンディングワイヤ８で接続すること以外は、先に説明した製造方法と同様の工程を行えばよい。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。また正方形状の半導体チップを用いた場合について説明したが、長方形状の半導体チップに適用しても良い。
図１は本発明の実施形態である半導体装置の一例を示す平面模式図である。 図２は本発明の実施形態である半導体装置の一例を示す底面模式図である。 図３は、図１のＡ−Ａ’線に対応する断面模式図である。 図４は、図１のＢ−Ｂ’線に対応する断面模式図である。 図５は、本発明の実施形態である半導体装置の製造方法を示す工程図であって、（ａ）は配線母板の平面模式図であり、（ｂ）のＣ−Ｃ’線に対応する断面模式図である。 図６は、本発明の実施形態である半導体装置の製造方法の載置工程を示す図であって、（ａ）は配線母板の平面模式図であり、（ｂ）のＤ−Ｄ’線に対応する断面模式図である。 図７は、本発明の実施形態である半導体装置の製造方法における接続工程を示す図であって、（ａ）は配線母板の平面模式図であり、（ｂ）のＥ−Ｅ’線に対応する断面模式図である。 図８は、本発明の実施形態である半導体装置の製造方法における封止樹脂の積層工程を示す図であって、（ａ）は配線母板の平面模式図であり、（ｂ）のＦ−Ｆ’線に対応する断面模式図である。 図９は、本発明の実施形態である半導体装置の製造方法におけるバンプ形成工程を示す図であって、（ａ）は配線母板の平面模式図であり、（ｂ）のＧ−Ｇ’線に対応する断面模式図である。 図１０は、本発明の実施形態である半導体装置の製造方法における分割工程を示す図であって、（ａ）は配線母板の平面模式図であり、（ｂ）のＨ−Ｈ’線に対応する断面模式図である。 図１１は本発明の実施形態である半導体装置の別の例を示す平面模式図である。 図１２は本発明の実施形態である半導体装置の別の例を示す底面模式図である。 図１３は従来の半導体装置を示す平面模式図である。
符号の説明
１、２０…半導体装置、２…配線基板、２ａ…外周辺、２ｂ…角部、２ｃ…配線基板の一面、２ｄ…配線基板の他面、２ｅ…角部領域、３、２３…接続パッド、５…バンプ、６…半導体チップ、６ａ…チップ辺、６ｂ…チップ角部、７…電極パッド、８…ボンディングワイヤ、９…封止樹脂、１０…内部配線。

Claims (9)

  1. ４つの外周辺が４つの角部で連結されてなる平面視矩形状の配線基板と、前記配線基板の一面側に載置され、４つのチップ辺が４つのチップ角部で連結されてなる平面視矩形状の半導体チップと、前記配線基板の一面側に形成され、ボンディングワイヤを介して前記半導体チップの電極パッドに接続される接続パッドと、前記配線基板の他面側に格子状に配置された複数のバンプと、前記バンプと前記接続パッドを接続するために前記配線基板に形成された内部配線とを少なくとも具備してなり、
    前記半導体チップの前記４つのチップ辺が前記配線基板の前記角部に向けられるとともに、前記半導体チップの前記各チップ角部が、前記配線基板の前記各外周辺に近接して配置されるように前記半導体チップが配置され、前記配線基板の一面上には前記半導体チップの各チップ辺と前記配線基板の各角部によって囲まれた角部領域が設けられるとともに、前記角部領域に前記接続パッドが配置されていることを特徴とする半導体装置。
  2. 前記半導体チップの一面上に前記チップ辺に沿って複数の前記電極パッドが配列される一方、前記角部領域の複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ半導体チップの前記チップ辺に沿って一列に配列されており、前記の各電極パッドと前記の各接続パッドとを連結する前記の複数のボンディングワイヤが相互に、前記電極パッドから前記接続パッドに向けて扇状に広がるように配線されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップの一面上に前記チップ辺に沿って複数の前記電極パッドが配列される一方、前記角部領域の複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ半導体チップの前記チップ辺に沿って二列に配列されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記接続パッドが、平面視円弧状に配列されていることを特徴とする請求項２または請求項３に記載の半導体装置。
  5. 前記配線基板の前記一面上に、前記半導体チップ、前記角部領域及び前記ボンディングワイヤを封止する封止樹脂が積層されていることを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体装置。
  6. ４つの外周辺が４つの角部で連結されてなる平面視矩形状の基板であって、前記基板の一面上の前記角部の近傍に接続パッドが配置されてなる平面視矩形形状の配線基板を用意し、
    前記配線基板の前記一面上に、４つのチップ辺が４つのチップ角部で連結されてなる平面視矩形状の半導体チップを、前記４つのチップ辺が前記配線基板の前記角部に向けるとともに、前記各チップ角部が前記配線基板の前記各外周辺に近接するように、前記半導体チップを前記配線基板に載置する載置工程と、
    前記半導体チップの電極パッドと前記配線基板の前記接続パッドとをボンディングワイヤによって接続する接続工程と、
    前記配線基板の他面に、複数のバンプを格子状に配置して、前記配線基板の内部に形成された内部配線を介して前記バンプを前記接続パッドに接続するバンプ形成工程と、を具備してなることを特徴とする半導体装置の製造方法。
  7. 前記配線基板として、前記複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ前記半導体チップの前記チップ辺の搭載位置に沿って一列に配列された配線基板を用意するとともに、
    前記半導体チップとして、その一面上に前記チップ辺に沿って複数の前記電極パッドが配列された半導体チップを用意し、
    前記の各電極パッドと前記の各接続パッドとを複数の前記ボンディングワイヤで接続する際に、各ボンディングワイヤが相互に、前記電極パッドから前記接続パッドに向けて扇状に広がるように配線することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記配線基板として、前記複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ前記半導体チップの前記チップ辺の搭載位置に沿って二列に配列された配線基板を用意するとともに、
    前記半導体チップとして、その一面上に前記チップ辺に沿って複数の前記電極パッドが配列された半導体チップを用意して、
    前記の各電極パッドと前記の各接続パッドとを複数の前記ボンディングワイヤで接続することを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記接続工程と前記バンプ形成工程との間に、前記配線基板の前記一面に、前記半導体チップ及び前記ボンディングワイヤを封止する封止樹脂を積層する工程を行うことを特徴とする請求項６乃至請求項８の何れか一項に記載の半導体装置の製造方法。
JP2008136644A 2008-05-26 2008-05-26 半導体装置及びその製造方法 Ceased JP2009283835A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008136644A JP2009283835A (ja) 2008-05-26 2008-05-26 半導体装置及びその製造方法
US12/470,809 US8072069B2 (en) 2008-05-26 2009-05-22 Semiconductor device and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008136644A JP2009283835A (ja) 2008-05-26 2008-05-26 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014168480A Division JP2014212356A (ja) 2014-08-21 2014-08-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009283835A true JP2009283835A (ja) 2009-12-03

Family

ID=41341484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008136644A Ceased JP2009283835A (ja) 2008-05-26 2008-05-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8072069B2 (ja)
JP (1) JP2009283835A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859092B2 (en) * 2007-01-02 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures
CN102842574A (zh) * 2012-07-03 2012-12-26 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181653A (ja) * 1983-03-31 1984-10-16 Toshiba Corp リ−ドフレ−ム
JPH1056093A (ja) * 1996-08-07 1998-02-24 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
JP2002319595A (ja) * 2001-04-23 2002-10-31 Hitachi Ltd 半導体装置の製造方法
JP2004128290A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置
JP2005005440A (ja) * 2003-06-11 2005-01-06 Renesas Technology Corp 半導体装置
JP2006196615A (ja) * 2005-01-12 2006-07-27 Sumitomo Metal Electronics Devices Inc 半導体素子搭載用基板
JP2007042761A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置用基板、半導体装置の製造方法、及び封止金型
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2007173655A (ja) * 2005-12-26 2007-07-05 Matsushita Electric Ind Co Ltd 半導体装置
JP2008103550A (ja) * 2006-10-19 2008-05-01 Aoi Electronics Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216494A (ja) 1982-06-09 1983-12-16 富士通株式会社 電子部品の実装構造
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
JPH09162531A (ja) 1995-12-08 1997-06-20 Matsushita Electric Ind Co Ltd ボールグリッドアレイのバンプ配置方法
JP2001210749A (ja) 2000-01-26 2001-08-03 Kyocera Corp バンプ電極付き配線基板およびその製造方法
US6747331B2 (en) * 2002-07-17 2004-06-08 International Business Machines Corporation Method and packaging structure for optimizing warpage of flip chip organic packages
JP2004140079A (ja) 2002-10-16 2004-05-13 Canon Inc エリアアレイ型半導体装置とそれを用いた電子回路基板
JP2006073625A (ja) 2004-08-31 2006-03-16 Sharp Corp 電子部品
US7341887B2 (en) * 2004-10-29 2008-03-11 Intel Corporation Integrated circuit die configuration for packaging
JP2007095964A (ja) 2005-09-28 2007-04-12 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181653A (ja) * 1983-03-31 1984-10-16 Toshiba Corp リ−ドフレ−ム
JPH1056093A (ja) * 1996-08-07 1998-02-24 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
JP2002319595A (ja) * 2001-04-23 2002-10-31 Hitachi Ltd 半導体装置の製造方法
JP2004128290A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置
JP2005005440A (ja) * 2003-06-11 2005-01-06 Renesas Technology Corp 半導体装置
JP2006196615A (ja) * 2005-01-12 2006-07-27 Sumitomo Metal Electronics Devices Inc 半導体素子搭載用基板
JP2007042761A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置用基板、半導体装置の製造方法、及び封止金型
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2007173655A (ja) * 2005-12-26 2007-07-05 Matsushita Electric Ind Co Ltd 半導体装置
JP2008103550A (ja) * 2006-10-19 2008-05-01 Aoi Electronics Co Ltd 半導体装置

Also Published As

Publication number Publication date
US8072069B2 (en) 2011-12-06
US20090289361A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
US7944049B2 (en) Semiconductor device and manufacturing method thereof
JP2012104790A (ja) 半導体装置
JP5543058B2 (ja) 半導体装置の製造方法
KR20100069589A (ko) 반도체 디바이스
USRE45932E1 (en) Semiconductor device and method of manufacturing the same
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
US8098496B2 (en) Wiring board for semiconductor device
JP2012230981A (ja) 半導体装置及びその製造方法
KR20140124725A (ko) 반도체 장치 및 그 제조 방법
US8941237B2 (en) Semiconductor device
JP5501562B2 (ja) 半導体装置
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JP2009283835A (ja) 半導体装置及びその製造方法
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2009130048A (ja) 半導体装置及び電子装置
JP2004128290A (ja) 半導体装置
US20090189297A1 (en) Semiconductor device
EP3182449A1 (en) Semiconductor package
JP2014212356A (ja) 半導体装置およびその製造方法
US9117741B2 (en) Semiconductor device
US20120048595A1 (en) Wiring board and method of manufacturing a semiconductor device
JP2013157433A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141007

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141128

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150501

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20151027