JP2006196615A - 半導体素子搭載用基板 - Google Patents

半導体素子搭載用基板 Download PDF

Info

Publication number
JP2006196615A
JP2006196615A JP2005005551A JP2005005551A JP2006196615A JP 2006196615 A JP2006196615 A JP 2006196615A JP 2005005551 A JP2005005551 A JP 2005005551A JP 2005005551 A JP2005005551 A JP 2005005551A JP 2006196615 A JP2006196615 A JP 2006196615A
Authority
JP
Japan
Prior art keywords
wire bond
semiconductor element
wire
bonding
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005005551A
Other languages
English (en)
Other versions
JP4523425B2 (ja
Inventor
Katsuhisa Shiraishi
克久 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2005005551A priority Critical patent/JP4523425B2/ja
Publication of JP2006196615A publication Critical patent/JP2006196615A/ja
Application granted granted Critical
Publication of JP4523425B2 publication Critical patent/JP4523425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】装置の小型化、半導体素子の高集積化等に伴うワイヤボンドパッドの高密度化に対応でき、ボンディングワイヤを容易に接続できる半導体素子搭載用基板を提供する。
【解決手段】半導体素子１２の複数の第１のワイヤボンドパッド１３の隣接間ピッチ全体長さを超える長さからなる複数の第２のワイヤボンドパッド１４を有する絶縁基体１１に半導体素子１２が搭載され、ワイヤボンドパッド間がボンディングワイヤ１５で接続される半導体素子搭載用基板１０において、第２のワイヤボンドパッド１４がボンディングワイヤ１５と並行する側を長さ方向とする略長方形状からなり、相隣接する第２のワイヤボンドパッド１４にそれぞれのボンディングワイヤ１５に対する中間線１６に平行、且つそれぞれに等距離の位置を切断線１７として切り欠き部１８を有し、しかもこの長さ方向の大きさが第２のワイヤボンドパッド１４の大きさの１／２以下である。
【選択図】図１

Description

本発明は、半導体素子を搭載するための半導体素子搭載用基板に関し、より詳細には、半導体素子を接合してボンディングワイヤで半導体素子のワイヤボンドパッドと電気的に接続できるワイヤボンドパッドを有する半導体素子搭載用基板に関する。
近年の、例えばパッケージや、マザーボード等の半導体素子搭載用基板は、様々な形態のものが開発されている。何れの形態の半導体素子搭載用基板でも半導体素子と、半導体素子搭載用基板を構成する絶縁基体とに設けられているワイヤボンドパッドをボンディングワイヤで電気的に接続する場合には、装置の小型化や、半導体素子の高集積化等の要求に伴い、ワイヤボンドパッドの配置が高密度化している。特に、半導体素子と近接して設ける半導体素子搭載用基板のワイヤボンドパッドは、高密度なパターン配設を行っている。また、絶縁基体と半導体素子をボンディングワイヤで電気的に接続する場合の半導体素子搭載用基板は、セラミックや、プラスチックからなる絶縁基体にワイヤボンドパッド等のパターンや、電気的導通を形成するための導体配線を設けるパッケージや、マザーボード等として形成されている。
図３（Ａ）、（Ｂ）に示すように、従来の半導体素子搭載用基板５０は、例えば、絶縁基体５１にプラスチックを用いて、絶縁基体５１と半導体素子５２をボンディングワイヤ５３で電気的に接続するＢＧＡ（ボールグリッドアレイ）型のプラスチックパッケージとして形成する場合には、絶縁基体５１の半導体素子５２が搭載される面の反対面（図３はこの形態）、又は同一面に多数の半田ボールを接合して外部接続端子５４を配列するための外部接続端子パッド５５を設けた表面実装タイプのパッケージがある。この半導体素子搭載用基板５０には、半導体素子５２に形成される複数の第１のワイヤボンドパッド５６とボンディングワイヤ５３を介して接続するために、絶縁基体５１の半導体素子５２が実装される面に複数の第２のワイヤボンドパッド５７が形成されている。この第２のワイヤボンドパッド５７は、平面視して、ボンディングワイヤ５３の配設方向と並行する側を長さ方向とする略長方形の同一形状からなる複数個が半導体素子５２が搭載される絶縁基体５１部位の四角形のそれぞれの辺の外周近傍に、例えば、一列に直線的に横列するようにして外周を取り巻くように形成されている。そして、第１のワイヤボンドパッド５６と第２のワイヤボンドパッド５７間は、ボンディングワイヤ５３を放射状に配設して接続できるようにしている。
また、図４（Ａ）に示すように、半導体素子搭載用基板５０の第２のワイヤボンドパッド５７は、平面視して、ボンディングワイヤ５３の配設方向と並行する側を長さ方向とする略長方形の同一形状からなる複数個が半導体素子５２が搭載される絶縁基体５１部位の四角形のそれぞれの辺の外周近傍に、例えば、太鼓状に膨らむような形状にして外周を取り巻くように形成されている。第１のワイヤボンドパッド５６と第２のワイヤボンドパッド５７間は、ボンディングワイヤ５３で放射状に配設して接続できるようにしている。更には、図４（Ｂ）に示すように、半導体素子搭載用基板５０の第２のワイヤボンドパッド５７は、平面視して、ボンディングワイヤ５３の配設方向と並行する側を長さ方向とする略長方形の同一形状からなる複数個が半導体素子５２が搭載される絶縁基体５１部位の四角形のそれぞれの辺の外周近傍に、例えば、複数列のそれぞれが直線的に横列すると共に、複数列の第２のワイヤボンドパッド５７が千鳥形状を形成するようにして外周を取り巻くように形成されている。第１のワイヤボンドパッド５６と第２のワイヤボンドパッド５７間は、ボンディングワイヤ５３を平行に配設して接続できるようにしている。あるいは、図示しないが、半導体素子搭載用基板５０の第２のワイヤボンドパッド５７は、例えば、複数列のそれぞれが第２のワイヤボンドパッド５７を太鼓状に膨らむような形状にすると共に、複数列の第２のワイヤボンドパッド５７が千鳥形状を形成するようにして外周を取り巻くように形成されている。第１のワイヤボンドパッド５６と第２のワイヤボンドパッド５７間をボンディングワイヤ５３を放射状に配設して接続できるようにしている。そして、半導体素子搭載用基板５０は、絶縁基体５１に形成されている回路導体を介して外部接続端子パッド５５と電気的に導通状態とし、半導体素子５２を封止樹脂５８で気密に封止した後、外部接続端子パッド５５に外部接続端子５４が接合されるようになっている。
従来の半導体素子搭載用基板には、バンプ付き半導体素子を半田等で実装するためのパッド及び配線を含む回路基板のパッドが長軸及び短軸を有していると共に、パッドの長軸を、配線の延在方向に沿うように配設するか、あるいは、パッド形状を非円形、又は非正方形とすると共に、パッドと隣接する配線との距離を１００μｍ以上の値とするものが提案されている（例えば、特許文献１参照）。また、従来の半導体素子搭載用基板には、半導体素子を搭載し、半導体素子の電極パッドとボンディングワイヤを介して接続される基板側の電極パッドが半導体素子に近い方の先端部を中間部よりも細幅となった同一形状の多角形状とするものが提案されている（例えば、特許文献２参照）。
特開２００４−１３４６４７号公報 特開平１０−１２８００号公報
しかしながら、前述したような従来の半導体素子搭載用基板には、未だ解決すべき次のような問題がある。
（１）従来の半導体素子搭載用基板の絶縁基体の上面に形成されるワイヤボンドパッドは、ボンディングワイヤが放射状に広がる場合、複数個が略長方形状の同一形状からなるので、相隣接するワイヤボンドパッドの端部間が近接して短絡の危険性があり、装置の小型化や、半導体素子の高集積化等の要求に伴うワイヤボンドパッドの配置の高密度化に対応できなくなってきている。
（２）特開２００４−１３４６４７号公報に示すような、バンプ付き半導体素子を半田等で実装する時に配線との短絡を防止するためにパッドに切り欠きを設けた非円形、又は非正方形とする考え方を半導体素子搭載用基板に応用するのでは、この考え方が回路基板の部分的な短絡防止のためであり、半導体素子搭載用基板を用いた装置の小型化や、半導体素子の高集積化等の要求に伴う半導体素子搭載用基板のワイヤボンドパッドの配置の高密度化には対応できない。
（３）特開平１０−１２８００号公報に示すような、基板側の電極パッド（ワイヤボンドパッド）が半導体素子に近い方の先端部を中間部よりも細幅となった同一形状の多角形状とする電極パッドの半導体素子搭載用基板は、同一形状の電極パッドの隣接間に絶縁間隔を設けようとするのに、切り欠き部を大きくした多角形状の電極パッドとなり、ボンディングワイヤを接続するためのエリアが狭くなるので、ボンディングワイヤの不着が発生する場合がある。
本発明は、このような事情に鑑みてなされたものであって、装置の小型化や、半導体素子の高集積化等の要求に伴うワイヤボンドパッドの配置の高密度化に対応でき、ボンディングワイヤを容易に接続できる半導体素子搭載用基板を提供することを目的とする。
前記目的に沿う本発明に係る半導体素子搭載用基板は、絶縁基体に、略四角形の半導体素子の少なくとも一辺側に設けられる複数の第１のワイヤボンドパッドの隣接間ピッチの全体長さを超える隣接間ピッチの全体長さからなる複数の第２のワイヤボンドパッドを有し、絶縁基体に半導体素子が搭載され、第１のワイヤボンドパッドと相対向する第２のワイヤボンドパッドのそれぞれの中心部がボンディングワイヤで接続されて電気的に導通状態とされる半導体素子搭載用基板において、第２のワイヤボンドパッドがボンディングワイヤの配設方向と並行する側を長さ方向とする略長方形状からなり、相隣接するそれぞれの第２のワイヤボンドパッドにそれぞれのボンディングワイヤの配設に対する中間線に平行、且つそれぞれに等距離の位置を切断線として中間線側を削除する切り欠き部を有し、しかも切り欠き部の長さ方向の大きさが第２のワイヤボンドパッドの長さ方向の大きさの１／２以下である。
請求項１記載の半導体素子搭載用基板は、第２のワイヤボンドパッドがボンディングワイヤの配設方向と並行する側を長さ方向とする略長方形状からなり、相隣接するそれぞれの第２のワイヤボンドパッドにそれぞれのボンディングワイヤの配設に対する中間線に平行、且つそれぞれに等距離の位置を切断線として中間線側を削除する切り欠き部を有し、しかも切り欠き部の長さ方向の大きさが第２のワイヤボンドパッドの長さ方向の大きさの１／２以下であるので、相隣接する第２のワイヤボンドパッド間の全ての部分において部分的な近接部がなくなり、短絡が防止できると共に、隣接間の距離を大きくできた部分を第２のワイヤボンドパッドの配置を高密度化できて装置の小型化や、半導体素子の高集積化等の要求に対応でき、しかも切り欠き部の長さ方向の大きさが第２のワイヤボンドパッドの長さ方向の大きさの１／２以下によって、ボンディングワイヤを接続するための第２のワイヤボンドパッドのエリアを狭くすることのなくてボンディングワイヤの不着を防止する半導体素子搭載用基板とすることができる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係る半導体素子搭載用基板の説明図、図２は同半導体素子搭載用基板の変形例の説明図である。
図１に示すように、本発明の一実施の形態に係る半導体素子搭載用基板１０は、アルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等のセラミックや、ＢＴ樹脂（ビスマレイミドトリアジンを主成分にした樹脂）や、ポリイミド等のプラスチックの絶縁基材に導体配線パターン等を設ける絶縁基体１１からなり、パッケージや、マザーボード等として形成されている。この半導体素子搭載用基板１０は、絶縁基体１１の上面や、キャビティ部等の搭載部に略四角形の半導体素子１２を接合して実装するために用いられている。半導体素子１２の少なくとも一辺側には、複数の第１のワイヤボンドパッド１３が設けられている。また、絶縁基体１１には、半導体素子１２の少なくとも一辺側に設けられる複数の第１のワイヤボンドパッド１３の隣接間ピッチの全体長さａを超える隣接間ピッチの全体長さｂ、すなわち、ａ＜ｂからなる複数の第２のワイヤボンドパッド１４を有している。そして、半導体素子搭載用基板１０には、絶縁基体１１に半導体素子１２が搭載された後、半導体素子１２の第１のワイヤボンドパッド１３と、絶縁基体１１の第２のワイヤボンドパッド１４のそれぞれの中心部がボンディングワイヤ１５で接続されて電気的に導通状態とされるようになっている。
この半導体素子搭載用基板１０の絶縁基体１１に形成される個々の第２のワイヤボンドパッド１４は、平面視して、ボンディングワイヤ１５の配設方向と並行する側を長さ方向とする、例えば略長方形状として形成されている。そして、略四角形の半導体素子１２の少なくとも一辺側の第１のワイヤボンドパッド１３に相対向して配列する複数の第２のワイヤボンドパッド１４は、それぞれの第２のワイヤボンドパッド１４の中心部が半導体素子１２のそれぞれの辺に対して略平行の直線上にあるように設けられている。半導体素子１２のそれぞれの第１のワイヤボンドパッド１３と、相対向する絶縁基体１１のそれぞれの第２のワイヤボンドパッド１４を接続するボンディングワイヤ１５は、パッドの位置が端の方に行くにつれて、配置角度が大きくなると共に、長さが長くなる。通常、半導体素子搭載用基板１０の絶縁基体１１に形成される第２のワイヤボンドパッド１４は、スクリーン印刷や、エッチング加工等で形成され、半導体素子１２のパターン形成に比べ、加工精度が低い上に製造工程でのバラツキが大きい。しかも、半導体素子１２を絶縁基体１１上に接合する時のバラツキも大きく加算されるので、第２のワイヤボンドパッド１４の大きさは、ボンディングワイヤ１５を正確に第２のワイヤボンドパッド１４に接続するために、第１のワイヤボンドパッド１３の大きさに比べて極端に大きい形状となっている。
この第２のワイヤボンドパッド１４には、相隣接するそれぞれの第２のワイヤボンドパッド１４にそれぞれのボンディングワイヤ１５の配設に対して仮の線として設けられる中間線１６に平行で、且つそれぞれに等距離ｃの位置を切断線１７とし、中間線１６側を削除する切り欠き部１８を有している。更に、この切り欠き部１８は、長さ方向の大きさが第２のワイヤボンドパッド１４の長さ方向の大きさの１／２以下に形成されている。切り欠き部１８の長さ方向の大きさは、第２のワイヤボンドパッド１４の長さ方向の大きさの１／２を超えるようになると、ボンディングワイヤ１５を接続する時の第２のワイヤボンドパッド１４のボンディングワイヤ１５接続のためのエリアが小さくなり、不着等の接続不良が発生する場合がある。なお、上記の中間線１６とは、隣接する第１のワイヤボンドパッド１３間の中点と、隣接する第２のワイヤボンドパッド１４の中点とを結ぶ線を指している。
次いで、図２に示すように、本発明の一実施の形態に係る半導体素子搭載用基板１０の変形例の半導体素子搭載用基板１０ａは、半導体素子搭載用基板１０の場合と同様にセラミックや、プラスチックの絶縁基材に導体配線パターン等を設ける絶縁基体１１からなり、パッケージや、マザーボード等として形成されている。この半導体素子搭載用基板１０ａは、絶縁基体１１に半導体素子１２を接合して実装するために用いられている。略四角形の半導体素子１２の少なくとも一辺側には、複数の第１のワイヤボンドパッド１３が設けられている。また、絶縁基体１１には、半導体素子１２の少なくとも一辺側に設けられる複数の第１のワイヤボンドパッド１３の隣接間ピッチの全体長さａを超える隣接間ピッチの全体長さｂ’、すなわち、ａ＜ｂ’からなる複数の第２のワイヤボンドパッド１４ａを有している。そして、半導体素子搭載用基板１０ａには、半導体素子搭載用基板１０の場合と同様に、絶縁基体１１に半導体素子１２が搭載された後、半導体素子１２の第１のワイヤボンドパッド１３と、絶縁基体１１の第２のワイヤボンドパッド１４ａのそれぞれの中心部がボンディングワイヤ１５で接続されて電気的に導通状態とされるようになっている。
この半導体素子搭載用基板１０ａの絶縁基体１１に形成される個々の第２のワイヤボンドパッド１４ａは、平面視して、ボンディングワイヤ１５の配設方向と並行する側を長さ方向とする、例えば略長方形状として形成されている。そして、略四角形の半導体素子１２の少なくとも一辺側の第１のワイヤボンドパッド１３に相対向して配列する複数の第２のワイヤボンドパッド１４ａは、それぞれの第２のワイヤボンドパッド１４ａの中心部が半導体素子１２のそれぞれの辺に対して太鼓状に膨らむような形状にして形成されている。半導体素子１２のそれぞれの第１のワイヤボンドパッド１３と、相対向する絶縁基体１１のそれぞれの第２のワイヤボンドパッド１４ａを接続するボンディングワイヤ１５は、パッドの位置が端の方に行くにつれて、配置角度は大きくなるが、長さは比較的差がないように設けることができる。通常、半導体素子搭載用基板１０ａの絶縁基体１１に形成される第２のワイヤボンドパッド１４ａは、半導体素子搭載用基板１０の場合と同様に、スクリーン印刷や、エッチング加工等で形成され、半導体素子１２のパターン形成に比べ、加工精度が低い上に製造工程でのバラツキが大きい。しかも、半導体素子１２を絶縁基体１１上に接合する時のバラツキも大きく加算されるので、第２のワイヤボンドパッド１４ａの大きさは、ボンディングワイヤ１５を正確に第２のワイヤボンドパッド１４ａに接続するために、第１のワイヤボンドパッド１３の大きさに比べて極端に大きい形状となっている。
この第２のワイヤボンドパッド１４ａには、相隣接するそれぞれの第２のワイヤボンドパッド１４ａにそれぞれのボンディングワイヤ１５の配設に対して仮の線として設けられる中間線１６に平行で、且つそれぞれに等距離ｃの位置を切断線１７とし、中間線１６側を削除する切り欠き部１８を有している。更に、この切り欠き部１８は、長さ方向の大きさが第２のワイヤボンドパッド１４ａの長さ方向の大きさの１／２以下に形成されている。切り欠き部１８の長さ方向の大きさは、第２のワイヤボンドパッド１４ａの長さ方向の大きさの１／２を超えるようになると、ボンディングワイヤ１５を接続する時の第２のワイヤボンドパッド１４ａのボンディングワイヤ１５接続エリアが小さくなり、不着等の接続不良が発生する場合がある。なお、上記の中間線１６とは、隣接する第１のワイヤボンドパッド１３間の中点と、隣接する第２のワイヤボンドパッド１４ａの中点とを結ぶ線を指している。
上記の半導体素子搭載用基板１０、１０ａにおいては、第２のワイヤボンドパッド１４、１４ａを複数列として千鳥形状を形成するように配設するものであってもよいが、いずれの場合においてもボンディングワイヤ１５は、平面視して、第１のワイヤボンドパッド１３から第２のワイヤボンドパッド１４、１４ａに放射状に広がった形状からなっている。
本発明の半導体素子搭載用基板は、集積度の高い半導体素子を実装できる半導体素子搭載用基板であって、半導体素子を実装した後にはパソコン等の電子機器に用いることができる。
本発明の一実施の形態に係る半導体素子搭載用基板の説明図である。 同半導体素子搭載用基板の変形例の説明図である。 （Ａ）、（Ｂ）はそれぞれ従来の半導体素子搭載用基板の説明図である。 （Ａ）、（Ｂ）はそれぞれ同半導体素子搭載用基板の変形例の説明図である。
符号の説明
１０、１０ａ：半導体素子搭載用基板、１１：絶縁基体、１２：半導体素子、１３：第１のワイヤボンドパッド、１４、１４ａ：第２のワイヤボンドパッド、１５：ボンディングワイヤ、１６：中間線、１７：切断線、１８：切り欠き部

Claims (1)

  1. 絶縁基体に、略四角形の半導体素子の少なくとも一辺側に設けられる複数の第１のワイヤボンドパッドの隣接間ピッチの全体長さを超える隣接間ピッチの全体長さからなる複数の第２のワイヤボンドパッドを有し、前記絶縁基体に前記半導体素子が搭載され、前記第１のワイヤボンドパッドと相対向する前記第２のワイヤボンドパッドのそれぞれの中心部がボンディングワイヤで接続されて電気的に導通状態とされる半導体素子搭載用基板において、
    前記第２のワイヤボンドパッドが前記ボンディングワイヤの配設方向と並行する側を長さ方向とする略長方形状からなり、相隣接するそれぞれの前記第２のワイヤボンドパッドにそれぞれの前記ボンディングワイヤの配設に対する中間線に平行、且つそれぞれに等距離の位置を切断線として前記中間線側を削除する切り欠き部を有し、しかも該切り欠き部の長さ方向の大きさが前記第２のワイヤボンドパッドの長さ方向の大きさの１／２以下であることを特徴とする半導体素子搭載用基板。
JP2005005551A 2005-01-12 2005-01-12 半導体素子搭載用基板 Active JP4523425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005005551A JP4523425B2 (ja) 2005-01-12 2005-01-12 半導体素子搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005005551A JP4523425B2 (ja) 2005-01-12 2005-01-12 半導体素子搭載用基板

Publications (2)

Publication Number Publication Date
JP2006196615A true JP2006196615A (ja) 2006-07-27
JP4523425B2 JP4523425B2 (ja) 2010-08-11

Family

ID=36802460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005005551A Active JP4523425B2 (ja) 2005-01-12 2005-01-12 半導体素子搭載用基板

Country Status (1)

Country Link
JP (1) JP4523425B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5555541A (en) * 1978-10-20 1980-04-23 Hitachi Ltd Semiconductor element
JPH0312448U (ja) * 1989-06-22 1991-02-07
JPH03274738A (ja) * 1990-03-23 1991-12-05 Toshiba Corp 配線基板
JPH1012800A (ja) * 1996-06-19 1998-01-16 Unisia Jecs Corp 半導体素子の接続装置
JP2004134647A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5555541A (en) * 1978-10-20 1980-04-23 Hitachi Ltd Semiconductor element
JPH0312448U (ja) * 1989-06-22 1991-02-07
JPH03274738A (ja) * 1990-03-23 1991-12-05 Toshiba Corp 配線基板
JPH1012800A (ja) * 1996-06-19 1998-01-16 Unisia Jecs Corp 半導体素子の接続装置
JP2004134647A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4523425B2 (ja) 2010-08-11

Similar Documents

Publication Publication Date Title
US7615872B2 (en) Semiconductor device
US8089141B1 (en) Semiconductor package having leadframe with exposed anchor pads
US6384343B1 (en) Semiconductor device
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
TW200919700A (en) Semiconductor device
JP2011142185A (ja) 半導体装置
US7180182B2 (en) Semiconductor component
US20110176285A1 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
JP4494249B2 (ja) 半導体装置
JP4523425B2 (ja) 半導体素子搭載用基板
JP2000243862A (ja) インターポーザ基板
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
US8283779B2 (en) Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
JP4175343B2 (ja) 半導体ペレット及び半導体装置
US11670574B2 (en) Semiconductor device
JP2004363224A (ja) 半導体チップの接続構造
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JP4767556B2 (ja) 半導体装置
JP2005197496A (ja) 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。
JP2007165758A (ja) 半導体装置およびその製造方法
JP2004063567A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3706379B2 (ja) 半導体ペレット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100527

R150 Certificate of patent or registration of utility model

Ref document number: 4523425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140604

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250