JP2007165758A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】従来の積層型ＭＣＰにおいては、半導体チップのチップサイズが制約を受ける。
【解決手段】半導体装置１は、基板１０、基板２０、半導体チップ３０、半導体チップ４０、ＢＧＡボール５０、およびＢＧＡボール６０を備えている。基板１０上には、半導体チップ３０が載置されている。この半導体チップ３０は、ワイヤボンディングにより基板１０に接続されている。基板２０上には、半導体チップ４０が載置されている。この半導体チップ４０は、ワイヤボンディングにより基板１０に接続されている。基板１０には、ＢＧＡボール５０およびＢＧＡボール６０が接続されている。ＢＧＡボール５０は、半導体チップ３０の内部配線と電気的に接続されている。ＢＧＡボール６０は、半導体チップ４０の内部配線と電気的に接続されている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。

半導体装置の中には、複数の半導体チップが１つのパッケージに搭載されたものがある。かかる半導体装置は、マルチチップパッケージ（ＭＣＰ）と呼ばれている。ＭＣＰのうち、複数のチップが縦方向（パッケージの高さ方向）に沿って配置されたものは、特に、積層型ＭＣＰと呼ばれている。このように複数のチップが三次元的に配列されることにより、積層型ＭＣＰによれば、チップの総実装面積を小さく抑えることができる。

図５は、従来の積層型ＭＣＰを示す断面図である（例えば特許文献１）。積層型ＭＣＰである半導体装置１００においては、基板１０１上に半導体チップ１０２が載置されるとともに、半導体チップ１０２上に半導体チップ１０３が載置されている。これらの半導体チップ１０２および半導体チップ１０３の信号パッド（図示せず）は、それぞれボンディングワイヤ１０４およびボンディングワイヤ１０５によって、基板１０１の信号リード（図示せず）に接続されている。基板１０１上の半導体チップ１０２，１０３およびボンディングワイヤ１０４，１０５は、樹脂１０６によって封止されている。また、基板１０１には、ＢＧＡボール１０７が接続されている。

特許文献２にも、積層型ＭＣＰが記載されている。同文献に記載の半導体装置を図６に示す。半導体装置１１０においては、セラミック多層配線キャップ１１１上に周辺電子部品１１２が載置されている。また、放熱用金属板１１３上に半導体チップ１１４が載置されている。この半導体チップ１１４は、ワイヤボンディングによりセラミック多層配線基板１１５に接続されている。このセラミック多層配線基板１１５は、入出力ピン１１６を介してセラミック多層配線キャップ１１１と電気的に接続されている。この半導体装置１１０において、半導体チップ１１４からの信号は、セラミック多層配線基板１１５、入出力ピン１１６およびセラミック多層配線キャップ１１１を通じて、セラミック多層配線キャップ１１１に設けられた入出力バンプ１１７に出力される。
特開２００４−１１１６５６号公報 特開平８−９７３５２号公報

しかしながら、図５の半導体装置１００においては、半導体チップ１０３のチップサイズに制約が生じる。すなわち、半導体チップ１０３が半導体チップ１０２に比べて極端に小さい場合には、半導体チップ１０３と基板１０１とを結ぶボンディングワイヤ１０５を長くせざるを得ない。すると、ワイヤボンディング直後のボンディングワイヤ１０５の高さが高くなり、樹脂封入の際には樹脂１０６の流入によってボンディングワイヤ１０５が流れ易くなる。このことは、隣接するボンディングワイヤ間でのショートの発生につながってしまう。したがって、かかるショートの発生を防ぐ観点から、半導体チップ１０３のチップサイズは制約を受けることになる。

また、図６の半導体装置１１０においては、セラミック多層配線キャップ１１１とセラミック多層配線基板１１５とが、入出力ピン１１６を介して接続されている。かかる構成の場合、セラミック多層配線キャップ１１１とセラミック多層配線基板１１５とを接続する際に、電気的接続を行う必要がある。そのため、それらの接続部での導通不良が発生し易くなる。

本発明による半導体装置は、第１および第２の基板と、上記第１の基板上に載置され、ワイヤボンディングにより上記第１の基板に接続された第１の半導体チップと、上記第１の半導体チップと対向するように上記第２の基板上に載置され、ワイヤボンディングにより上記第１または第２の基板に接続された第２の半導体チップと、上記第１の基板に接続され、上記第１の半導体チップの内部配線と電気的に接続された第１の外部電極端子と、上記第１または第２の基板のうちワイヤボンディングにより上記第２の半導体チップが接続された方の基板に接続され、上記第２の半導体チップの内部配線と電気的に接続された第２の外部電極端子と、を備えることを特徴とする。

この半導体装置においては、第１の半導体チップと第２の半導体チップとが対向して配置されている。これにより、図５の半導体装置１００とは異なり、第１および第２の半導体チップの相対的なチップサイズが制約を受けることがない。さらに、第２の半導体チップがワイヤボンディングにより接続された基板に対して、第２の外部電極端子が設けられている。このため、第２の半導体チップからの信号は、その基板を通じて、第２の外部電極端子に出力される。かかる構成であれば、図６の半導体装置１１０とは異なり、第１の基板と第２の基板とを接続する際に、電気的接続を行う必要がない。したがって、導通不良の発生を防止することができる。

本発明による半導体装置の製造方法は、第１および第２の基板を準備する工程と、上記第１の基板上に第１の半導体チップを載置する工程と、ワイヤボンディングにより上記第１の半導体チップを上記第１の基板に接続する工程と、上記第２の基板上に第２の半導体チップを載置する工程と、ワイヤボンディングにより上記第２の半導体チップを上記第１または第２の基板に接続する工程と、上記第１の半導体チップの内部配線と電気的に接続されるように、上記第１の基板に接続された第１の外部電極端子を形成する工程と、上記第２の半導体チップの内部配線と電気的に接続されるように、上記第１または第２の基板のうちワイヤボンディングにより上記第２の半導体チップが接続される方の基板に接続された第２の外部電極端子を形成する工程と、上記第１および第２の半導体チップが互いに対向するように、当該第１の半導体チップが載置された上記第１の基板と当該第２の半導体チップが載置された上記第２の基板とを接続する工程と、を含むことを特徴とする。

この製造方法においては、第１の半導体チップおよび第２の半導体チップが互いに対向するように、第１の基板と第２の基板とを接続している。これにより、図５の半導体装置１００とは異なり、第１および第２の半導体チップの相対的なチップサイズが制約を受けることがない。さらに、第２の半導体チップがワイヤボンディングにより接続される基板に対して、第２の外部電極端子を形成している。このため、製造される半導体装置においては、第２の半導体チップからの信号は、その基板を通じて、第２の外部電極端子に出力される。かかる構成であれば、図６の半導体装置１１０とは異なり、第１の基板と第２の基板とを接続する際に、電気的接続を行う必要がない。したがって、導通不良の発生を防止することができる。

本発明によれば、チップサイズの制約から免れるとともに導通不良の発生を防止することのできる半導体装置およびその製造方法が実現される。

以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。

（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を示す断面図である。半導体装置１は、基板１０（第１の基板）、基板２０（第２の基板）、半導体チップ３０（第１の半導体チップ）、半導体チップ４０（第２の半導体チップ）、ＢＧＡボール５０（第１の外部電極端子）、およびＢＧＡボール６０（第２の外部電極端子）を備えている。この半導体装置１は、積層型ＭＣＰである。

基板１０上には、半導体チップ３０が載置されている。この半導体チップ３０は、ワイヤボンディングにより基板１０に接続されている。具体的には、半導体チップ３０の信号パッド（図示せず）が、ボンディングワイヤ９２によって基板１０の信号リード（図示せず）に接続されている。

本実施形態において基板１０は、半導体チップ３０が載置された底部１２と、底部１２の上方に位置する上部１４と、底部１２から上部１４まで延びる側部１６とを含んで構成されている。基板１０の上部１４には、開口部１４ａ（第１の開口部）が設けられている。また、底部１２には、開口部１２ａ（第２の開口部）が設けられている。この開口部１２ａは、半導体チップ３０または上部１４の何れも設けられていない領域に形成されている。

基板２０上には、半導体チップ４０が載置されている。この半導体チップ４０は、ワイヤボンディングにより基板１０に接続されている。具体的には、半導体チップ４０の信号パッド（図示せず）が、ボンディングワイヤ９４によって基板１０の信号リードに接続されている。また、基板２０は、当該基板２０上に載置された半導体チップ４０が上記開口部１４ａに入り込むように、基板１０の上部１４に接続されている。これにより、半導体チップ４０は、半導体チップ３０と対向して配置されている。また、半導体チップ３０と半導体チップ４０とは、互いに離間している。本実施形態において半導体チップ４０は、半導体チップ３０よりも大きなチップ面積を有している。なお、基板２０は、半導体チップ４０で発生した熱を放散するための放熱板（ヒートスプレッダ）としても機能する。また、基板１０と基板２０との間の間隙には、樹脂９６が封入されている。

基板１０には、ＢＧＡボール５０が接続されている。このＢＧＡボール５０は、半導体チップ３０の内部配線（図示せず）と電気的に接続されている。また、基板１０には、ＢＧＡボール６０も接続されている。このＢＧＡボール６０は、半導体チップ４０の内部配線（図示せず）と電気的に接続されている。ＢＧＡボール５０およびＢＧＡボール６０は、基板１０の底部１２に接続されている。これにより、これらのＢＧＡボール５０およびＢＧＡボール６０は、略同一の平面上に配置されている。なお、ＢＧＡボール５０およびＢＧＡボール６０は、例えば半田バンプである。

図２は、半導体装置１を下側（ＢＧＡボール５０，６０が設けられた側）から見たときの平面図である。同図のI−I線に沿った断面を示したものが図１である。図２からわかるように、基板１０の底部１２の中央部に、複数のＢＧＡボール５０が配列されている。ＢＧＡボール５０の周囲に、上記開口部１２ａが設けられている。本実施形態においては、基板１０の４辺の各々に１つずつの開口部１２ａが設けられている。また、これらのＢＧＡボール５０および開口部１２ａを包囲するように、底部１２の縁部に複数のＢＧＡボール６０が配列されている。

本発明による半導体装置の製造方法の第１実施形態として、半導体装置１の製造方法の一例を説明する。概括すると、この製造方法は、下記工程（ａ）〜（ｈ）を含むものである。
（ａ）基板１０および基板２０を準備する工程
（ｂ）基板１０上に半導体チップ３０を載置する工程
（ｃ）ワイヤボンディングにより基板１０に半導体チップ３０を接続する工程
（ｄ）基板２０上に半導体チップ４０を載置する工程
（ｅ）ワイヤボンディングにより基板１０に半導体チップ４０を接続する工程
（ｆ）半導体チップ３０の内部配線と電気的に接続されるように、基板１０に接続されたＢＧＡボール５０を形成する工程
（ｇ）半導体チップ４０の内部配線と電気的に接続されるように、基板１０に接続されたＢＧＡボール６０を形成する工程
（ｈ）半導体チップ３０および半導体チップ４０が互いに対向するように、半導体チップ３０が載置された基板１０と半導体チップ４０が載置された基板２０とを接続する工程

ただし、工程（ｆ）および（ｇ）については、工程（ａ）においてＢＧＡボール５０およびＢＧＡボール６０が予め形成された基板１０を準備してもよい。

より詳細に説明すると、まず、ＢＧＡボール５０およびＢＧＡボール６０が予め形成された基板１０と、基板２０とを準備する。次に、半導体チップ３０を基板１０上にマウントした後、半導体チップ３０の信号パッドを、基板１０の底部１２上に露出している信号リードにボンディングする。この信号リードは基板１０の下部のＢＧＡボール５０に繋がっている。また、半導体チップ４０を基板２０上にマウントする。

続いて、半導体チップ３０の表面と半導体チップ４０の表面とを対向させるようにして、両基板１０，２０を貼り合わせる。このとき、半導体チップ４０が開口部１４ａに入り込むようにして、基板２０を基板１０の上部１４に接続する。その後、開口部１２ａを通じて、半導体チップ４０の信号パッドを、基板１０の上部１４上に露出している信号リードにボンディングする。この信号リードは、基板１０の下部のＢＧＡボール６０に繋がっている。次に、この開口部１２ａから樹脂を流し込み封入を行う。以上により、半導体装置１が得られる。

本実施形態の効果を説明する。本実施形態においては、半導体チップ３０と半導体チップ４０とが対向して配置される。これにより、面積が比較的小さい半導体チップ３０と面積が比較的大きい半導体チップ４０とが直接に接しておらず、互いに実質的に独立した構成が得られる。したがって、図５の半導体装置１００とは異なり、半導体チップ３０と半導体チップ４０との相対的なチップサイズが制約を受けることがない。

さらに、半導体チップ４０がワイヤボンディングにより接続された基板１０に対して、ＢＧＡボール６０が設けられている。このため、半導体チップ４０からの信号は、その基板１０を通じて、ＢＧＡボール６０に出力される。かかる構成であれば、図６の半導体装置１１０とは異なり、基板１０と基板２０とを接続する際に、電気的接続を行う必要がない。したがって、導通不良の発生を防止することができる。よって、チップサイズの制約から免れるとともに導通不良の発生を防止することのできる半導体装置１およびその製造方法が実現されている。

さらに、複数のチップ（基板１０，２０）を三次元的に積層しているため、それらのチップの総実装面積を小さく抑えることができる。本実施形態においては基板１０の底部１２に開口部１２ａが設けられているため、基板１０に搭載される半導体チップ３０のサイズに上限がある（半導体チップ４０に比べてある程度は小さい必要がある）。しかし、半導体チップ３０は、小さい分にはどんなに小さくても構わないし、縦横のバランスについても制約がない。これらは、基板１０および基板２０を、三次元的に、しかもそれらの表面を対向させるようにして、実装しているためである。

また、ＢＧＡボール５０およびＢＧＡボール６０が略同一の平面上に配置されている。これにより、他の基板（例えばプリント基板）への実装が容易な半導体装置１が得られる。

基板１０は、底部１２、上部１４および側部１６によって構成されている。また、上部１４に設けられた開口部１４ａに半導体チップ４０が入り込むようにして、基板２０が基板１０の上部１４に接続されている。これにより、半導体チップ３０と半導体チップ４０とが対向して配置された構成を容易に実現することができる。

基板１０の底部１２に開口部１２ａが設けられている。これにより、基板１０と基板２０とを接続した後であっても、半導体チップ４０のワイヤボンディングを容易に行うことができる。実際、本実施形態においては、上述のとおり、基板１０と基板２０とを接続する工程よりも後に、開口部１２ａを通じて、ワイヤボンディングにより基板１０に半導体チップ４０を接続している。

（第２実施形態）
図３は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２は、基板１０、基板２０、半導体チップ３０、半導体チップ４０、ＢＧＡボール５０、およびＢＧＡボール６０を備えている。この半導体装置２も、積層型ＭＣＰである。

基板１０上には、半導体チップ３０が載置されている。この半導体チップ３０は、ワイヤボンディングにより基板１０に接続されている。具体的には、半導体チップ３０の信号パッドが、ボンディングワイヤ９２によって基板１０の信号リードに接続されている。

基板２０上には、半導体チップ４０が載置されている。この半導体チップ４０は、ワイヤボンディングにより基板２０に接続されている。具体的には、半導体チップ４０の信号パッドが、ボンディングワイヤ９４によって基板２０の信号リードに接続されている。

本実施形態において基板２０は、半導体チップ４０が載置された底部２２と、基板１０を包囲するとともに底部２２から基板１０側に延びる側部２４とを含んで構成されている。側部２４には段差２４ａが設けられている。この段差２４ａによって、基板１０と基板２０とが互いに係止されている。これにより、半導体チップ４０は、半導体チップ３０と対向して配置されている。また、半導体チップ３０と半導体チップ４０とは、互いに離間している。基板１０と基板２０との間の間隙には、樹脂９６が封入されている。

基板１０には、ＢＧＡボール５０が接続されている。このＢＧＡボール５０は、半導体チップ３０の内部配線と電気的に接続されている。一方、基板２０の側部２４には、ＢＧＡボール６０が接続されている。このＢＧＡボール６０は、半導体チップ４０の内部配線と電気的に接続されている。基板１０におけるＢＧＡボール５０が設けられた面と、基板２０におけるＢＧＡボール６０が設けられた面とは、略同一の平面上にある。これにより、ＢＧＡボール５０およびＢＧＡボール６０も、略同一の平面上に配置されている。

図４は、半導体装置２を下側（ＢＧＡボール５０，６０が設けられた側）から見たときの平面図である。同図のIII−III線に沿った断面を示したものが図３である。図４からわかるように、基板１０の中央部に、複数のＢＧＡボール５０が配列されている。また、ＢＧＡボール５０を包囲するように、基板２０の側部２４に複数のＢＧＡボール６０が配列されている。

本発明による半導体装置の製造方法の第２実施形態として、半導体装置２の製造方法の一例を説明する。概括すると、この製造方法は、上記工程（ａ）〜（ｈ）を含むものである。ただし、上記工程（ｅ）においては、ワイヤボンディングにより基板２０に半導体チップ４０を接続する。また、上記工程（ｇ）においては、半導体チップ４０の内部配線と電気的に接続されるように、基板２０に接続されたＢＧＡボール６０を形成する。

より詳細に説明すると、まず、ＢＧＡボール５０が予め形成された基板１０と、ＢＧＡボール６０が予め形成された基板２０とを準備する。次に、半導体チップ３０を基板１０上にマウントした後、半導体チップ３０の信号パッドを、基板１０上に露出している信号リードにボンディングする。この信号リードは基板１０の下部のＢＧＡボール５０に繋がっている。また、半導体チップ４０を基板２０上にマウントした後、半導体チップ４０の信号パッドを、基板２０の側部２４上に露出している信号リードにボンディングする。この信号リードは、基板２０の下部のＢＧＡボール６０に繋がっている。

次に、半導体チップ４０が載置された基板２０の上部から樹脂を流し込む。その後、基板２０の４辺に形成した段差２４ａに引っ掛けるようにして、半導体チップ３０が載置された基板１０を乗せる。その状態で、基板１０と基板２０とを貼り合わせる。すなわち、基板１０および基板２０が段差２４ａによって互いに係止されるように、基板１０と基板２０とを接続する。以上により、半導体チップ３０と半導体チップ４０が対向して配置された半導体装置２が得られる。

本実施形態の効果を説明する。本実施形態においても、半導体チップ３０と半導体チップ４０とが対向して配置される。したがって、半導体チップ３０と半導体チップ４０との相対的なチップサイズが制約を受けることがない。さらに、半導体チップ４０がワイヤボンディングにより接続された基板２０に対して、ＢＧＡボール６０が設けられている。このため、半導体チップ４０からの信号は、その基板２０を通じて、ＢＧＡボール６０に出力される。かかる構成であれば、基板１０と基板２０とを接続する際に、電気的接続を行う必要がない。したがって、導通不良の発生を防止することができる。よって、チップサイズの制約から免れるとともに導通不良の発生を防止することのできる半導体装置２およびその製造方法が実現されている。

基板２０は、底部２２および側部２４によって構成されている。また、基板２０の側部２４にＢＧＡボール６０が接続されている。これにより、半導体チップ３０と半導体チップ４０とが対向して配置された構成を容易に実現することができる。

基板２０の側部２４に段差２４ａが設けられており、その段差２４ａによって基板１０と基板２０とが互いに係止されている。これにより、基板１０および基板２０の相対的な位置合わせを容易に行うことができる。

本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。

本発明による半導体装置の第１実施形態を示す断面図である。 図１の半導体装置を示す平面図である。 本発明による半導体装置の第２実施形態を示す断面図である。 図３の半導体装置を示す平面図である。 従来の半導体装置を示す断面図である。 特許文献２に記載された半導体装置を示す断面図である。

符号の説明

１ 半導体装置
２ 半導体装置
１０ 基板
１２ 底部
１２ａ 開口部
１４ 上部
１４ａ 開口部
１６ 側部
２０ 基板
２２ 底部
２４ 側部
２４ａ 段差
３０ 半導体チップ
４０ 半導体チップ
５０ ＢＧＡボール
６０ ＢＧＡボール
９２ ボンディングワイヤ
９４ ボンディングワイヤ
９６ 樹脂

Claims (12)

1. 第１および第２の基板と、
   前記第１の基板上に載置され、ワイヤボンディングにより前記第１の基板に接続された第１の半導体チップと、
   前記第１の半導体チップと対向するように前記第２の基板上に載置され、ワイヤボンディングにより前記第１または第２の基板に接続された第２の半導体チップと、
   前記第１の基板に接続され、前記第１の半導体チップの内部配線と電気的に接続された第１の外部電極端子と、
   前記第１または第２の基板のうちワイヤボンディングにより前記第２の半導体チップが接続された方の基板に接続され、前記第２の半導体チップの内部配線と電気的に接続された第２の外部電極端子と、
   を備えることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１および第２の外部電極端子は、略同一の平面上に配置されている半導体装置。
3. 請求項１または２に記載の半導体装置において、
   前記第１の基板は、前記第１の半導体チップが載置された底部と、前記底部の上方に位置する上部と、前記底部から前記上部まで延びる側部とを含んで構成されており、
   前記第１の基板の前記上部には、第１の開口部が設けられており、
   前記第２の基板は、当該第２の基板上に載置された前記第２の半導体チップが前記第１の開口部に入り込むように、前記第１の基板の前記上部に接続されており、
   前記第２の半導体チップは、ワイヤボンディングにより前記第１の基板に接続されており、
   前記第１および第２の外部電極端子は、前記第１の基板の前記底部に接続されている半導体装置。
4. 請求項３に記載の半導体装置において、
   前記第１の基板の前記底部における前記第１の半導体チップまたは前記側部の何れも設けられていない領域に、第２の開口部が設けられている半導体装置。
5. 請求項１または２に記載の半導体装置において、
   前記第２の基板は、前記第２の半導体チップが載置された底部と、前記第１の基板を包囲するとともに前記底部から前記第１の基板側に延びる側部とを含んで構成されており、
   前記第２の半導体チップは、ワイヤボンディングにより前記第２の基板に接続されており、
   前記第２の外部電極端子は、前記第２の基板の前記側部に接続されている半導体装置。
6. 請求項５に記載の半導体装置において、
   前記第２の基板の前記側部には段差が設けられており、
   前記第１および第２の基板は、前記段差によって互いに係止されている半導体装置。
7. 第１および第２の基板を準備する工程と、
   前記第１の基板上に第１の半導体チップを載置する工程と、
   ワイヤボンディングにより前記第１の基板に前記第１の半導体チップを接続する工程と、
   前記第２の基板上に第２の半導体チップを載置する工程と、
   ワイヤボンディングにより前記第１または第２の基板に前記第２の半導体チップを接続する工程と、
   前記第１の半導体チップの内部配線と電気的に接続されるように、前記第１の基板に接続された第１の外部電極端子を形成する工程と、
   前記第２の半導体チップの内部配線と電気的に接続されるように、前記第１または第２の基板のうちワイヤボンディングにより前記第２の半導体チップが接続される方の基板に接続された第２の外部電極端子を形成する工程と、
   前記第１および第２の半導体チップが互いに対向するように、当該第１の半導体チップが載置された前記第１の基板と当該第２の半導体チップが載置された前記第２の基板とを接続する工程と、
   を含むことを特徴とする半導体装置の製造方法。
8. 請求項７に記載の半導体装置の製造方法において、
   前記第１の基板を準備する工程においては、前記第１の半導体チップが載置される底部と、前記底部の上方に位置するとともに第１の開口部が設けられた上部と、前記底部から前記上部まで延びる側部とを含んで構成された基板を前記第１の基板として準備し、
   前記第１の基板と前記第２の基板とを接続する工程においては、前記第２の基板上に載置された前記第２の半導体チップが前記第１の開口部に入り込むように、前記第２の基板を前記第１の基板の前記上部に接続し、
   前記第２の半導体チップを接続する工程においては、ワイヤボンディングにより前記第１の基板に前記第２の半導体チップを接続し、
   前記第１および第２の外部電極端子を形成する工程においては、前記第１の基板の前記底部に接続された前記第１および第２の外部電極端子を形成する、半導体装置の製造方法。
9. 請求項８に記載の半導体装置の製造方法において、
   前記第１の基板を準備する工程においては、前記第１の基板の前記底部における前記第１の半導体チップまたは前記側部の何れも設けられない領域に第２の開口部が設けられた基板を前記第１の基板として準備する、半導体装置の製造方法。
10. 請求項９に記載の半導体装置の製造方法において、
    前記第２の半導体チップを接続する工程においては、前記第１の基板と前記第２の基板とを接続する工程よりも後に、前記第２の開口部を通じて、ワイヤボンディングにより前記第１の基板に前記第２の半導体チップを接続する、半導体装置の製造方法。
11. 請求項７に記載の半導体装置の製造方法において、
    前記第２の基板を準備する工程においては、前記第２の半導体チップが載置される底部と、前記底部から延びる側部とを含んで構成された基板を前記第２の基板として準備し、
    前記第２の半導体チップを接続する工程においては、ワイヤボンディングにより前記第２の基板に前記第２の半導体チップを接続し、
    前記第２の外部電極端子を形成する工程においては、前記第２の基板の前記側部に接続された前記第２の外部電極端子を形成し、
    前記第１の基板と前記第２の基板とを接続する工程においては、前記第２の基板の前記側部によって前記第１の基板が包囲されるように、前記第１の基板と前記第２の基板とを接続する、半導体装置の製造方法。
12. 請求項１１に記載の半導体装置の製造方法において、
    前記第２の基板を準備する工程においては、前記側部に段差が設けられた基板を前記第２の基板として準備し、
    前記第１の基板と前記第２の基板とを接続する工程においては、前記第１および第２の基板が前記段差によって互いに係止されるように、前記第１の基板と前記第２の基板とを接続する、半導体装置の製造方法。

Images