JP2008010550A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008010550A
JP2008010550A JP2006178052A JP2006178052A JP2008010550A JP 2008010550 A JP2008010550 A JP 2008010550A JP 2006178052 A JP2006178052 A JP 2006178052A JP 2006178052 A JP2006178052 A JP 2006178052A JP 2008010550 A JP2008010550 A JP 2008010550A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
interposer substrate
semiconductor devices
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006178052A
Other languages
English (en)
Inventor
Atsuo Sato
淳夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006178052A priority Critical patent/JP2008010550A/ja
Publication of JP2008010550A publication Critical patent/JP2008010550A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体装置を積み重ねて搭載する際に、専用の半導体装置以外に既存の半導体装置を適宜選択して組み合わせて搭載することができる半導体装置を提供する。
【解決手段】複数個の半導体装置11、12を積み重ねて実装基板に実装する半導体装置において、前記半導体装置11、12が、インターポーザー基板30の一方の面と他方の面に各々搭載され、前記インターポーザー基板30と、前記半導体素子が11、12搭載されたインターポーザー基板30を支持する実装用の共通基板40とが電気的に接続されていることを特徴とする。
【選択図】図1

Description

本発明は半導体装置に関し、より詳細には、半導体装置を積み重ねて搭載する形式の半導体装置に関する。
半導体装置を基板に実装する方法として、図7(a)に示すような平置き式、図7(b)に示すようなPOP(Package on Package)形式、図7(c)に示すようなPIP(Package in Package)形式がある。
図7(a)に示す平置き式は、実装基板10の基板面に半導体装置20、21をたいらに並べて置く方式である。図7(b)に示すPOP形式は、半導体装置22、23を積み重ねて実装する方式であり、1段目の半導体装置22の基板22aに2段目の半導体装置23を搭載し、1段目の半導体装置22を介して2段目の半導体装置23を実装基板10に実装する。半導体装置を積み重ねて搭載するため、1段目の樹脂封止部は2段目の樹脂封止部よりも小さく形成される。
図7(c)に示すPIP形式も半導体装置24、25を積み重ねて搭載する形式のもので、2段目の半導体装置25が1段目の半導体装置24よりも小型に形成され、半導体装置24、25を共通の基板26にワイヤボンディングして電気的に接続している。2段目の半導体装置25は共通の基板26に直接ワイヤボンディングする方法と、いったん1段目の半導体装置24の基板24aにワイヤボンディングして接続する方法がある。
特表2005−539403号公報
図7(b)、(c)に示す半導体装置を積み重ねて搭載する方法は、図7(a)に示す平置き方式では実装面積が大きくなり、製品の小型化が阻害されることから採用されている。半導体装置は半導体素子を含めて薄型化が進んでいるから、半導体装置を積み重ねた場合でも全高はさほど高くならず、製品の小型化に有効に利用できる。
しかしながら、半導体装置を積み重ねて搭載する場合には、積み重ねて使用する半導体装置の組み合わせに合わせて専用の半導体装置を設計する必要がある。すなわち、下段の半導体装置では、これに搭載する半導体装置のバンプ位置やワイヤボンディング用のボンディングパッドを形成しておく必要がある。したがって、従来の積み重ね方式による半導体装置では、組合わせる半導体装置をあらかじめ決めて設計される。
したがって、このような積み重ねて搭載する半導体装置の場合は、たまたまバンプ配置やボンディングパッドの配置が共通となっている半導体装置については組み合わせることが可能であるが、一般には、既存の半導体装置を任意に組み合わせて搭載するといったことができない。このため、半導体装置を組み合わせて搭載することが制約されるという問題があった。
また、図7(c)に示すPIP型の半導体装置の場合は、上段の半導体装置の基板にテスト用のパッドを設けなければならなかったり、上段の半導体装置と基板26とをワイヤボンディングする際に、ワイヤ長が長くなって組み立てが難しく、上段と下段の半導体装置を接続するためにワイヤ接続が複雑になるといった問題があった。
本発明はこれらの課題を解決すべくなされたものであり、半導体装置を積み重ねて搭載する際に、積み重ねて用いるように設計された専用の半導体装置でなくても組み合わせて搭載することができ、既存の半導体装置を適宜組み合わせて搭載することができる半導体装置を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、複数個の半導体装置を積み重ねて実装基板に実装する半導体装置において、前記半導体装置が、インターポーザー基板の一方の面と他方の面に各々搭載され、前記インターポーザー基板と、前記半導体素子が搭載されたインターポーザー基板を支持する実装用の共通基板とが電気的に接続されていることを特徴とする。
また、前記共通基板には、インターポーザー基板の両面に半導体装置が搭載された複数組のユニットが積み重ねて搭載されていることにより、より複合化された半導体装置として構成でき、またコンパクトな半導体装置として提供できる。
また、前記インターポーザー基板には、半導体装置に加えて回路部品が搭載されていることにより、さらに種々の機能を備えた半導体装置として提供できる。
また、前記インターポーザー基板は、基板の前記一方の面に搭載される半導体装置の接続端子に位置合わせして接続パッドが形成されるとともに、前記基板の他方の面に搭載される半導体装置の接続端子に位置合わせして接続パッドが形成され、前記基板の片面に前記共通基板と電気的に接続するパッド部が形成されていることにより、基板の両面に確実に半導体装置を搭載し、共通基板とインターポーザー基板との電気的接続をとることができる。
また、前記インターポーザー基板の片面にボンディングパッドが形成され、前記共通基板に設けられたボンディングパッドと前記インターポーザー用基板に設けられた前記ボンディングパッドとがワイヤボンディングによって接続されていることにより、インターポーザー基板と共通基板とが容易に電気的に接続される。
また、前記共通基板の、前記半導体素子が搭載された片面が樹脂封止されていることにより、前記半導体装置が内蔵された、実装が容易な単一の半導体装置製品として提供される。
本発明に係る半導体装置によれば、インターポーザー基板に半導体装置を搭載し、インターポーザー基板と共通基板とが電気的に接続された構成とすることによって、積み重ねようとして専用に半導体装置を形成する必要がなく、既存の半導体装置であっても任意に選択して組合わせて搭載することが可能になる。これによって半導体装置を組み合わせることができる範囲が広がり、種々用途の半導体装置製品を容易に提供することが可能になる。
以下、本発明の好適な実施の形態について添付図面とともに詳細に説明する。
(第1の実施の形態)
図1は、本発明に係る半導体装置の第1の実施の形成の構成を示す断面図である。本実施の形態の半導体装置は、2個の半導体装置11、12を積み重ねたものである。本実施形態では、インターポーザー基板30の一方の面と他方の面にそれぞれ半導体装置11、12を搭載し、インターポーザー基板30と共通基板40とをワイヤボンディングにより電気的に接続して実装基板10に実装する構成としたことを特徴とする。
インターポーザー基板30と共通基板40とは、インターポーザー基板30の上面(他方の面)に形成されたボンディングパッドと、共通基板40の上面(他方の面)に形成されたボンディングパッドとをボンディングワイヤ42によって接続することによって電気的に接続される。
なお、インターポーザー基板30と共通基板40とをワイヤボンディングによらずに、はんだバンプ等の接続端子を用いて接続することも可能である。この場合にはインターポーザー基板30の一方の面(下面)に共通基板40との接続用のパッドを形成するのがよい。
共通基板40の一方の面(下面)には、共通基板40の他方の面に形成されたボンディングパッドと電気的に接続されたはんだバンプ46が形成されている。インターポーザー基板30に搭載された半導体装置11、12は共通基板40およびはんだバンプ46を介して実装基板10に実装される。共通基板40の上面に搭載された半導体装置11、12は、ボンディングワイヤ42とともに樹脂封止される。44が封止樹脂である。
インターポーザー基板30には、基板30aの一方の面と他方の面に、それぞれ半導体装置11、12を搭載するための接続パッドが設けられ、図のように、インターポーザー基板30を挟んで一方の面と他方の面に半導体装置11、12が搭載される。半導体装置11、12と基板30aとの接続は、接続端子としてのはんだバンプ13、14による。半導体装置11、12は、樹脂封止型の半導体装置であり、それぞれ基板11a、12aに半導体素子が搭載され、樹脂封止されている。なお、基板11a、12aに半導体素子をフリップチップ接続しアンダーフィルした状態で搭載することも可能である。
インターポーザー基板30に半導体装置11、12を搭載する場合は、はんだリフローにより、インターポーザー基板30に片面ずつ半導体装置を接合すればよい。たとえば、インターポーザー基板30の一方の面に半導体装置11をはんだリフローにより接合した後、インターポーザー基板30の他方の面に半導体装置12をはんだリフローによって接合する。
インターポーザー基板30の両面に半導体装置11、12を接合した後、1段目の半導体装置11の樹脂封止部を接着剤15により共通基板40に接合する。
次いで、インターポーザー基板30と共通基板40とをワイヤボンディングし、共通基板40の半導体装置11、12の搭載面を封止樹脂44によって樹脂封止することにより、図1に示す積み重ね型の半導体装置が得られる。
図2は、インターポーザー基板30の平面図を示す。インターポーザー基板30の上面(他方の面)の中央部には2段目の半導体装置12を搭載する搭載領域Aが設けられ、基板30aの周縁部にワイヤボンディング用のボンディングパッド32が形成されている。インターポーザー基板30の下面(一方の面)には1段目の半導体装置11を搭載する搭載領域が設けられている。また、インターポーザー基板30の基板面には、半導体装置11、12とボンディングパッド32とを電気的に接続する配線パターンが形成される。
図3は、インターポーザー基板30の断面構成を拡大して示す。インターポーザー基板30は樹脂基板等からなる基板30aの両面に配線パターンを形成した2層の配線基板として構成されている。すなわち、基板30aの一方の面(下面)には半導体装置11のはんだバンプ13が接合される接続パッド34が形成され、基板30aの他方の面(上面)には半導体装置12のはんだバンプ14が接合される接続パッド36が形成される。
基板30aの片面(本実施形態では上面)にワイヤボンディング用ボンディングパッドをまとめて形成するから、基板30aの下面に形成される接続パッド34は、基板30aに設けたスルーホール38を介して基板30aの上面に設けられた配線パターンに電気的に接続される。基板30aの下面に設けられる接続パッド34は、基板30aの下面に設けられた配線パターンと、スルーホール38と、基板30aの上面に設けられた配線パターンとを介してボンディングパッド32に電気的に接続されることになる。基板30aの上面に設けられる接続パッド36は、基板30aの上面に形成された配線パターンを介してボンディングパッド32に接続される。
基板30aの両面は、接続パッド34、36およびボンディングパッド32のみを外部に露出させるようにしてソルダーレジスト等の保護膜39によって被覆される。接続パッド34、36およびボンディングパッド32の表面を金めっき等の保護めっきにより被覆することにより、はんだバンプ13、14との接合性、ボンディングワイヤ42との接合性を良好にすることができる。
このように、インターポーザー基板30は、2層の配線基板を製造する従来の配線基板の製造方法によって容易に製造することができ、基板30aに搭載する半導体装置11、12の接続端子(はんだバンプ)の平面配置位置に合わせて、接続パッド34、36、ワイヤボンディング用のボンディングパッド32、配線パターン等の配置を適宜設計して形成することができる。
すなわち、本実施形態の半導体装置によれば、インターポーザー基板30に半導体装置11、12を搭載する構成としたことにより、特定の半導体装置を選択し、積み重ねて搭載することができる。すなわち、任意の半導体装置を選択した場合でも、その半導体装置に固有の接続パッドの配置等についてはインターポーザー基板30を適宜設計することによって半導体装置を搭載することができる。従来の積み重ね方式による半導体装置では、半導体素子を搭載する基板を設計する際には、当該半導体装置と組み合わせて搭載する半導体装置の接続パッド等の配置を前提として設計しているが、本発明の半導体装置であれば、インターポーザー基板30を設計するだけで任意に半導体装置を選択して組み合わせることができる。
従来の積み重ね型の半導体装置では、組み合わせて使用できる半導体装置が限られるのに対して、本実施形態の半導体装置の場合は、インターポーザー基板30を適宜設計することによって任意の組み合わせの半導体装置を使用することができる。したがって、半導体装置の接続パッドの形態に関わらず搭載することができ、半導体装置の基板に他の半導体装置と電気的に接続するボンディングパッド等を形成しておく必要がない。すなわち、既存の任意に選択した半導体装置を組み合わせて搭載することが可能となる。
インターポーザー基板30は、図3に示すように、2層の配線基板として形成すればよいから、設計および製造はきわめて容易である。
図4は、インターポーザー基板に半導体装置を搭載したユニットを積み重ね方向に2組搭載した例である。すなわち、インターポーザー基板30に半導体装置11、12を搭載したユニットと、他のインターポーザー基板31に半導体装置16、17を搭載したユニットを、接着剤15により積み重ねて接合し、インターポーザー基板31とインターポーザー基板30とをボンディングワイヤ42により接続し、さらにインターポーザー基板30を共通基板40にワイヤボンディング接続して構成したものである。
本実施形態においても、インターポーザー基板31に半導体装置16、17を搭載する構成とすることによって、半導体装置16、17を任意の組み合わせで搭載することができる。また、インターポーザー基板30を設計する際にも、上段に搭載するインターポーザー基板31とのワイヤボンディングについて考慮する設計とすることによって、適宜半導体装置の組み合わせとして半導体装置を構成することができる。
また、インターポーザー基板30と共通基板40、インターポーザー基板31とインターポーザー基板30との間をワイヤボンディングして電気的に接続する方法によることから、ボンディングワイヤ42の長さをさほど長くすることなくボンディングすることができ、多数段に半導体装置を搭載する場合であってもワイヤボンディング操作を複雑にすることなく接続することが可能となる。
(第2の実施の形態)
図5は、本発明に係る半導体装置の第2の実施の形成の構成を示す断面図である。本実施の形態の半導体装置は、インターポーザー基板33に半導体装置11、12に加えてコンデンサあるいは抵抗といった回路部品50を搭載したことを特徴とする。インターポーザー基板33の一方の面と他方の面に各々半導体装置11、12を搭載することは、上述した実施形態と同様である。コンデンサあるいは抵抗といった回路部品50もインターポーザー基板33の両面に搭載することができる。
図6にインターポーザー基板33に回路部品50を搭載した状態の平面図を示す。領域Bは半導体装置12を搭載する領域である。基板33aの周縁部にワイヤボンディング用のボンディングパッド32が形成されている。
基板33aの外形寸法を回路部品50が搭載できる大きさに形成することにより、基板33a上に半導体装置11、12とともに回路部品50を搭載することができ、より複雑な回路にも対応することができる。なお、基板33aには複数個の回路部品50を搭載する他、基板33aの片面に複数の半導体装置を平置きとし、あるいは積み重ねたユニットを平置きして搭載することもできる。
本実施形態のように半導体装置11、12とともに回路部品50を搭載することができるのはインターポーザー基板33に半導体装置11、12を搭載する形態としたことによるものである。本実施形態の半導体装置によれば、前述したように半導体装置11、12を任意に選択して搭載することができるとともに、回路部品50を搭載可能とすることによって、さらに種々の機能を備えた複合パッケージとして構成することができ、種々の用途に利用できる半導体装置として提供される。
半導体装置の第1の実施の形態の構成を示す断面図である。 インターポーザー基板の平面図である。 インターポーザー基板の構成を示す断面図である。 半導体装置の他の例を示す断面図である。 半導体装置の第2の実施の形態の構成を示す断面図である。 インターポーザー基板の平面図である。 半導体装置の従来の構成を示す断面図である。
符号の説明
10 実装基板
11、12 半導体装置
11a、12a 基板
13、14 はんだバンプ
16、17 半導体装置
30、31、33 インターポーザー基板
30a、33a 基板
32 ボンディングパッド
34、36 接続パッド
40 共通基板
44 封止樹脂
50 回路部品

Claims (6)

  1. 複数個の半導体装置を積み重ねて実装基板に実装する半導体装置において、
    前記半導体装置が、インターポーザー基板の一方の面と他方の面に各々搭載され、
    前記インターポーザー基板と、前記半導体素子が搭載されたインターポーザー基板を支持する実装用の共通基板とが電気的に接続されていることを特徴とする半導体装置。
  2. 前記共通基板には、インターポーザー基板の両面に半導体装置が搭載された複数組のユニットが積み重ねて搭載されていることを特徴とする請求項1記載の半導体装置。
  3. 前記インターポーザー基板には、半導体装置に加えて回路部品が搭載されていることを特徴とする請求項1記載の半導体装置。
  4. 前記インターポーザー基板は、
    基板の前記一方の面に搭載される半導体装置の接続端子に位置合わせして接続パッドが形成されるとともに、前記基板の他方の面に搭載される半導体装置の接続端子に位置合わせして接続パッドが形成され、
    前記基板の片面に前記共通基板と電気的に接続するパッド部が形成されていることを特徴とする請求項1〜3のいずれか一項記載の半導体装置。
  5. 前記インターポーザー基板の片面にボンディングパッドが形成され、前記共通基板に設けられたボンディングパッドと前記インターポーザー用基板に設けられた前記ボンディングパッドとがワイヤボンディングによって接続されていることを特徴とする請求項1〜4のいずれか一項記載の半導体装置。
  6. 前記共通基板の、前記半導体素子が搭載された片面が樹脂封止されていることを特徴とする請求項1〜5のいずれか一項記載の半導体装置。
JP2006178052A 2006-06-28 2006-06-28 半導体装置 Pending JP2008010550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006178052A JP2008010550A (ja) 2006-06-28 2006-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006178052A JP2008010550A (ja) 2006-06-28 2006-06-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2008010550A true JP2008010550A (ja) 2008-01-17

Family

ID=39068512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006178052A Pending JP2008010550A (ja) 2006-06-28 2006-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2008010550A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124080A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Ind Co Ltd 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法
CN101894825A (zh) * 2009-05-22 2010-11-24 夏普株式会社 半导体封装

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124080A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Ind Co Ltd 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法
CN101894825A (zh) * 2009-05-22 2010-11-24 夏普株式会社 半导体封装
KR101172587B1 (ko) * 2009-05-22 2012-08-08 샤프 가부시키가이샤 반도체 패키지
CN101894825B (zh) * 2009-05-22 2013-05-08 夏普株式会社 半导体封装

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2002110898A (ja) 半導体装置
JP2006086149A (ja) 半導体装置
JP4538830B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2006156797A (ja) 半導体装置
JP2008010550A (ja) 半導体装置
JP2006202997A (ja) 半導体装置およびその製造方法
JP4083376B2 (ja) 半導体モジュール
JP2007221133A (ja) 集積回路パッケージ
KR100650769B1 (ko) 적층형 패키지
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP2001118954A (ja) 半導体装置
KR101334593B1 (ko) 반도체 패키지 제조 방법
WO2023089988A1 (ja) モジュール
KR20020028473A (ko) 적층 패키지
JP2011211077A (ja) 半導体積層パッケージ及びその製造方法
JP2009141229A (ja) 半導体装置およびその製造方法
TWI447869B (zh) 晶片堆疊封裝結構及其應用
JP2009246313A (ja) 半導体装置及びその製造方法