JP2010098225A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010098225A
JP2010098225A JP2008269535A JP2008269535A JP2010098225A JP 2010098225 A JP2010098225 A JP 2010098225A JP 2008269535 A JP2008269535 A JP 2008269535A JP 2008269535 A JP2008269535 A JP 2008269535A JP 2010098225 A JP2010098225 A JP 2010098225A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
sized
recess
cavity substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008269535A
Other languages
English (en)
Inventor
Toru Takahashi
徹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008269535A priority Critical patent/JP2010098225A/ja
Publication of JP2010098225A publication Critical patent/JP2010098225A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】装置の厚さを薄くすることができ、特にパッケージオンパッケージ構造等での取付け高さを大幅に低くすることができるとともに、放熱性に優れた半導体装置を提供する。
【解決手段】この半導体装置は、小サイズと大サイズの２個の半導体素子１，２を小サイズ半導体素子１が下段になるように対向配置し、マイクロバンプ３を介して電気的に接続した積層構造体２０と、凹部６または開口部１１を有するキャビティ基板５を備えている。そして、キャビティ基板５の凹部６または開口部１１内に、少なくとも小サイズ半導体素子１が収容され、上段の大サイズ半導体素子２はスタッドバンプ７を介してキャビティ基板５に接続されている。そして、凹部６または開口部１１内に封止樹脂層８が充填・形成され、大サイズ半導体素子２の裏面は封止樹脂層８からは露出している。
【選択図】図１

Description

本発明は、半導体装置に係わり、特に、パッケージオンパッケージ構造や複数の素子を搭載するシステムインパッケージに適用される半導体装置に関する。
近年、半導体装置の高密度化に伴う小型化、薄型化のニーズに対応する構造として、２個の半導体素子（半導体チップ）の表面（電極パッド形成面）を対向させて配置し、対応する電極パッド同士をマイクロバンプと呼ばれる小さなバンプを介して接続した積層構造体が知られている。そして、このような積層構造体を配線基板などの基材に搭載した半導体装置として、平面サイズの大きい方の半導体素子の裏面を、接着剤（ダイアタッチ剤）により配線基板にダイボンドするとともに、この下側の半導体素子の電極パッドと配線基板の接続パッドとを、金線によりワイヤボンディングした構造が提案されている（例えば、特許文献１参照）。
しかし、特許文献１に記載された半導体装置では、配線基板のフラットな面の上に積層構造体が搭載されているため、全体の厚さが厚くなり、薄型化の要求に十分に対応することができなかった。また、パッケージオンパッケージ構造の下段パッケージとしては使用することができないばかりでなく、上段パッケージや複数の素子を搭載するシステムインパッケージ構造などに適用する場合にも、取付け高さが高く全体が嵩高くなってしまうという問題があった。
特開平７−２２１１３５号公報
本発明はこれらの問題を解決するためになされたもので、厚さを薄くすることができ、特にパッケージオンパッケージ構造等での取付け高さを低くすることができ、かつ放熱性に優れた半導体装置を提供することを目的としている。
本発明の一態様に係る半導体装置は、平面サイズの異なる２個の半導体素子の表面を互いに対向させて配置し、バンプを介して電気的に接続してなる積層構造体と、凹部または開口部を有する配線基板を備え、前記配線基板の凹部または開口部内に、少なくとも前記２個の半導体素子のうちのより小サイズの半導体素子が収容されるとともに、より大サイズの半導体素子が前記配線基板にスタッドバンプを介して電気的に接続されており、かつ前記大サイズの半導体素子の裏面が露出されていることを特徴とする。
本発明の一態様によれば、厚さが大幅に低減され、かつ放熱性に優れた半導体装置を得ることができる。
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。
図１は、本発明の第１の実施形態に係る半導体装置を示す断面図である。この半導体装置は、平面サイズの異なる２個の半導体素子（半導体チップ）１，２を、それぞれの表面（電極パッド形成面）を対向させて配置し、対応する電極パッド（図示を省略。）同士を、マイクロバンプ３と呼ばれる小さなバンプを介して接続した積層構造体２０を有している。なお、本実施例ではマイクロバンプ３は、例えば２０〜３０μｍの直径のものを使用するが、さらに小径のものも使用することができる。マイクロバンプ３は、電極パッド上にはんだ等を印刷し、加熱して球形にすることによって形成される。通常のバンプに比べて小さいので、バンプ自体のインダクタンス成分を十分に小さくすることができる。このようなマイクロバンプ３により接続された２個の半導体素子１，２の間隙は、エポキシ系樹脂やウレタン系樹脂等から成るアンダーフィル４によって封止されている。
積層構造体２０は、平面サイズが小さい方の半導体素子（以下、小サイズ半導体素子と示す。）１が下側（下段）になり、平面サイズが大きい方の半導体素子（以下、大サイズ半導体素子と示す。）２が上側（上段）になるように配置されている。そして、下段の小サイズ半導体素子１がキャビティ基板５の凹部６内に収容されており、上段の大サイズ半導体素子２は、キャビティ基板５の凹部形成面（図では上面）から上方に突出して配置されている。なお、キャビティ基板５は、凹部または開口部を有する基板を意味する。
第１の実施形態において使用されるキャビティ基板５は、アルミナ、ガラスエポキシ等から成る絶縁層と導体配線層とが積層された配線基板を基材としており、小サイズ半導体素子１が収容される平面形状および深さの凹部６を有している。このような凹部６を有する配線基板であるキャビティ基板５は、配線基板の製造工程において、前記した所定の大きさの領域をエッチングして凹部６を形成することにより製造することができる。また、凹部６の形成は座繰り加工によっても可能である。
キャビティ基板５の凹部形成面（上面）には、凹部６の周りにスタッドバンプ７が形成されている。スタッドバンプ７は金を主成分としたバンプであり、ワイヤボンディング法またはボールボンディング法を用いて形成することができる。そして、このスタッドバンプ７の上端部が、上段の大サイズ半導体素子２の表面に形成された電極パッド（図示を省略。）に圧着されており、このスタッドバンプ７を介して、積層構造体２０の上段の大サイズ半導体素子２がキャビティ基板５に接続されている。
さらに、下段の小サイズ半導体素子１が収容されたキャビティ基板５の凹部６内、および上段の大サイズ半導体素子２とキャビティ基板５との接続部（スタッドバンプ７）の周りには、エポキシ樹脂等にフィラーを添加した封止用樹脂から成る封止樹脂層８が形成されている。そして、キャビティ基板５から突出するように配置された上段の大サイズ半導体素子２の裏面には、封止樹脂層８が形成されておらず、露出されている。また、キャビティ基板５の反対側の面（図では下面）には、機器の配線基板（例えばプリント配線板）に実装するためのはんだボール９が形成されている。なお、図１において、符号１０は、封止樹脂層８がキャビティ基板５上で所定の領域外に流出するのを防止するためのダムを示す。このダム１０は、ソルダーレジスト等の絶縁材料により形成されている。
このような構造を有する第１の実施形態の半導体装置は、例えば以下に示す方法で製造することができる。
まず、小サイズ半導体素子１と大サイズ半導体素子２とを表面同士を対向させて配置し、マイクロバンプ３により接続する。すなわち、一方の半導体素子（例えば大サイズ半導体素子２）の電極パッドの上に、はんだから成るマイクロバンプ３を形成した後、その上に他方の半導体素子（例えば小サイズ半導体素子１）の電極パッドを当接させ、熱圧着などの方法により接着する。その後、マイクロバンプ３間にエポキシ系樹脂やウレタン系樹脂を充填して、アンダーフィル４を形成する。こうして、平面サイズの異なる２個の半導体素子１，２の積層構造体２０が得られる。
また、配線基板の所定の領域に、エッチングや座繰り加工により凹部６を形成し、キャビティ基板５を製造する。また、このようなキャビティ基板５の凹部６の周りに、ソルダーレジスト等を用いて封止用樹脂の流出防止用ダム１０を形成する。
次いで、キャビティ基板５の凹部６の周りの接続パッド上に、金ワイヤを用いる方法などによってスタッドバンプ７を形成する。その後、前記した積層構造体２０を、小サイズ半導体素子１が下段側になるように上下を反転させて配置し、下段の小サイズ半導体素子チップ１をキャビティ基板５の凹部６内に挿入する。そして、上段の大サイズ半導体素子２の電極パッドに、スタッドバンプ７の上端部を圧着し接合する。
次いで、キャビティ基板５の凹部６内、およびキャビティ基板５から上方に突出して配置された上段の大サイズ半導体素子２の周り（ダム１０の内側）に、エポキシ樹脂等の封止用樹脂を充填し封止樹脂層８を形成する。その後、キャビティ基板５の反対側の面（下面）に機器実装用のはんだボール９を形成した後、個片に切断する。こうして第１の実施形態の半導体装置が完成する。
このように構成される第１の実施形態の半導体装置においては、２個の半導体素子１，２がマイクロバンプ３を介して接続された積層構造体２０の一部（下段の小サイズ半導体素子１）が、キャビティ基板５の凹部６内に収容され、上段の大サイズ半導体素子２がキャビティ基板５にフリップチップ接続（スタッドバンプ７を介して接続）されているので、積層構造体２０と基板とがワイヤボンディングにより接続された従来の半導体装置に比べて、厚さが大幅に低減されているうえに、信号の遅延や歪み等が少なく高周波特性に優れている。また、上段の大サイズ半導体素子２の裏面が露出されているので、放熱性に優れている。
また、従来の半導体装置では、複数の半導体装置を平面配置して接続する構造しか選択肢がなく、その上にさらに半導体装置を配置してパッケージオンパッケージ構造とすることができなかったが、第１の実施形態の半導体装置では立体的に配置することが可能となる。
次に、本発明の別の実施形態について説明する。図２〜図４は、それぞれ本発明の第２〜第４の実施形態に係る半導体装置を示す断面図である。図２〜図４において、図１と同一の部分には同一の符号を付して説明を省略する。
図２に示す第２の実施形態の半導体装置において、キャビティ基板５の凹部６は、大サイズ半導体素子２が収容される平面形状および深さを有する上側凹部６ａの底部に、小サイズ半導体素子１が収容される平面形状および深さを有する下側凹部６ｂが連接して形成された形状を有する。そして、このようなキャビティ基板５の凹部６内に、小サイズ半導体素子１が下段になるように配置された積層構造体２０全体が完全に収容されている。すなわち、積層構造体２０の下段の小サイズ半導体素子１が下側凹部６ｂ内に収容されるとともに、上段の大サイズ半導体素子２が上側凹部６ａ内に収容されている。
また、キャビティ基板５の上側凹部６ａと下側凹部６ｂとの間の段部６ｃには、スタッドバンプ７が配設されている。スタッドバンプ７の上端部は、積層構造体２０の上段の大サイズ半導体素子２の電極パッドに圧着・接合され、このスタッドバンプ７を介して大サイズ半導体素子２はキャビティ基板５に接続されている。そして、大サイズ半導体素子２は、その裏面がキャビティ基板５の凹部形成面（図では上面）とほぼ面一になるように配置されている。
さらに、このように積層構造体２０の全体が収容されたキャビティ基板５の凹部６内には、エポキシ樹脂等の封止用樹脂が充填され、キャビティ基板５の上面とほぼ面一になるように封止樹脂層８が形成されている。なお、積層構造体２０の上段の大サイズ半導体素子２上には、封止樹脂層８が形成されておらず、大サイズ半導体素子２の裏面は露出している。
このように構成される第２の実施形態においては、積層構造体２０の下段の小サイズ半導体素子１だけでなく、上段の大サイズ半導体素子２までが完全にキャビティ基板５の凹部６内に収容されているので、第１の実施形態の半導体装置に比べてさらに厚さが薄くなっている。また、パッケージオンパッケージ構造などの下段パッケージとして好適に使用することができ、全体の厚さを大幅に薄くすることができる。さらに、上段の大サイズ半導体素子２の裏面には封止樹脂層８が形成されておらず、露出されているので、放熱性に優れている。
図３に示す第３の実施形態の半導体装置において、キャビティ基板５は積層構造体２０と同じ厚さを有しており、厚さ方向に貫通する開口部１１を有している。この開口部１１は、大サイズ半導体素子チップ２が収容される平面形状および深さを有する上開口部１１ａの下部に、小サイズ半導体素子１が収容される平面形状および深さの下開口部１１ｂが連接して形成された形状を有する。そして、積層構造体２０の下段の小サイズ半導体素子１が下開口部１１ｂ内に収容されるとともに、上段の大サイズ半導体素子が上開口部１１ａ内に収容されている。また、キャビティ基板５の上部開口部１１ａの下面に相当する段部１１ｃには、スタッドバンプ７が配設されており、このスタッドバンプ７を介して大サイズ半導体素子２はキャビティ基板５に接続されている。
こうしてキャビティ基板５に接続された上段の大サイズ半導体素子２は、その裏面がキャビティ基板５の上面とほぼ面一になるように配置され、下段の小サイズ半導体素子２は、その裏面がキャビティ基板５の下面とほぼ面一になるように配置されている。
さらに、このように積層構造体２０の全体が収容されたキャビティ基板５の開口部１１内には、エポキシ樹脂等からなる封止用樹脂が充填され、封止樹脂層８が形成されている。この封止樹脂層８は、上面および下面がそれぞれキャビティ基板５の上面および下面と面一になるように形成されており、上段の大サイズ半導体素子２および下段の小サイズ半導体素子１の裏面は、それぞれ封止樹脂層８から露出されている。
このように構成される第３の実施形態の半導体装置においては、基板を貫通して形成されたキャビティ基板５の開口部１１内に、積層構造体２０の全体が完全に収容されているので、第２の実施形態の半導体装置よりさらに厚さを薄くすることができる。また、上段の大サイズ半導体素子２の裏面だけでなく、下段の小サイズ半導体素子１も裏面が露出されているので、さらに放熱性に優れている。
また、この半導体装置をパッケージオンパッケージ構造などに使用することで、全体の厚さを大幅に薄くすることができる。そして、パッケージオンパッケージ構造の下段パッケージとする構成においては、半導体装置の上下の向きを選択することも可能である。すなわち、第３の実施形態の半導体装置においては、キャビティ基板５の大サイズ半導体素子２が露出・配置された面側（図３では上面側）に、上段の半導体装置（以下、上段パッケージと示す。）を搭載して接続することができるが、図４に示すように、この半導体装置の上下を反転して配置し、小サイズ半導体素子１が露出された面側に、上段のパッケージ１２を接続することもできる、
図４に示す第４の実施形態においては、第３の実施形態の半導体装置をそのままパッケージオンパッケージ構造の下段パッケージとする構成に比べて、上段パッケージ１２との接続用はんだボール１３が配設される領域の面積が大きくなっているので、キャビティ基板５に上段パッケージ接続用のはんだボール１３をより多く配置することができる。したがって、上段パッケージ１２の設計の自由度が向上するという利点がある。
なお、以上の実施形態で説明された構成、形状、大きさおよび配置関係については、概略的に示したものにすぎず、また各構成の組成（材質）等については例示にすぎない。したがって、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、さまざまな形態に変更することができる。
本発明の第１の実施形態に係る半導体装置を示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す断面図である。 本発明の第３の実施形態に係る半導体装置を示す断面図である。 本発明の第４の実施形態に係る半導体装置を示す断面図である。
符号の説明
１…小サイズ半導体素子、２…大サイズ半導体素子、３…マイクロバンプ、４…アンダーフィル、５…キャビティ基板、６…凹部、７…スタッドバンプ、８…封止樹脂層、９，１３…はんだボール、１１…開口部、１２…上段パッケージ、２０…積層構造体。

Claims (5)

  1. 平面サイズの異なる２個の半導体素子の表面を互いに対向させて配置し、バンプを介して電気的に接続してなる積層構造体と、凹部または開口部を有する配線基板を備え、
    前記配線基板の凹部または開口部内に、少なくとも前記２個の半導体素子のうちのより小サイズの半導体素子が収容されるとともに、より大サイズの半導体素子が前記配線基板にスタッドバンプを介して電気的に接続されており、かつ少なくとも前記大サイズの半導体素子の裏面が露出されていることを特徴とする半導体装置。
  2. 前記配線基板は凹部を有し、該配線基板の凹部形成面に対して、前記小サイズの半導体素子が前記大サイズの半導体素子より下側になるように配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記配線基板の凹部または開口部内に、前記小サイズの半導体素子とともに前記大サイズの半導体素子が収容されていることを特徴とする請求項１記載の半導体装置。
  4. 前記配線基板は厚さ方向に貫通する開口部を有し、この開口部内に前記積層構造体が収容されており、前記大サイズの半導体素子の裏面と前記小サイズの半導体素子の裏面がそれぞれ露出されていることを特徴とする請求項３記載の半導体装置。
  5. 前記配線基板の前記平面サイズの異なる２個の半導体素子が露出されている面の少なくとも一方の面に、他の半導体装置が接続されることを特徴とする請求項４記載の半導体装置。
JP2008269535A 2008-10-20 2008-10-20 半導体装置 Withdrawn JP2010098225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008269535A JP2010098225A (ja) 2008-10-20 2008-10-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008269535A JP2010098225A (ja) 2008-10-20 2008-10-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2010098225A true JP2010098225A (ja) 2010-04-30

Family

ID=42259688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008269535A Withdrawn JP2010098225A (ja) 2008-10-20 2008-10-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2010098225A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013546191A (ja) * 2010-12-03 2013-12-26 インテル・コーポレーション 扁平形状の超小型電子パッケージ、扁平形状の超小型電子パッケージの製造方法、および、扁平形状の超小型電子パッケージを含む電子アセンブリ
US8823171B2 (en) 2012-07-06 2014-09-02 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor device having the same, and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013546191A (ja) * 2010-12-03 2013-12-26 インテル・コーポレーション 扁平形状の超小型電子パッケージ、扁平形状の超小型電子パッケージの製造方法、および、扁平形状の超小型電子パッケージを含む電子アセンブリ
US8823171B2 (en) 2012-07-06 2014-09-02 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor device having the same, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US10832942B2 (en) Non-embedded silicon bridge chip for multi-chip module
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
TWI495082B (zh) 多層半導體封裝
JP5529371B2 (ja) 半導体装置及びその製造方法
US8022555B2 (en) Semiconductor package and method of forming the same
US6545366B2 (en) Multiple chip package semiconductor device
JP5259059B2 (ja) 半導体装置
TWI616990B (zh) 一種高密度立體封裝的積體電路系統
JP2008166439A (ja) 半導体装置およびその製造方法
US11515229B2 (en) Semiconductor package and manufacturing method thereof
KR20130059305A (ko) 반도체 디바이스 제조 방법
JP2008109046A (ja) 半導体パッケージおよび積層型半導体パッケージ
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
US20120146242A1 (en) Semiconductor device and method of fabricating the same
TWI700789B (zh) 引線框架、半導體裝置及引線框架的製造方法
TW202127591A (zh) 半導體結構及其製造方法
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
JP2012209449A (ja) 半導体装置の製造方法
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
US11362057B2 (en) Chip package structure and manufacturing method thereof
JP2010098225A (ja) 半導体装置
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
JP2010147225A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110