TWI700789B - 引線框架、半導體裝置及引線框架的製造方法 - Google Patents

引線框架、半導體裝置及引線框架的製造方法 Download PDF

Info

Publication number
TWI700789B
TWI700789B TW105144148A TW105144148A TWI700789B TW I700789 B TWI700789 B TW I700789B TW 105144148 A TW105144148 A TW 105144148A TW 105144148 A TW105144148 A TW 105144148A TW I700789 B TWI700789 B TW I700789B
Authority
TW
Taiwan
Prior art keywords
leads
lead frame
lead
frame
resin
Prior art date
Application number
TW105144148A
Other languages
English (en)
Other versions
TW201737430A (zh
Inventor
笠原哲一郎
松澤秀樹
大串正幸
坂井直也
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201737430A publication Critical patent/TW201737430A/zh
Application granted granted Critical
Publication of TWI700789B publication Critical patent/TWI700789B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種引線框架，包括：第一引線框架，包括第一引線；第二引線框架，包括第二引線，該第二引線接合到該第一引線；以及樹脂部，設置在該第一引線框架與該第二引線框架之間，其中，該第一引線和該第二引線各自包括埋置在該樹脂部中的埋置部、及從該樹脂部突出的突出部，該第一引線的該埋置部與該第二引線的該埋置部在該樹脂部中接合。

Description

引線框架、半導體裝置及引線框架的製造方法
本發明關於一種引線框架及半導體裝置。
以往，作為包括引線框架的半導體裝置，例如已知QFN(Quad Flat No Lead：四邊扁平無引腳)等無引線半導體裝置。在該半導體裝置中，近來，需要增加端子的個數，並且與其對應地將端子設置成複數個列等。
然而，為了將端子設置成複數個列，需要設置具有窄間距的配線。引線框架的配線藉由蝕刻將金屬板的上下表面貫穿而形成。由於蝕刻不僅在深度方向上進行而且在寬度方向上進行，因此如果金屬板較厚，則配線之間的空間變寬，並且無法將配線設置成具有窄間距。因此，以往使用厚度約為0.2mm的金屬板。然而，為了設置具有較窄間距的配線，研究了使用較薄的金屬板。
然而，如果藉由蝕刻薄金屬板來形成配線，則配線變形的可能性增加。因此，難以實現使用比一定程度以上更薄的金屬板的引線框架。
<先前技術文獻>
<專利文獻>
專利文獻1：日本特開2000-307049號公報
鑑於上述問題，本發明的目的在於提供一種即使薄型化亦難以變形的引線框架。
根據一個實施方式，提供一種引線框架，其包括：第一引線框架，包括第一引線；第二引線框架，包括第二引線，該第二引線接合到該第一引線；以及樹脂部，設置在該第一引線框架與該第二引線框架之間，其中，該第一引線和該第二引線各自包括埋置在該樹脂部中的埋置部、及從該樹脂部突出的突出部，該第一引線的該埋置部與該第二引線的該埋置部在該樹脂部中接合。
1‧‧‧引線框架
5、6‧‧‧半導體裝置
10‧‧‧基板框架
10x、34z‧‧‧狹縫
20‧‧‧單元引線框架組
30、30A、30B、30C、30D、30E‧‧‧單元引線框架
31、32、33、34‧‧‧框架
31y、31z、32y、32z、33y‧‧‧凹部
32t、32x‧‧‧開口部
39‧‧‧樹脂部
39a‧‧‧樹脂部的下表面
39b‧‧‧樹脂部的上表面
40‧‧‧電子元件
45‧‧‧接合部
51、61‧‧‧半導體芯片
52‧‧‧金屬配線
53、63‧‧‧密封樹脂
62‧‧‧凸塊
310、320、330、340‧‧‧金屬板
310a、320a‧‧‧金屬板的上表面
310b，320b‧‧‧金屬板的下表面
311‧‧‧芯片安裝部
311e‧‧‧埋置部
311p‧‧‧突出部
312、322、332‧‧‧引線
312e、322e‧‧‧埋置部
312p、322p‧‧‧突出部
315、315A、315B、315D‧‧‧外部連接端子
321‧‧‧接合墊
323、343‧‧‧配線
344‧‧‧墊
當參照圖式閱讀以下的詳細說明時，本發明的其他目的、特徵及優點將變得更加明顯。
圖1是表示第一實施方式的引線框架的例子的俯視圖。
圖2A至圖2D是表示構成第一實施方式的引線框架的單元引線框架的例子的圖。
圖3A至圖3C是表示第一實施方式的引線框架的製造步驟的例子的圖(其1)。
圖4A至圖4C是表示第一實施方式的引線框架的製造步驟的例子的圖(其2)。
圖5A至圖5D是表示第一實施方式的引線框架的製造步驟的例子的圖(其3)。
圖6是表示包括第一實施方式的引線框架的半導體裝置的例子的剖視圖。
圖7是表示第一實施方式的引線框架的變形例1的剖視圖。
圖8A至圖8D是表示第一實施方式的引線框架的變形例1的製造步驟的例子的圖。
圖9是表示第一實施方式的引線框架的變形例2的剖視圖。
圖10A至圖10D是表示第一實施方式的引線框架的變形例2的製造步驟的例子的圖。
圖11是表示第一實施方式的引線框架的變形例3的剖視圖。
圖12A至圖12C是表示第一實施方式的引線框架的變形例3的製造步驟的例子的圖。
圖13是表示第一實施方式的引線框架的變形例4的剖視圖。
圖14A至圖14D是表示第一實施方式的引線框架的變形例4的製造步驟的例子的圖(其1)。
圖15A至圖15C是表示第一實施方式的引線框架的變形例4的製造步驟的例子的圖(其2)。
圖16是表示構成第一實施方式的引線框架的變形例5的單元引線框架的例子的剖視圖。
圖17是表示使用第一實施方式的引線框架的變形例5的半導體裝置的例子的剖視圖。
圖18是表示圖2C的由虛線包圍的部分放大圖。
以下，參照示例性實施例對本發明進行說明。本領域具有通常知識者將認識到利用本發明的教導能夠完成各種變形例並且本發明不限定於為了說明而示出的實施例。
(第1實施方式)
(引線框架的結構)
圖1是表示第一實施方式的引線框架1的例子的俯視圖。 如圖1所示，引線框架1包括在俯視圖中具有大致矩形形狀的基板框架10，在基板框架10中複數個單元引線框架組20以在其間具有空間的方式排列。單元引線框架組20是排列成矩陣的複數個單元引線框架30的組。
在圖1的例子中，三個單元引線框架組20排列成一行。然而，可以任意地確定排列的單元引線框架組20的數量。此外，單元引線框架組20可以排列成複數列。此外，雖然在圖1中的每個相鄰的單元引線框架組20之間設置有狹縫10x，然而也不一定設置有狹縫10x。
對於引線框架1的材料，例如可以使用銅(Cu)、Cu基合金、鐵-鎳(Fe-Ni)、Fe-Ni基合金等。引線框架1的厚度例如可以大約為0.2mm。
單元引線框架30是在其上安裝有半導體芯片的半導體芯片安裝區域。此外，單元引線框架30最終被切割為單個半導體裝置。對於圖1所示的例子，每個單元引線框架組20由排列成6行6列的單元引線框架30構成。然而，構成每個 單元引線框架組20的單元引線框架30的數量可以任意確定。
圖2A至圖2D是表示構成第一實施方式的引線框架1的單元引線框架30的例子的圖。圖2A是俯視圖，圖2B是仰視圖，圖2C是沿圖2A和圖2B的A-A線的剖視圖，圖2D是沿圖2A和圖2B的B-B線的剖視圖。圖18是表示圖2C的由虛線包圍的部分放大圖。
如圖2A至圖2D所示，單元引線框架30包括框架31、框架32、及樹脂部39。在本實施方式中，框架31是本發明的第一引線框架的典型示例。框架32是本發明的第二引線框架的典型示例。
在本實施方式中，單元引線框架30的框架32側被稱為上側或一側，單元引線框架30的框架31側被稱為下側或另一側。此外，各部件的框架32側的表面被稱為一個表面或上表面，各部件的框架31側的表面被稱為另一個表面或下表面。然而，單元引線框架30可以沿相反方向使用或者可以以任意角度使用。此外，在本實施方式中，“俯視圖中”是指在垂直於框架32的一個表面的方向上觀察物體，“平面形狀”是指在垂直於框架32的一個表面的方向上觀察到的物體的形狀。
單元引線框架30具有框架32的下表面與框架31的上表面重疊並且藉由焊接彼此接合的結構。樹脂部39填充到在框架31的上表面與框架32的下表面所形成的空間中。樹脂部39被形成為從由框架31的上表面與框架32的下表面所形成的空間沿水平方向延伸至在俯視圖中不與框架31和框架32重疊的區域，並且形成矩形形狀的外緣。單元引線框架30 的厚度(最厚部分處的厚度)例如可以為大約0.2mm。在下文中將對單元引線框架30的各部件進行詳細說明。
框架31包括芯片安裝部311(晶片墊)以及複數個引線312。框架31的厚度(最厚部分處的厚度)例如可以為大約0.1mm。引線312是第一引線的典型示例。
在芯片安裝部311上安裝有半導體芯片。芯片安裝部311例如可以設置在框架31的大致中央部。芯片安裝部311包括埋置在樹脂部39中的埋置部311e(參見圖18)以及從樹脂部39的下表面39a突出的突出部311p(參見圖18)。芯片安裝部311的厚度例如可以為大約0.1mm。芯片安裝部311與各個引線312電絕緣。
這裡，“埋置在樹脂部39中的”部分是指在存在於在厚度方向上設有樹脂部39的範圍內的部分。這對於其他部件也同樣。
引線312例如可以設置成圍繞芯片安裝部311的複數個列。引線312包括埋置在樹脂部39中的埋置部312e(參見圖18)以及從樹脂部39的下表面39a突出的突出部312p(參見圖18)。引線312的厚度例如為大約0.1mm。引線312的平面形狀例如可以為直徑大約為0.2mm的圓形。
框架32包括複數個接合墊321、複數個引線322及複數個配線323。框架32在大致中央部設有使框架31的芯片安裝部311的上表面露出的開口部32x。框架32的厚度(最厚部分處的厚度)例如為大約0.1mm。引線322是本發明的第二引線的典型示例。
接合墊321經由金屬配線而與安裝在框架31的芯片安裝部311上的半導體芯片的電極連接的部分。接合墊321例如可以設置成圍繞開口部32x(框架31的芯片安裝部311)。接合墊321可以設置在複數個列中。接合墊321設置在樹脂部39的上表面39b，並且不包括埋置在樹脂部39中的部分。接合墊321的厚度可以是框架32的厚度(最厚部分處的厚度)的一半，例如可以為大約0.05mm。
引線322被設置成在俯視圖中分別與框架31的引線312重疊。引線322包括埋置在樹脂部39中的埋置部322e(參見圖18)以及從樹脂部39的上表面39b突出的突出部322p。引線322的埋置部322e與相應的引線312的埋置部312e藉由焊接在樹脂部39中接合，並且形成外部連接端子315。引線322的厚度可以為大約0.1mm。引線322的平面形狀可以是直徑約為0.2mm的圓形。
在引線322的上表面形成有凹部32y。更具體地，凹部32y設置在形成於引線322的埋置部322e的正上方的突出部322p處。凹部32y作為焊接用標記設置，並且藉由設置凹部32y能夠使框架32的厚度局部地變薄從而能夠提高焊接效率。在本實施方式中，由於引線312與引線322主要藉由焊接來接合，因此凹部32y設置在引線322的上表面。然而，引線312與引線322以外的部分可以藉由焊接而接合。例如，在本實施方式中，在接合墊321的內側的框架32的複數處(圖2A至圖2D所示的例子中的8處)也設有凹部32y。之後，藉由焊接在該處的框架31與框架32接合。考慮到所需的接合強度等，可 以在任意選擇的這裡所示以外的部分將框架31與框架32焊接。此時，凹部32y可以設置在該些任意選擇的部分處。
在框架32的下表面形成有凹部32z。凹部32z的深度為框架32的厚度(最厚部分處的厚度)的大約一半，例如可以為大約0.05mm。此外，在框架31的上表面形成有凹部31z。凹部31z的深度為框架31的厚度(最厚部分處的厚度)的大約一半，例如可以為大約0.05mm。樹脂部39被填充在由框架32的凹部32z和框架31的凹部31z形成的空間中，並且延伸至該空間的外部。對於樹脂部39的材料，例如可以使用熱固性環氧系樹脂等。樹脂部39的厚度例如可以為大約0.1mm。
利用相應的凹部32z在引線322的埋置部322e的側面形成收縮部，并利用相應的凹部31z在引線312的埋置部312e的側面形成收縮部。樹脂部39被填充在引線322的埋置部322e的側面上的收縮部和引線312的埋置部312e的側面上的收縮部中。由此，對於每個外部連接端子315形成錨部(anchor)，防止外部連接端子315從樹脂部39被拔出。同樣地，在芯片安裝部311的側面形成有錨部，防止芯片安裝部311從樹脂部39被拔出。
優選在引線312和引線322的與樹脂部39的表面接觸的部分進行表面粗化處理或氧化處理，以便提高引線312及322與樹脂部39的粘附性。
配線323可以設置在樹脂部39的上表面39b的任意選擇的區域，在該區域未設有接合墊321和引線322。配線323不包括埋置在樹脂部39中的部分。配線323可以分別適當地與接 合墊321和引線322電連接。配線323的厚度可以是框架32的厚度(最厚部分處的厚度)的大約一半，例如可以為0.05mm。配線323的線/間隔(line/space)例如可以為大約30μm/60μm。
這裡，線/間隔的線表示配線寬度，並且線/間隔的間隔表示相鄰配線之間的間隔(配線間隔)。例如，當表述為線/間隔=30μm/60μm時，這意味著配線寬度為30μm，相鄰配線之間的間隔為60μm。
(引線框架的製造方法)
接著，示出單元引線框架30的同時對實施方式1的引線框架1的製造方法進行說明。圖3A至圖5D是表示第一實施方式的引線框架1的製造步驟的例子的圖。圖3及圖4A分別是俯視圖，圖3B及圖4B分別是仰視圖，圖3C及圖4C分別是沿圖3A及圖4A中的A-A線的剖視圖。圖5A至圖5D是與圖3C及圖4C對應的剖視圖。
首先，在圖3A至圖3C所示的步驟中，準備金屬板310。接著，對金屬板310的上表面310a進行半蝕刻以形成凹部31z。藉由半蝕刻形成的各個凹部31z中的側面和底面之間的角部在剖視圖中具有R形狀，為圓形且不尖銳。這裡，金屬板310的下表面310b由於未被蝕刻因此為平坦表面。
金屬板310的上表面310a的未形成有凹部31z的部分成為芯片安裝部311及複數個引線312。雖然為了便於說明而在圖3A至圖3C中對成為芯片安裝部311及引線312的部分付予了符號，然而成為芯片安裝部311及引線312的部分在該階段仍然一體地形成而未彼此分離。
對於金屬板310的材料，例如可以使用銅(Cu)、Cu基合金、鐵-鎳(Fe-Ni)、Fe-Ni基合金等。金屬板310的厚度例如可以為大約0.1mm。凹部31z的深度例如可以為大約0.05mm。在圖3A中，為了便於說明，用灰色圖案表示形成有凹部31z的區域(半蝕刻的區域)。這意味著圖3A中不具有灰色圖案的區域突出。
接著，在圖4A至圖4C所示的步驟中，準備金屬板320。接著，對金屬板320的上表面320a進行半蝕刻以形成凹部32y。此外，對金屬板320的下表面320b進行半蝕刻以形成凹部32z。此外，藉由在俯視圖中重疊的位置上對金屬板320的上表面320a和下表面320b分別進行半蝕刻而形成貫穿金屬板320的開口部32x。藉由半蝕刻形成的各個凹部32y及32z中的側面和底面之間的角部在剖視圖中具有R形狀，為圓形且不尖銳。
未形成有凹部32y的部分分別成為接合墊321及配線323。形成有凹部32y的部分分別成為引線322。雖然為了便於說明而在圖4A至圖4C中對成為接合墊321、引線322及配線323的部分付予了符號，然而成為接合墊321、引線322及配線323的部分在該階段仍然一體地形成而未彼此分離。
金屬板320的材料例如可以與金屬板310的材料相同。金屬板320的厚度例如可以為大約0.1mm。凹部32y及32z的深度例如可以為大約0.05mm。在圖4A及圖4B中，為了便於說明，分別用灰色圖案表示形成有凹部32y及32z的區域(半蝕刻的區域)。這意味著圖4A及圖4B中不具有灰色圖案的區域突出。
接著，在圖5A所示的步驟中，將金屬板320放置在金屬板310上，使得分別成為引線312的部分與成為引線322的部分在俯視圖中互相重疊(使得凹部31z與相應的凹部32z分別互相面對而形成空間)。以下，將成為引線312的部分稱為“將成為引線312的部分”，并將成為引線322的部分稱為“將成為引線322的部分”。接著，對作為標記的凹部32y從箭頭B的方向照射激光束，以使將成為引線312的部分和將成為引線322的部分的金屬材料局部熔融，并將金屬板310和金屬板320接合(激光焊接)。作為激光束，例如可以使用利用二次諧振波(SHG)等的綠色激光。在此情況中，激光束的波長例如可以為大約532nm。在圖5A中，灰色圖案示意性地表示金屬材料局部熔融的部分(未在其他圖中示出)。
接著，在圖5B所示的步驟中，用下模具510和上模具520夾持圖5A所示的結構。如圖5C所示，在由金屬板310和金屬板320形成的空間部分中填充樹脂，并將樹脂固化以形成樹脂部39。樹脂部39例如可以利用轉移模塑、壓縮模塑、射出模塑等形成。對於樹脂部39的材料，例如可以使用熱固性環氧系樹脂等。
接著，在圖5ID所示的步驟中，在從下模具510和上模具520釋放出圖5C所示的結構後，藉由蝕刻除去金屬板310及320的預定部分。由此，金屬板310的將成為芯片安裝部311和引線312的部分被彼此分離，并在樹脂部39的下表面39a側形成框架31。此外，金屬板320的將成為接合墊321、引線322及配線323的部分被彼此分離，并在樹脂部39的上 表面39b側形成框架32。此外，在此時，樹脂部39的一部分在框架32的上表面側和框架31的下表面側露出。藉由上述步驟，包括單元引線框架30的引線框架1被完成(參見圖1及圖2A至圖2D)。
這裡，優選在圖5A和圖5B所示的步驟之間在金屬板310及320的表面上進行表面粗化處理或黑化處理(氧化處理)以便提高金屬板310及320與樹脂部39之間的粘附性。表面粗化處理是在金屬板310及320的表面形成凹凸以利用錨固效應提高金屬板310及320與樹脂部39之間的粘附性。此外，黑化處理(氧化處理)是在金屬板310及320的表面化學地形成氧化膜，從而抑制在金屬板310及320的表面形成會降低金屬板310及320與樹脂部39之間的粘附性的不穩定的氧化膜。
如此一來，根據第一實施方式的引線框架1，藉由第一蝕刻在金屬板310和金屬板320各自中形成凹部，並且藉由焊接將金屬板310和金屬板320接合以利用凹部形成空間。接著，在由金屬板310和金屬板320形成的空間部分中形成樹脂部39之後，藉由第二蝕刻除去金屬板310及320的預定部分以形成接合墊321、配線323等。
當藉由第二蝕刻除去金屬板310及320的預定部分時，由於第一蝕刻(半蝕刻)使得將成為接合墊321和配線323的部分的厚度為金屬板320的大約一半。因此，能夠藉由第二蝕刻形成具有更窄間距(更小線/間隔)的接合墊321和配線323。因此，能夠增加接合墊321的數量以及分別與接合墊321連接的外部連接端子315的數量。
儘管傳統引線框架的配線的線/間隔為大約100μm/100μm，但對於配線323，能夠實現大約30μm/60μm的線/間隔。
此外，由於接合墊321和配線323形成在樹脂部39上，因此當接合墊321及配線323的間距變得更窄並且接合墊321及配線323各自的數量增加時接合墊321及配線323變形的可能性能夠被降低。
(半導體裝置的例子)
圖6是表示包括第一實施方式的引線框架(單元引線框架30)的半導體裝置5的例子的剖視圖。
如圖6所示，半導體裝置5包括單元引線框架30、半導體芯片51、金屬配線52、及密封樹脂53。半導體裝置5是QFN型半導體裝置。
半導體芯片51經由如芯片貼覆膜(die attach film)等粘合層等(圖中未示出)以面朝上的方式安裝在單元引線框架30的芯片安裝部311的上表面上。半導體芯片51的電極(圖中未示出)分別經由如金配線、銅配線等金屬配線52(接合線)與單元引線框架30的接合墊321電連接。
密封樹脂53設置成覆蓋單元引線框架30、半導體芯片51及金屬配線52的上表面。對於密封樹脂53的材料，可以使用具有良好剛性的環氧系樹脂等。密封樹脂53可以含有如二氧化矽(SiO2)等填料。
為了製造半導體裝置5，首先，將半導體芯片51經由如芯片貼覆膜等粘合層等(圖中未示出)以面朝上的方式安裝在圖1所示的引線框架1的各個單元引線框架30的芯片 安裝部311的上表面上。
接著，將形成在半導體芯片51的上表面的電極分別利用線接合經由金屬配線52與單元引線框架30的接合墊321電連接。
接著，形成密封樹脂53以覆蓋單元引線框架30、半導體芯片51及金屬配線52的上表面側。密封樹脂53例如可以利用轉移模塑、壓縮模塑、射出模塑等形成。密封樹脂53例如可以針對圖1所示的每個單元引線框架組20形成。
之後，藉由利用切割器等進行切割而將對其形成有密封樹脂53等的單元引線框架組20單片化為單元引線框架30以完成複數個半導體裝置5(參見圖6)。
如此一來，藉由使用包括單元引線框架30的引線框架1，能夠實現與傳統產品相比增加了外部連接端子315數量的半導體裝置5。
此外，構成外部連接端子315的引線312的下端部從樹脂部39的下表面39a突出。因此，當將半導體裝置5安裝在配線板等上時，焊料在引線312的突出部312p(參見圖18)的側面上濕潤地擴展。因此，能夠提高半導體裝置5與配線板等之間的連接上的可靠性。
(第一實施方式的變形例1)
在第一實施方式的變形例1中，對引線的層疊結構與第一實施方式不同的引線框架的例子進行說明。需要說明的是，在第一實施方式的變形例1中，對於在上述實施方式中已經說明的相同部件付予相同的符號并不再重複說明。
圖7是表示第一實施方式的引線框架的變形例1的剖視圖，其中僅放大表示單元引線框架30A的引線附近。圖7所示的單元引線框架30A包括框架31、框架32、框架33及樹脂部39。在本實施方式中，框架31是本發明的第一引線框架的典型示例。此外，框架33是本發明的第二引線框架的典型示例。
單元引線框架30A具有如下的結構，框架32的下表面重疊在框架31的上表面上并被焊接，然後框架33的下表面重疊在框架32的上表面上并被焊接。樹脂部39被填充到由框架31的上表面和框架32的下表面形成空間、以及由框架32的上表面和框架33的下表面形成空間中。樹脂部39被形成為從由框架31的上表面與框架32的下表面所形成的空間、及由框架32的上表面與框架33的下表面所形成的空間延伸至在俯視圖中不與框架31、框架32及框架33重疊的區域，並且形成矩形形狀的外緣。
與第一實施方式類似，分別在框架31和框架32中形成引線312和引線322。引線312和引線322被設置成在俯視圖中彼此重疊并且分別藉由焊接而接合。在框架33中形成引線332。引線332設置在引線322的上方以使其中心在俯視圖中分別從引線312及322的中心偏移(偏離)，並且藉由焊接而接合到引線322。框架32和框架33分別在用作標記而形成的凹部33y的位置處被焊接。
引線312是本發明的第一引線的典型示例。引線332是本發明的第二引線的典型示例。引線322是本發明的第三引線的典型示例。
這裡，儘管在圖中未示出，但在單元引線框架30A中的框架33中形成有接合墊321及配線323。此外，可以在框架32中形成分別與配線323類似的配線。
如此一來，藉由在單元引線框架30A中依次層疊引線312、引線322及引線332而形成外部連接端子315A。藉由層疊引線312、引線322及引線332所形成的外部連接端子315A具有所謂的交錯通孔(staggered via)結構，該結構中的上下方向上彼此相鄰的引線設置在俯視圖中的不同位置。
此外，不僅是框架32，可以在框架31與框架33之間設置兩個以上的框架(如埋置在樹脂部39中的框架)。在此情況中，能夠實現層疊有四個以上引線的具有所謂的交錯通孔的外部連接端子315A。
圖8A至圖8D是表示第一實施方式的引線框架的變形例1的製造步驟的例子的圖。圖8A至圖8D主要是用於對引線的製造步驟進行說明的圖，表示出對應於圖7的剖面。
首先，在進行類似於上述圖3A至圖4C所示的步驟後，在圖8A所示的步驟中，類似於圖5A所示的步驟，將金屬板320放置在金屬板310上，使得分別成為引線312的部分與成為引線322的部分在俯視圖中互相重疊。接著，對作為標記的凹部32y從箭頭B的方向照射激光束，以使將成為引線312的部分和將成為引線322的部分的金屬材料局部熔融，并將金屬板310和金屬板320接合(激光焊接)。
接著，在圖8B所示的步驟中，類似於圖5B及圖5C所示的步驟，在由金屬板310和金屬板320形成的空間部 分中填充樹脂，并將樹脂固化以形成樹脂部39。之後，藉由激光處理等蝕刻在金屬板320中形成選擇性地露出樹脂部39的上表面的開口部32t。
接著，在圖8C所示的步驟中，類似於圖4A至圖4C所示的步驟，形成設有成為引線332的部分(以下將其稱為“將成為引線332的部分”)、凹部33y及凹部33z的金屬板330。此外，藉由蝕刻在金屬板320的上表面形成凹部32z’。此時，凹部32z’被形成為分別包括凹部33y。接著，將金屬板330放置在金屬板320上，使得將成為引線332的部分的中心在將成為引線322的部分上、在俯視圖中分別從將成為引線312的部分的中心偏移。接著，對作為標記的凹部33y從箭頭B的方向照射激光束，以使將成為引線322的部分和將成為引線332的部分的金屬材料局部熔融，并將金屬板320和金屬板330接合(激光焊接)。
接著，在圖8D所示的步驟中，類似於圖5B及圖5C所示的步驟，在由金屬板320和金屬板330形成的空間部分(包括開口部32t)中填充樹脂，并使其固化。由此，形成對由金屬板310和金屬板320形成的空間部分、開口部32t、及由金屬板320和金屬板330形成的空間部分連續地填充的樹脂部39。
之後，類似於圖5D所示的步驟，在圖8D所示的結構中，藉由蝕刻除去金屬板310及330的預定部分。由此，形成了具有所謂的交錯通孔結構、並且包括分別層疊有引線312、引線322及引線332的外部連接端子315A的圖7所示的單元引線框架30A。配線323等可以在藉由蝕刻將金屬板310 及330的預定部分除去時形成。
如此一來，藉由層疊三個以上的框架，使得三維排列成為可能，能夠提高引線框架的設計自由度。
(第一實施方式的變形例2)
在第一實施方式的變形例2中，對引線的結構不同於第一實施方式的引線結構的引線框架的另一個例子進行說明。在第一實施方式的變形例2中，對於在上述實施方式中已經說明的相同部件付予相同的符號并不再重複說明。
圖9是表示第一實施方式的引線框架的變形例2的剖視圖，其中僅放大表示單元引線框架30B的引線附近。
圖9所示的單元引線框架30B與單元引線框架30A(參見圖7)的不同之處在於引線312、引線322及引線332在俯視圖中分別層疊在相同的位置，以形成所謂的層疊通孔(stacked via)結構的外部連接端子315B。此外，單元引線框架30B與單元引線框架30A(參見圖7)的不同之處在於分別在引線312的下表面形成凹部31y，以分別代替引線322的上表面上所形成的凹部32y。
這裡，儘管未在圖中示出，然而在單元引線框架30B的框架33中形成有接合墊321及配線323。此外，可以在框架32中形成與配線323類似的配線。
此外，不僅是框架32，可以在框架31與框架33之間設置兩個以上的框架(如埋置在樹脂部39中的框架)。在此情況中，能夠實現層疊有四個以上引線的具有所謂的層疊通孔的外部連接端子315B。
圖10A至圖10D是表示第一實施方式的引線框架的變形例2的製造步驟的例子的圖。圖10A至圖10D主要是用於對引線的製造步驟進行說明的圖，表示出對應於圖9的剖面。
首先，進行類似於上述圖3A至圖4C所示的步驟。然而，在金屬板320的各個將成為引線322的部分的上表面未形成凹部32y。代替地，在金屬板310的各個將成為引線312的部分的下表面形成有凹部31y。之後，在圖10A所示的步驟中，類似於圖5A所示的步驟，將金屬板320放置在金屬板310上，使得分別成為引線312的部分與成為引線322的部分在俯視圖中互相重疊。接著，對作為標記的凹部31y從箭頭B的方向照射激光束，以使將成為引線312的部分和將成為引線322的部分的金屬材料局部熔融，并將金屬板310和金屬板320接合(激光焊接)。
接著，在圖10B所示的步驟中，類似於圖8B所示的步驟，在由金屬板310和金屬板320形成的空間部分中填充樹脂，并將樹脂固化以形成樹脂部39。之後，藉由激光處理等蝕刻在金屬板320中形成選擇性地露出樹脂部39的上表面的開口部32t。
接著，在圖10C所示的步驟中，類似於圖8C所示的步驟，形成設有將成為引線332的部分、凹部33y及凹部33z的金屬板330。此外，藉由蝕刻在金屬板320的上表面形成凹部32z’。接著，將金屬板330放置在金屬板320上，使得將成為引線332的部分的中心在將成為引線322的部分上、在俯視圖中分別與將成為引線312的部分的中心一致。接著，對作為標記的凹部33y從箭頭B的方向照射激光束，以使將成為引線322的部分和將成為引線332的部分的金屬材料局部熔融，并 將金屬板320和金屬板330接合(激光焊接)。
接著，在圖10D所示的步驟中，類似於圖8D所示的步驟，在由金屬板320和金屬板330形成的空間部分(包括開口部32t)中填充樹脂，并使其固化。由此，形成對由金屬板310和金屬板320形成的空間部分、開口部32t、及由金屬板320和金屬板330形成的空間部分連續地填充的樹脂部39。
之後，類似於圖5D所示的步驟，在圖10D所示的結構中，藉由蝕刻除去金屬板310及330的預定部分。由此，形成了具有所謂的層疊通孔結構、並且包括分別層疊有引線312、引線322及引線332的外部連接端子315B的圖9所示的單元引線框架30B。配線323等可以在藉由蝕刻將金屬板310及330的預定部分除去時形成。
如此一來，藉由層疊三個以上的框架，使得三維排列成為可能，能夠提高引線框架的設計自由度。
(第一實施方式的變形例3)
在第一實施方式的變形例3中，對在樹脂部中包括有電子元件的引線框架的例子進行說明。需要說明的是，在第一實施方式的變形例3中，對於在上述實施方式中已經說明的相同部件付予相同的符號并不再重複說明。
圖11是表示第一實施方式的引線框架的變形例3的剖視圖，其中僅放大表示單元引線框架30C的引線附近。
圖11所示的單元引線框架30C與單元引線框架30(參見圖2A至圖2D)的不同之處在於在框架31與框架32之間所形成的空間中安裝有電子元件40並且電子元件40被樹脂 部39密封。此外，單元引線框架30C與單元引線框架30(參見圖2A至圖2D)的不同之處在於在各個引線312的下表面形成有凹部31y。
電子元件40是例如設有2個端子的電子部件，其一個端子經由接合部45與一個引線322連接，另一個端子經由另一個接合部45與另一個引線322連接。對於電子元件40，例如可以使用層疊陶瓷電容器等。對於接合部45，例如可以使用焊料或導電膏(銀膏等)。
圖12A至圖12C是表示第一實施方式的引線框架的變形例3的製造步驟的例子的圖。圖12A至圖12C主要是用於安裝電子元件的步驟進行說明的圖，表示出對應於圖11的剖面。
首先，在進行類似於上述圖4A至圖4C所示的步驟後，在圖12A所示的步驟中，在金屬板320的凹部32z中經由結合部45安裝電子元件40。
接著，在進行類似於上述圖3A至圖3C所示的步驟後，在圖12B所示的步驟中，類似於圖5A所示的步驟，將金屬板320從圖12A所示的狀態翻轉後，放置在金屬板310上使得分別成為引線312的部分與成為引線322的部分在俯視圖中互相重疊。接著，對作為標記的凹部32y從箭頭B的方向照射激光束，以使將成為引線312的部分和將成為引線322的部分的金屬材料局部熔融，并將金屬板310和金屬板320接合(激光焊接)。由此，將電子元件40安裝在金屬板310的凹部31z和金屬板320的凹部32z中。
接著，在圖12C所示的步驟中，類似於圖5B及圖 5C所示的步驟，在由金屬板310和金屬板320形成的空間部分中填充樹脂，并將樹脂固化以形成樹脂部39。由此，電子元件40被樹脂部39密封。
之後，類似於圖5D所示的步驟，在圖12C所示的結構中，藉由蝕刻除去金屬板310及330的預定部分。由此，形成了圖11所示的單元引線框架30C。
如此一來，藉由使用在彼此層疊的框架之間安裝有電子元件的單元引線框架30C，從而能夠獲得傳統難以實現的安裝有電子元件的QFN型半導體裝置。此外，由於電子元件能夠設在半導體芯片的電源附近，因此當電子元件是層疊陶瓷電容器時，能夠提高除去噪聲的效果。
(第一實施方式的變形例4)
在第一實施方式的變形例4中，對在樹脂部中也形成配線的引線框架的例子進行說明。需要說明的是，在第一實施方式的變形例4中，對於在上述實施方式中已經說明的相同部件付予相同的符號并不再重複說明。
圖13是表示第一實施方式的變形例4的單元引線框架30D的剖視圖，其中僅放大表示單元引線框架30D的引線附近。
圖13所示的單元引線框架30D包括框架31、框架32、框架34及樹脂部39。框架34包括配線343及墊344。在本實施方式中，框架31是本發明的第一引線框架的典型示例。框架32是本發明的第二引線框架的典型示例。
單元引線框架30D具有框架31的引線312的上表面與框架34的墊344的下表面被焊接、並且框架32的引線322 的下表面與框架34的墊344的上表面被焊接的結構。引線312、引線322及墊344例如可以被設置為在俯視圖中彼此重疊。
在由框架31的上表面和框架32的下表面所形成的空間中填充有樹脂部39，並且構成框架34的配線343和墊344被埋置在樹脂部39中。配線343和墊344的厚度例如可以為大約15μm。配線343可以被形成為與配線323相比的高密度。配線343的線/間隔例如可以為大約30μm/30μm。墊344的尺寸可以任意地確定以適於引線312及322的焊接。配線343是本發明的第三引線的典型示例。因此，第三引線不必形成在引線框架中。
此外，不僅是框架34，可以在框架31與框架33之間設置兩個以上的框架(如埋置在樹脂部39中的框架)。在此情況中，可以在樹脂部39中埋置兩層以上配線。
圖14A至圖15C是表示第一實施方式的變形例4的引線框架的製造步驟的例子的圖。圖14A至圖15C主要是用於製造引線的步驟進行說明的圖，表示出對應於圖13的剖面。
首先，在圖14A所示的步驟中，準備金屬板310。接著，類似於圖3A至圖3C所示的步驟，藉由半蝕刻而在金屬板310的上表面形成凹部31z。未形成有凹部31z的區域的部分成為芯片安裝部311(未在圖14A及圖15C中示出)及複數個引線312。此外，藉由半蝕刻在金屬板310的下表面形成凹部31y。金屬板310的厚度例如可以為大約0.1mm。
接著，在圖14B所示的步驟中，準備比金屬板310薄的金屬板340。接著，藉由對一個表面進行半蝕刻而形成狹縫34z以形成將成為配線343的部分及將成為墊344的部分。 金屬板340的厚度例如可以為大約30μm。狹縫34z的寬度例如可以為大約30μm。狹縫34z之間的間隔例如可以為大約30μm。狹縫34z的深度例如可以為大約15μm。
接著，在圖14C所示的步驟中，在金屬板310上放置金屬板340使得將成為引線312的部分與將成為墊344的部分在俯視圖中重疊。接著，對作為標記的凹部31y從箭頭B的方向照射激光束，以使將成為引線312的部分與將成為墊344的部分的金屬材料局部熔融，并將金屬板310與金屬板340接合(激光焊接)。
接著，在圖14D所示的步驟中，類似於圖5B及圖5C所示的步驟，在由金屬板310和金屬板340形成的空間部分中填充樹脂，并藉由使其固化而形成樹脂部39。接著，在圖15A所示的步驟中，對金屬板340的上表面進行半蝕刻以除去連接將成為配線343的部分與將成為墊344的部分的部分。由此，配線343和墊344被獨立地形成并完成了框架34。
接著，在圖15B所示的步驟中，類似於圖4A至圖4C所示的步驟，形成設有將成為引線322的部分及凹部32y的金屬板320。接著，將金屬板320層疊在配線343及墊344上以使將成為引線322的部分分別被放置在墊344上。接著，在圖15C所示的步驟中，對對作為標記的凹部32y從箭頭B的方向照射激光束，以使將成為引線322的部分與將成為墊344的部分的金屬材料局部熔融，并將金屬板320與墊344接合(激光焊接)。
接著，類似於圖14D所示的步驟，在由金屬板320和框架34形成的空間部分中填充樹脂，并藉由使其固化而形成樹脂部39。接著，類似於圖5D所示的步驟，在圖15C所示 的結構中藉由蝕刻而將金屬板310及320的預定部分除去。由此，形成了圖13所示單元引線框架30D。
這裡，圖15A所示的結構可以被用作最終產品。這意味著也可以使用由框架31、框架34及樹脂部39構成的引線框架。
如此一來，藉由在樹脂部39中埋置高密度配線，從而能夠提高引線框架的設計自由度。
(第一實施方式的變形例5)
在第一實施方式的變形例5中，對用於倒裝芯片方式(flip-chip)安裝的引線框架的例子進行說明。需要說明的是，在第一實施方式的變形例5中，對於在上述實施方式中已經說明的相同部件付予相同的符號并不再重複說明。
圖16是表示構成第一實施方式的變形例5的引線框架的單元引線框架30E的例子的剖視圖。
如圖16所示，單元引線框架30E與單元引線框架30(參見圖2A至圖2D)的不同之處在於芯片安裝部311未設置在框架31，並且接合墊321未設置在框架32。單元引線框架30E是用於倒裝芯片方式安裝的半導體裝置的引線框架。由於在引線322的上表面分別形成凸塊，因此在引線322的上表面未形成凹部32y，並且引線322的上表面是平坦的。這意味著，在本實施方式中，引線322的上表面不是將被焊接的部分，並且將被焊接的部分分別設置在引線322的附近。
(半導體裝置的例子)
圖17是表示使用第一實施方式的變形例5的引線框架的半導體裝置6的例子的剖視圖。
如圖17所示，半導體裝置6包括單元引線框架30E、半導體芯片61、凸塊62及密封樹脂63。半導體裝置6是QFN型半導體裝置。
半導體芯片61被倒裝芯片方式安裝在單元引線框架30E的上表面側上。具體來說，半導體芯片61的電極(圖中未示出)分別藉由凸塊62被連接到單元引線框架30E的引線322的上表面。對於凸塊62，例如可以使用焊料凸塊。在該情況下，對於焊料的材料，例如可以使用包含Pb的合金、Sn和Cu的合金、Sn和Ag的合金、以及Sn、Ag和Cu的合金等。
密封樹脂63被設置為覆蓋單元引線框架30E和半導體芯片61的上表面。對於密封樹脂63的材料，例如可以使用具有良好剛性的環氧類樹脂等。密封樹脂63可以包含如二氧化矽(SiO2)等填料。這裡，可以設置底部填充樹脂以填充單元引線框架30E的上表面與半導體芯片61之間的空間，之後可以設置密封樹脂63。
為了製造半導體裝置6，首先，將半導體芯片61以面朝下的方式倒裝芯片方式安裝在與圖1所示的引線框架類似排列的複數個單元引線框架30E上。具體來說，在每個單元引線框架30E的引線322的上表面的預定區域塗覆膏狀焊料等。之後，將半導體芯片61放置在單元引線框架30E上以使每個半導體芯片61的電極位於膏狀焊料等的上方。接著，使膏狀焊料等熔融并固化，從而藉由回流等而形成凸塊62。由此，半導體芯片61分別被倒裝芯片方式安裝在單元引線框架30E上。
接著，在將底部填充樹脂填充在單元引線框架30E 的上表面與半導體芯片61之間的空間中後，如果需要，形成密封樹脂63以覆蓋單元引線框架30E的上表面及半導體芯片61。密封樹脂63例如可以藉由例如可以利用轉移模塑、壓縮模塑、射出模塑等形成。密封樹脂63例如可以針對圖1所示的每個單元引線框架組20形成。
之後，藉由利用切割器等進行切割而將對其形成有密封樹脂63等的單元引線框架組20單片化為單元引線框架30E以完成複數個半導體裝置6(參見圖16)。
如此一來，藉由使用包括單元引線框架30E的引線框架1，能夠實現與傳統產品相比增加了外部連接端子315數量的半導體裝置6。
此外，構成外部連接端子315的引線312的下端部從樹脂部39的下表面39a突出。因此，當將半導體裝置6安裝在配線板等上時，焊料在引線312的突出部312p(參見圖18)的側面上濕潤地擴展。因此，能夠提高半導體裝置6與配線板等之間的連接上的可靠性。
根據所公開的技術，提供了一種即使更薄也幾乎不會變形的引線框架。
儘管已經具體地示出并描述了引線框架及半導體裝置的優選實施方式，然而應當理解在不脫離由申請專利範圍限定的本發明的主旨及範圍的情況下，可以在其中進行微小的修改。
本發明不限定於具體公開的實施方式，並且在不脫離本發明的主旨及範圍的情況下可以進行諸多變更和修改。
例如，儘管在上述實施方式及變形例中描述了藉由焊接而將框架接合的例子，然而代替焊接，框架可以藉由導電粘合劑而接合。或者，框架可以藉由機械接合方法而接合。
此外，上述實施方式及變形例可以被任意組合。
本申請案係主張基於2016年1月18日申請的日本專利申請案第2016-007413號的優先權，該日本專利申請案的全部內容係藉由參照而併入本申請中。
32y‧‧‧凹部
32x‧‧‧開口部
39‧‧‧樹脂部
311‧‧‧芯片安裝部
311e‧‧‧埋置部
311p‧‧‧突出部
312、322‧‧‧引線
312e、322e‧‧‧埋置部
312p、322p‧‧‧突出部
321‧‧‧接合墊
323‧‧‧配線

Claims (14)

  1. 一種引線框架，其包括：一樹脂部，包括一第一表面及與該第一表面相對的一第二表面；複數個第一引線，由一第一引線框架形成；以及複數個第二引線，由一第二引線框架形成；其中，該些第一引線和該些第二引線各自穿透該樹脂部的該第一表面及該第二表面，以及該些第一引線與該些第二引線各自在該樹脂部中接合。
  2. 根據申請專利範圍第1項所述的引線框架，其中，在該些第一引線和該些第二引線的分別與該樹脂部的表面接觸的部分進行表面粗化處理或氧化處理。
  3. 根據申請專利範圍第1項所述的引線框架，其中，在該些第一引線中的至少一個第一引線和該些第二引線中的對應的第二引線中的一者的一突出部設有凹部。
  4. 根據申請專利範圍第1項所述的引線框架，更包括：一晶片墊，該晶片墊上安裝有半導體芯片，該晶片墊由該第一引線框架和該第二引線框架中的一者形成。
  5. 根據申請專利範圍第1項所述的引線框架，其中，在埋置於該樹脂部的各個該些第一引線的側面和埋置於該樹脂部的各個該些第二引線的側面各自設有收縮部。
  6. 根據申請專利範圍第1項所述的引線框架，該引線框架還包括複數個第三引線，該些第三引線各自設在該些第一引 線中的對應的第一引線與該些第二引線中的對應的第二引線之間，其中，該些第三引線埋置在該樹脂部中，各個該些第一引線與各個該些第二引線經由該些第三引線中的對應的第三引線在該樹脂部中接合。
  7. 根據申請專利範圍第6項所述的引線框架，其中，該些第三引線為線/間隔比該些第二引線的線/間隔窄的高密度引線。
  8. 根據申請專利範圍第1項所述的引線框架，其中，在該樹脂部中埋置有電子元件，該電子元件與該些第一引線和該些第二引線中的一者電連接。
  9. 一種半導體裝置，其包括：根據申請專利範圍第1項所述的引線框架；半導體芯片，安裝在該引線框架上；以及密封樹脂，密封該半導體芯片。
  10. 一種引線框架的製造方法，其包括：對第一金屬板的一個表面進行蝕刻以形成在該一個表面設有凹部的第一框架；對第二金屬板的一個表面進行蝕刻以形成在該一個表面設有凹部的第二框架；以使該第一框架的該凹部與該第二框架的該凹部互相面對而形成空間的方式將該第一框架與該第二框架接合；在該空間中填充樹脂并使該樹脂固化以形成樹脂部；以及藉由蝕刻將該第一框架和該第二框架各自的預定部分除 去，以在該第一框架和該第二框架中一者上形成設在該樹脂部的表面的引線。
  11. 根據申請專利範圍第1項所述的引線框架，該些第一引線及該些第二引線各自從該樹脂部之該第一表面及該第二表面突出。
  12. 根據申請專利範圍第1項所述的引線框架，其中複數個開口形成於該樹脂部中，各個該些開口從該樹脂部之該第一表面延伸到該樹脂部之該第二表面，其中各個該些第一引線包括埋置在該樹脂部中之對應的該開口之一埋置部及從該樹脂部的該第一表面突出之一突出部，其中各個該些第二引線包括埋置在該樹脂部中之對應的該開口之一埋置部及一從該樹脂部的該第二表面突出之一突出部，以及其中各個該些第一引線之該埋置部及各個該些第二引線之該埋置部在該樹脂部之對應的該開口中接合。
  13. 根據申請專利範圍第12項所述的引線框架，其中各個該些第一引線及各個該些第二引線形成一引線，該引線從對應的該開口中從該樹脂部之該第一表面穿透至該第二表面，並且各自在該第一表面及該第二表面之上方延伸。
  14. 根據申請專利範圍第1項所述的引線框架，更包括：一配線，由該第一引線框架及該第二引線框架中的一者形成，該配線不埋置在該樹脂部中，使得該配線形成於該樹脂部之該第一表面及該第二表面中的一者之上，以各自接 觸該樹脂部之對應的該第一表面或該第二表面。
TW105144148A 2016-01-18 2016-12-30 引線框架、半導體裝置及引線框架的製造方法 TWI700789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016007413A JP6577373B2 (ja) 2016-01-18 2016-01-18 リードフレーム及びその製造方法、半導体装置
JP2016-007413 2016-01-18

Publications (2)

Publication Number Publication Date
TW201737430A TW201737430A (zh) 2017-10-16
TWI700789B true TWI700789B (zh) 2020-08-01

Family

ID=59313966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105144148A TWI700789B (zh) 2016-01-18 2016-12-30 引線框架、半導體裝置及引線框架的製造方法

Country Status (4)

Country Link
US (1) US9972560B2 (zh)
JP (1) JP6577373B2 (zh)
CN (1) CN107039387B (zh)
TW (1) TWI700789B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7021970B2 (ja) * 2018-02-13 2022-02-17 株式会社三井ハイテック リードフレーム、樹脂付きリードフレーム、樹脂付きリードフレームの製造方法および半導体装置の製造方法
KR20200067453A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP7232123B2 (ja) 2019-05-14 2023-03-02 新光電気工業株式会社 配線基板、電子装置、及び配線基板の製造方法
JP7382210B2 (ja) * 2019-11-15 2023-11-16 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法
JP7483595B2 (ja) 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197615B1 (en) * 1997-04-04 2001-03-06 Samsung Electronics Co., Ltd. Method of producing lead frame having uneven surfaces
US6316825B1 (en) * 1998-05-15 2001-11-13 Hyundai Electronics Industries Co., Ltd. Chip stack package utilizing a connecting hole to improve electrical connection between leadframes
US20070273017A1 (en) * 2006-05-23 2007-11-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
CN103794604A (zh) * 2012-10-31 2014-05-14 三星电机株式会社 一体式功率半导体模块
TW201438160A (zh) * 2013-03-26 2014-10-01 Shinko Electric Ind Co 引線框架及半導體裝置
TW201624658A (zh) * 2014-12-19 2016-07-01 Shinko Electric Ind Co 引線框架、半導體裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691455A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Lead frame for manufacturing of semiconductor device
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JP3198243B2 (ja) * 1995-12-13 2001-08-13 富士通株式会社 半導体装置及びその製造方法
JP3072291B1 (ja) 1999-04-23 2000-07-31 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
JP4695796B2 (ja) * 2001-09-27 2011-06-08 富士通セミコンダクター株式会社 半導体装置、半導体装置ユニットおよびその製造方法
JP4189161B2 (ja) * 2002-03-15 2008-12-03 新日本無線株式会社 リードフレーム及び半導体装置並びにそれらの製造方法
KR100470897B1 (ko) * 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
JP4266717B2 (ja) * 2003-06-13 2009-05-20 三洋電機株式会社 半導体装置の製造方法
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP4566799B2 (ja) * 2005-03-31 2010-10-20 大日本印刷株式会社 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
KR101187903B1 (ko) * 2007-07-09 2012-10-05 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
CN101958305B (zh) * 2010-09-04 2012-09-19 江苏长电科技股份有限公司 双面图形芯片正装模组封装结构及其封装方法
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP6055279B2 (ja) * 2012-11-07 2016-12-27 アピックヤマダ株式会社 半導体装置、半導体チップの実装用基板、および、それらの製造方法
KR101963271B1 (ko) * 2014-01-28 2019-07-31 삼성전기주식회사 파워모듈 패키지 및 그 제조방법
JP2015154042A (ja) * 2014-02-19 2015-08-24 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197615B1 (en) * 1997-04-04 2001-03-06 Samsung Electronics Co., Ltd. Method of producing lead frame having uneven surfaces
US6316825B1 (en) * 1998-05-15 2001-11-13 Hyundai Electronics Industries Co., Ltd. Chip stack package utilizing a connecting hole to improve electrical connection between leadframes
US20070273017A1 (en) * 2006-05-23 2007-11-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
CN103794604A (zh) * 2012-10-31 2014-05-14 三星电机株式会社 一体式功率半导体模块
TW201438160A (zh) * 2013-03-26 2014-10-01 Shinko Electric Ind Co 引線框架及半導體裝置
TW201624658A (zh) * 2014-12-19 2016-07-01 Shinko Electric Ind Co 引線框架、半導體裝置

Also Published As

Publication number Publication date
JP6577373B2 (ja) 2019-09-18
US9972560B2 (en) 2018-05-15
CN107039387A (zh) 2017-08-11
JP2017130493A (ja) 2017-07-27
US20170207148A1 (en) 2017-07-20
CN107039387B (zh) 2021-09-28
TW201737430A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
TWI700789B (zh) 引線框架、半導體裝置及引線框架的製造方法
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US6545366B2 (en) Multiple chip package semiconductor device
JP3481444B2 (ja) 半導体装置及びその製造方法
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US6806560B2 (en) Semiconductor device and method for fabricating same
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
JP5341337B2 (ja) 半導体装置及びその製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2002110898A (ja) 半導体装置
JP2001015679A (ja) 半導体装置及びその製造方法
JP2009099697A (ja) 半導体装置及びその製造方法
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
CN111312682B (zh) 紧凑型引线框封装件
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
JP4614818B2 (ja) 半導体装置およびその製造方法
JPS61274333A (ja) 半導体装置
JP4403821B2 (ja) パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP2007173655A (ja) 半導体装置
JPH11265964A (ja) 半導体装置とその製造方法
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP3503502B2 (ja) 樹脂封止型半導体装置およびその製造方法