JP3198243B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3198243B2
JP3198243B2 JP32479695A JP32479695A JP3198243B2 JP 3198243 B2 JP3198243 B2 JP 3198243B2 JP 32479695 A JP32479695 A JP 32479695A JP 32479695 A JP32479695 A JP 32479695A JP 3198243 B2 JP3198243 B2 JP 3198243B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
columnar
terminal
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32479695A
Other languages
English (en)
Other versions
JPH09162342A (ja
Inventor
正徳 小野寺
義之 米田
和人 辻
政一 織茂
英治 迫田
隆司 埜本
正夫 佐久間
義美 鈴木
洋 加藤
隆 増子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32479695A priority Critical patent/JP3198243B2/ja
Publication of JPH09162342A publication Critical patent/JPH09162342A/ja
Application granted granted Critical
Publication of JP3198243B2 publication Critical patent/JP3198243B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にリードフレームをエッチング技術
を用いてエッチングすることにより外部接続端子を形成
した半導体装置及びその製造方法に関する。
【0002】近年、電子機器の小型,薄型化及び高速,
高機能化へのニーズが高まる中で、電子機器に組み込ま
れる半導体装置においても小型化,高密度化,高機能化
が要求されている。一方、上記のニーズに加えて電子機
器には高い信頼性も要求されており、よって半導体装置
においても高い信頼性を実現させる必要がある。
【0003】
【従来の技術】従来より、小型化及び低コスト化を図っ
た半導体装置としてBGA(Ball GridArray) タイプの
半導体装置が知られている。このBGAタイプの半導体
装置は、多層のプリント基板の上面に半導体素子及び封
止樹脂を搭載しており、また下面には半田ボールよりな
る外部接続端子がマトリックス状に形成されている。
【0004】半導体素子とプリント基板の上面に形成さ
れた電極とはワイヤにより電気的に接続されており、ま
た電極は多層プリント基板に内設された内部配線により
基板下面に引き出され外部接続端子となる半田ボールと
電気的に接続された構成とされている。
【0005】しかるに、BGAタイプの半導体装置は外
部接続端子となる半田ボールをプリント基板に形成する
ために面倒な工程を必要とし、半導体装置の製造工程が
面倒となると共に製品コストが高くなってしまう。そこ
で、上記の問題点を解決するために本発明者は、先に特
願平7−216127号に開示した半導体装置を提案し
た。同出願に開示された半導体装置は、リードフレーム
をエッチング処理することにより柱状の外部接続端子
(以下、柱状端子という)を形成することを特徴とする
ものである。
【0006】具体的には、導電性金属材よりなる平板状
リードフレームの両面に柱状端子となる部位を残してハ
ーフエッチングを行うことによりディンプル部(凹部)
を形成し、続いてこれをモールド金型にクランプして上
下面に形成されたディンプル部の内、上面に配設された
ディンプル部にのみ端子間樹脂を充填する。
【0007】次に、上記構成とされたリードフレームの
上面に絶縁層を配設すると共に、柱状端子となる部位
(柱状突起という)と対向する位置にビアホールを形成
する。この絶縁層の上部には配線層が形成され、更に配
線層の上部には絶縁性接着剤により半導体素子が搭載さ
れる。この半導体素子と配線層とはワイヤにより接続さ
れ、その後にリードフレームの上面には封止樹脂がモー
ルドされ半導体素子は封止される。
【0008】上記の処理が終了すると、リードフレーム
に対してエッチング処理を行い、ハーフエッチング部分
を除去する。これにより柱状突起は独立し、柱状端子が
形成される。またこの状態において、隣接する柱状端子
の間には端子間樹脂が存在するため、各柱状端子は夫々
電気的に独立した状態で保持された構成となる。
【0009】
【発明が解決しようとする課題】上記したように、本発
明者が先に提案した特願平7−216127号に開示し
た半導体装置によれば、半田ボールをプリント基板に形
成するために面倒な工程が不要となり、半導体装置の製
造効率の向上及び製品コストの低減を図ることができ
る。
【0010】ところで、リードフレームをエッチング処
理することにより柱状端子を形成する構成の半導体装置
では、その製造段階においてリードフレームに形成され
たディンプル部に端子間樹脂を充填する必要がある。こ
れは、端子間樹脂を充填しないと、ハーフエッチング部
分を除去し柱状端子が独立した際に柱状端子が保持され
ないからである。
【0011】しかるに、従来では柱状端子と接触する金
型の面は鏡面とされていたため、クランプ状態の不均
一,リードフレームの寸法誤差,或いはリードフレーム
の反り等が存在する場合には、金型と柱状突起との間に
微細な間隙が形成されるおそれがある。この間隙が金型
と柱状突起との間に発生した場合、端子間樹脂を充填し
た際に端子間樹脂は間隙内にも侵入し、柱状突起の上面
を覆ってしまう。
【0012】このように、外部端子となる柱状突起の上
面が端子間樹脂に覆われ絶縁されると、柱状突起と半導
体素子との電気的な接続が良好に或いは全くできなくな
り、半導体装置の信頼性及び歩留りが低下してしまうと
いう問題点があった。また、上記した出願に係る半導体
装置は、金属製のリードフレーム上に封止樹脂を形成す
るため、リードフレームと封止樹脂との接合性が弱いと
いう問題点もあった。
【0013】本発明は上記の点に鑑みてなされたもので
あり、信頼性及び製造効率の向上を図りうる半導体装置
及びその製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】上記課題を解決するため
に本発明では、下記の手段を講じたことを特徴とするも
のである。請求項1記載の発明では、半導体素子と、前
記半導体素子と電気的に接続される配線層と、前記半導
体素子を覆う封止樹脂と、上端部に形成された接続部が
前記配線層と電気的に接続されると共に端子間樹脂によ
り所定ピッチに保持された外部端子としての柱状端子
と、前記柱状端子の配設位置の外周位置に配設された枠
体部とを具備し、前記柱状端子がリードフレームをエッ
チングすることにより形成される半導体装置において、
前記柱状端子の接続部に微細な凹凸または小突起を形成
したことを特徴とするものである。
【0015】上記のように柱状端子の接続部に微細な凹
凸または小突起を形成することにより、接続部における
表面積が広くなり、配線層との電気的な接続を確実に行
うことができる。また、請求項2記載の発明では、前記
請求項1記載の半導体装置において、枠体部の上面に封
止樹脂が係合する溝部を形成したことを特徴とするもの
である。
【0016】上記のように溝部を形成することにより、
枠体部と封止樹脂との接合性を向上することができ、封
止樹脂の剥離を防止することができる。また、請求項3
記載の発明では、前記請求項1記載の半導体装置を製造
する半導体装置の製造方法であって、導電性金属基板の
両面に、少なくとも前記外部端子となる柱状突起部と前
記枠体部となる外周突起部とを除き凹部を形成すると共
に、端子間樹脂が充填される所定部位に樹脂注入孔を形
成してリードフレームを形成するリードフレーム形成工
程と、前記リードフレーム形成工程で形成されたリード
フレームを、少なくとも前記柱状突起部と対向する部位
に微細な凹凸が形成された金型でクランプし、前記樹脂
注入孔より前記リードフレームの上面に形成された凹部
に対し前記端子間樹脂を充填する端子間樹脂充填工程
と、前記リードフレームの前記端子間樹脂が形成される
上面に、前記絶縁層,配線層及び半導体素子を配設する
と共に所定の電気的な接続処理を行う半導体素子搭載工
程と、前記前記外部端子と外周突起部とを露出させ、前
記半導体チップを前記封止樹脂により封止する樹脂封止
工程と、前記リードフレームにエッチング処理を行うこ
とにより、前記枠体部部と前記柱状端子部との連結状態
及び前記各柱状端子部間の連結状態を分離させるエッチ
ング工程とを含むことを特徴とするものである。
【0017】上記の半導体装置の製造方法では、端子間
樹脂充填工程において、少なくとも柱状突起部と対向す
る部位に微細な凹凸が形成された金型でリードフレーム
をクランプして端子間樹脂を充填する。従って、クラン
プを行った際に金型に形成された微細な凹凸は柱状突起
部の上面に食い込んだ状態となり、金型と柱状突起部と
は隙間無く係合(対峙)した状態となる。
【0018】このため、端子間樹脂を充填しても金型と
柱状突起部との間に端子間樹脂が侵入することはなく、
よって柱状突起部と配線層との電気的接続を確実に行う
ことができる。また、請求項4記載の発明では、前記請
求項3記載の半導体装置の製造方法において、前記端子
間樹脂充填工程に用いる金型として、前記柱状突起部と
対向する部位に微細な凹凸が形成された金型に代えて、
前記柱状突起部と対向する部位に小突起が形成された金
型を用いたことを特徴とするものである。
【0019】上記のように、柱状突起部と対向する部位
に小突起が形成された金型を用いた場合でも、クランプ
を行った際に金型に形成された小突起は柱状突起部の上
面に強く当接した状態となり、金型と柱状突起部とは隙
間無く係合(対峙)した状態となる。よって、金型と柱
状突起部との間に端子間樹脂が侵入することはなく、柱
状突起部と配線層との電気的接続を確実に行うことがで
きる。
【0020】また、請求項5記載の発明では、前記請求
項3または4記載の半導体装置の製造方法において、前
記リードフレーム形成工程で、前記導電性金属基板の前
記封止樹脂の形成範囲位置内に対向する一対の溝部を形
成したことを特徴とするものである。
【0021】上記のようにリードフレーム形成工程にお
いて溝部を形成しておくことにより、後に実施される樹
脂封止工程において封止樹脂は溝部内に流入する。よっ
て、溝部に流入し固化した樹脂は封止樹脂をリードフレ
ームに固定する機能を奏するため、リードフレームと封
止樹脂との接合性を向上することができ、封止樹脂の剥
離を防止することができる。
【0022】また、請求項6記載の発明では、前記請求
項5記載の半導体装置の製造方法において、前記導電性
金属基板の前記端子間樹脂が形成される上面に形成され
た溝部の形成位置と、下面に形成される溝部の形成位置
をずらして形成したことを特徴とするものである。
【0023】上記構成とすることにより、後に実施され
るエッチング工程において、上下の溝部の連通性が向上
し、エッチングの制御を容易に行うことができる。
【0024】
【発明の実施の形態】次に本発明の実施形態について図
面と共に説明する。図1は本発明の一実施例である半導
体装置1を示す断面図である。半導体装置1は、大略す
ると柱状端子2,枠体部部3,絶縁層4,配線層5,半
導体素子6,端子間樹脂7,及び封止樹脂8等により構
成されている。
【0025】柱状端子2及び枠体部部3は例えば銅(C
u)により形成されており、後述するように図2に示さ
れるリードフレーム9をアルカリ系エッチャント(エッ
チング液)によりエッチングすることにより所定の形状
に成形されるものである。柱状端子2は半導体装置1を
実装する実装基板(図示せず)に接続される外部端子と
して機能するものであり、マトリックス状或いは所定の
配列で複数個配設されている。また、各柱状端子2の表
面には半田メッキ膜10が形成されており、実装時にお
ける実装基板との接続性の向上が図られている。また枠
体部部3は、この複数個の柱状端子2を囲繞するように
配設されている。
【0026】上記の隣接する柱状端子2の間及び隣接す
る柱状端子2と枠体部部3との間には端子間樹脂7(濃
い梨地で示す)が配設されている。この端子間樹脂7
は、隣接する柱状端子2の間及び隣接する柱状端子2と
枠体部部3との間を絶縁する機能を有すると共に、柱状
端子2及び枠体部部3を保持する機能を奏する。よっ
て、柱状端子2及び枠体部部3は、互いに絶縁された状
態を維持しつつ所定の位置に保持される。
【0027】更に、本実施例に係る半導体装置1は、柱
状端子2の上面(以下、接続部という)12及び枠体部
部3の上面13に微細な凹凸が形成されている。この接
続部12及び上面13に形成される凹凸は、その表面粗
さが約12μmとされており、後述するようにモールド
金型14にクランプされることにより形成されるもので
ある(図3参照)。尚、理解を容易とするために、図1
では接続部12及び上面13に形成される凹凸を誇張し
て描いている。
【0028】絶縁層4は例えばエポキシ製の接着剤或い
は絶縁フィルム等により形成されており、前記した柱状
端子2の形成位置の上部に配設されている。また絶縁層
4には複数のビアホール11が形成されており、このビ
アホール11の形成位置は柱状端子2の配設位置と対応
するよう構成されている。ビアホール11は例えば絶縁
層4に形成された小孔に銅を充填した構成を有してお
り、よってビアホール11と柱状端子2の接続部12と
は電気的に接続する。
【0029】この際、上記のしたように柱状端子2の接
続部12には微細な凹凸が形成されているため、その表
面積は大きくなつている。よって、微細な凹凸が形成さ
れた接続部12の上部にビアホール11が形成されるこ
とにより、接続部12とビアホール11との電気的接続
を確実に行うことができる。
【0030】配線層5は例えば銅箔により形成された配
線パターンであり、絶縁層4の上面に形成されている。
この配線層5の上部には、絶縁性接着剤15を介して半
導体素子6が搭載されている。半導体素子6と配線層5
との間にはワイヤ16が配設されており、このワイヤ1
6により半導体素子6と配線層5とは電気的に接続され
る。また、配線層5と前記したビアホール11も電気的
に接続された構成とされており、よって柱状端子2と半
導体装置6とはビアホール11,配線層5,ワイヤ16
を介して電気的に接続される。
【0031】封止樹脂8(薄い梨地で示す)は例えばエ
ポキシ系の樹脂であり、柱状端子2及び枠体部3の下面
を露出した状態で、半導体素子6,絶縁層4,配線層5
を封止した構成とされている。この封止樹脂8は、後述
するようにモールド金型14を用いて樹脂モールドする
ことにより形成される。
【0032】また、枠体部3の外周部には、溝部17が
形成されており、封止樹脂8はこの溝部17内にも入り
込んだ状態となっている。このように、封止樹脂8の一
部が枠体部3に形成された溝部17内に入り込んだ構成
とすることにより、枠体部3と封止樹脂8との機械的接
合強度を向上させることができ、よって封止樹脂8の剥
離を防止することができる。
【0033】続いて、上記構成とされた半導体装置1の
製造方法について、図2乃至図7を用いて説明する。
尚、各図において、図1に示した半導体装置1の構成と
対応する部分については同一符号を附して説明する。半
導体装置60は、リードフレーム形成工程,端子間樹脂
充填工程,半導体素子搭載工程,封止樹脂配設工程,エ
ッチング工程の各工程を実施することにより製造され
る。以下、各工程について説明する。
【0034】リードフレーム形成工程では、先ず銅(C
u)等の導電性金属基板に所定のパターンを有するレジ
ストを形成した上で塩化第二鉄(エッチング液)を用い
てハーフエッチングを行い、導電性金属基板の両面に柱
状端子2となる柱状突起部20及び枠体部3となる外周
突起部21を形成する。具体的には、図2に示されるよ
うに、柱状突起部20及び外周突起部21の形成位置を
除き、たの部分にハーフエッチングを行い凹部22を形
成する。
【0035】また、凹部22の形成と同時に、外周突起
部21より外周位置には溝部17が、また矩形状とされ
た凹部22の四隅位置には、後述する端子間樹脂充填工
程において端子間樹脂7が注入される樹脂注入口23及
び端子間樹脂7が注入される際の空気抜きとして機能す
る空気抜き口24(本実施例では3個設けられている)
が合わせて形成される。この樹脂注入口23及び空気抜
き口24は、リードフレーム9の一方の面(半導体素子
6が配設される面)のみに形成されている。
【0036】図2は、リードフレーム形成工程を実施す
ることにより製造されたリードフレーム9を示してい
る。このリードフレーム9の製造は、単に所定位置にレ
ジストを配設した上でエッチング処理を行う処理である
ため、容易かつ低コストで行うことができる。
【0037】尚、図中25で示すのは、後述する端子間
樹脂充填工程において、端子間樹脂7が溝部17に流入
するのを防止する流入防止ブレードである。この流入防
止ブレード25は、図2に示されるようにリードフレー
ム9に設けた構成としても、またモールド金型14に設
けた構成としても良い。この流入防止ブレード25の機
能については、説明の便宜上、後述するものとする。
【0038】また、図2では1個分の半導体装置に対応
する部分を示しているが、導電性金属基板に図2に示さ
れる構成を複数個形成し、いわゆる多数個取りを行いう
る構成のリードフレームとしてもよい。上記したリード
フレーム形成工程を実施することによりリードフレーム
9が形成されると、続いて端子間樹脂充填工程が実施さ
れる。図3は端子間樹脂充填工程を説明するための図で
ある。
【0039】この端子間樹脂充填工程では、上型26と
下型27とにより構成されるモールド金型14にリード
フレーム9をクランプし、リードフレーム9の両面に形
成された凹部22の内、一方の面(半導体素子6が配設
される面)に形成された凹部22のみに端子間樹脂7を
充填する。
【0040】具体的には、上型26にはトランスファポ
ット28及びプランジャ29が配設されており、またト
ランスファポット28はリードフレーム9に形成された
樹脂注入口23と連通するよう構成されている。 よっ
て、トランスファポット28内で加熱された端子間樹脂
7は、プランジャ29に押圧されることにより、樹脂注
入口23を通り凹部22内に充填されていく。
【0041】図4は、樹脂注入口23より端子間樹脂7
が凹部22内に充填されている様子を示す図である。同
図に示されるように、樹脂注入口23と溝部17との交
錯位置には流入防止ブレード25が形成されている。こ
の流入防止ブレード25は、リードフレーム9或いはモ
ールド金型14(下型27)に配設されており、樹脂注
入口23から注入される端子間樹脂7が溝部17に流入
するのを防止する機能を奏するものである。この流入防
止ブレード25を設けことにより、端子間樹脂充填工程
において溝部17が埋まってしまうことを防止すること
ができる。
【0042】ここで、図5にリードフレーム9と下型2
7との接合部分を拡大して示す。同図に示される用に、
下型27のリードフレーム9と対向する接合面30には
微細な凹凸が予め形成されている。この接合面30に形
成された微細な凹凸は、表面粗さにして約12μmとさ
れている。
【0043】従って、リードフレーム9が上型26と下
型27との間にクランプされた状態で、微細な凹凸が形
成された接合面30は柱状突起部20の上面に食い込ん
だ状態となり、下型27と柱状突起部20とは隙間無く
係合(対峙)した状態となる。このため、端子間樹脂7
を充填しても下型27と柱状突起部20の上面との間に
端子間樹脂7が侵入することはなくなる。
【0044】前記したように、柱状突起部20は柱状端
子2となるものであり、かつその上面は接続部12とな
る部位である。前述したように、接続部12にはビアホ
ール11が電気的に接続されるため、接続部12に端子
間樹脂7が付着すると電気的接続が不良或いは全くでき
なくなり、半導体装置1の信頼性が低下する。しかる
に、上記の製造方法を採用することにより、柱状突起部
20の上面に端子間樹脂7が付着することを確実に防止
でき、よって半導体装置1の信頼性を向上させることが
できる。
【0045】また、上記のように下型27の接合面30
に微細な凹凸を形成することにより、クランプ時におい
て柱状端子2となる柱状突起部20及び枠体部3となる
外周突起部21の上面にも微細な凹凸が形成されること
となる。よって、前述したように柱状突起部20とビア
ホール11との電気的接合性、及び枠体部3と封止樹脂
8との機械的接合性を向上することができ、これによっ
ても半導体装置1の信頼性を向上させることができる。
【0046】一方、図5に示す例では、下型27のリー
ドフレーム9と対向する接合面30に微細な凹凸を形成
することにより半導体装置1の信頼性を向上させる構成
を示したが、図6に示されるように、下型27Aの柱状
突起部20と対向する部位に小突起31を形成すること
によっても同様の効果を実現することができる。
【0047】即ち、下型27Aに小突起31を形成する
ことにより、リードフレーム9をモールド金型14にク
ランプした際に、小突起21は柱状突起部20に食い込
んだ状態となり、柱状突起部20と下型27Aとの間に
間隙が発生することを防止することができる。よって、
図6に示す構成においても柱状突起部20の上面に端子
間樹脂7が付着することを確実に防止でき、よって半導
体装置1の信頼性を向上させることができる。
【0048】上記のように、端子間樹脂充填工程を実施
することにより端子間樹脂7が形成されると、続いて半
導体素子搭載工程が実施される。この半導体素子搭載工
程では、リードフレーム9の端子間樹脂7が形成された
上面に、ビアホール11を有した絶縁層14を形成する
と共に、その上部に配線層5を形成する。続いて、配膳
層5の上部に絶縁性接着剤15を塗布した上で半導体素
子6を搭載、この半導体素子6と配線層5の所定位置を
ワイヤ16を配設する。
【0049】上記した半導体素子搭載工程が終了する
と、続いて樹脂封止工程が実施される。この樹脂封止工
程では、柱状突起部20及び外周突起部21が露出され
た状態となるよう、半導体素子6を封止樹脂8により封
止する処理を行う。この封止樹脂8の形成は、モールド
成形してもよく、またポッティングを用いることも可能
である。また、封止樹脂8を形成する際、封止樹脂8は
溝部17の内部にも入り込み、よって封止樹脂8の剥離
を防止できることは前述した通りである。封止樹脂8を
形成することにより、半導体素子6,ワイヤ16等は保
護された状態となる。
【0050】樹脂封止工程が終了すると、続いてエッチ
ング工程が実施される。エッチング工程では、リードフ
レーム9にノズルからエッチング液を噴霧することによ
り、銅(Cu)により形成されたリードフレーム9の凹
部22が形成された部位、及び溝部17の対向部位をエ
ッチングにより除去する。これにより、柱状突起部20
及び外周突起部21は分離されて柱状端子2及び枠体部
3が形成される。
【0051】この分離状態において、各柱状端子2及び
枠体部3は電気的に独立した状態となる。また、この分
離された状態において、隣接する柱状端子2の間、及び
柱状端子2と枠体部3との間には端子間樹脂7が介在す
るため、上記エッチング処理を行った後においても各柱
状端子2及び枠体部3は所定位置に保持された状態を維
持する。
【0052】一方、上記のエッチング工程では、リード
フレーム9がエッチングされることにより対向配設され
た溝部17は連通することとなる。この際、図7(A)
に示されるように、対向する溝部17の形成位置を若干
量ずらしておくことにより、溝部17同士の対向面積が
広くなるため、図7(B)に示されるようにエッチング
処理時に溝部17間の連通性が向上し、エッチングの制
御を容易に行うことができる。尚、半導体装置1の分離
は、この溝部17内の樹脂を割ることにより行うことが
可能となり、分離作業の容易化を図ることができる。
【0053】続いて、形成された複数の柱状端子2に対
し、例えば無電解メッキ等により半田メッキ膜10が形
成され、以上の工程を経ることにより図1に示す半導体
装置1が製造される。
【0054】
【発明の効果】上述の如く本発明によれば、下記の効果
を実現することができる。請求項1及び請求項5記載の
発明によれば、外部端子と配線層との電気的な接続を確
実に行うことができる。
【0055】また、請求項2記載の発明によれば、枠体
部と封止樹脂との接合性を向上することができ、よって
封止樹脂の剥離を防止することができる。また、請求項
3及び4記載の発明によれば、端子間樹脂を充填しても
金型と柱状突起部との間に端子間樹脂が侵入することは
なく、よって柱状突起部と配線層との電気的接続を確実
に行うことができる。
【0056】また、請求項6記載の発明によれば、エッ
チング工程において上下の溝部の連通性が向上し、よっ
てエッチングの制御を容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置の断面図で
ある。
【図2】本発明の一実施例であるリードフレームを示す
図であり、(A)は平面図,(B)は(A)におけるX
−X線に沿う断面図である。
【図3】端子間樹脂充填工程を説明するための図であ
る。
【図4】端子間樹脂充填工程における樹脂注入口近傍を
拡大して示す図である。
【図5】金型とリードフレームの接合位置を拡大して示
す図である。
【図6】金型とリードフレームの接合位置を拡大して示
す図である。
【図7】溝部を拡大して示す図であり、(A)はエッチ
ング処理前の状態を示す図であり、(B)はエッチング
処理後の状態を示す図である。
【符号の説明】
1 半導体装置 2 柱状端子 3 枠体部 4 絶縁層 5 配線層 6 半導体素子 7 端子間樹脂 9 リードフレーム 11 ビアホール 12 接続部 14 モールド金型 17 溝部 20 柱状突起部 21 外周突起部 22 凹部 23 樹脂注入口 25 流入防止ブレード 26 上型 27,27A 下型 30 接合面 31 小突起
フロントページの続き (72)発明者 米田 義之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 辻 和人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐久間 正夫 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 鈴木 義美 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 加藤 洋 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 増子 隆 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (56)参考文献 特開 平7−99278(JP,A) 特開 平7−169898(JP,A) 特開 平6−268091(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 23/12

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子と、前記半導体素子と電気的
    に接続される配線層と、前記半導体素子を覆う封止樹脂
    と、上端部に形成された接続部が前記配線層と電気的に
    接続されると共に端子間樹脂により所定ピッチに保持さ
    れた外部端子としての柱状端子と、前記柱状端子の配設
    位置の外周位置に配設された枠体部とを具備し、前記
    端子がリードフレームをエッチングすることにより形
    成される半導体装置であって、 前記柱状端子の接続部に微細な凹凸または小突起を形成
    したことを特徴とする半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記枠体部の上面に前記封止樹脂が係合する溝部を形成
    したことを特徴とする半導体装置。
  3. 【請求項3】 請求項1記載の半導体装置を製造する半
    導体装置の製造方法であって、 導電性金属基板の両面に、少なくとも前記外部端子とな
    る柱状突起部と前記枠体部となる外周突起部とを除き凹
    部を形成すると共に、端子間樹脂が充填される所定部位
    に樹脂注入孔を形成してリードフレームを形成するリー
    ドフレーム形成工程と、 前記リードフレーム形成工程で形成されたリードフレー
    ムを、少なくとも前記柱状突起部と対向する部位に微細
    な凹凸が形成された金型でクランプし、前記樹脂注入孔
    より前記リードフレームの上面に形成された凹部に対し
    前記端子間樹脂を充填する端子間樹脂充填工程と、 前記リードフレームの前記端子間樹脂が形成される上面
    に、前記絶縁層,配線層及び半導体素子を配設すると共
    に所定の電気的な接続処理を行う半導体素子搭載工程
    と、 前記柱状突起部と外周突起部とを露出させ、前記半導体
    チップを前記封止樹脂により封止する樹脂封止工程と、 前記リードフレームにエッチング処理を行うことによ
    り、前記枠体部部と前記柱状端子部との連結状態及び前
    記各柱状端子部間の連結状態を分離させるエッチング工
    程とを含むことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 請求項3記載の半導体装置の製造方法に
    おいて、 前記端子間樹脂充填工程に用いる金型として、前記柱状
    突起部と対向する部位に微細な凹凸が形成された金型に
    代えて、前記柱状突起部と対向する部位に小突起が形成
    された金型を用いたことを特徴とする半導体装置の製造
    方法。
  5. 【請求項5】 請求項3または4記載の半導体装置の製
    造方法において、 前記リードフレーム形成工程で、前記導電性金属基板の
    前記封止樹脂の形成範囲位置内に対向する一対の溝部を
    形成したことを特徴とする半導体装置の製造方法。
  6. 【請求項6】 請求項5記載の半導体装置の製造方法に
    おいて、 前記導電性金属基板の前記端子間樹脂が形成される上面
    に形成された溝部の形成位置と、下面に形成される溝部
    の形成位置をずらして形成したことを特徴とする半導体
    装置の製造方法。
JP32479695A 1995-12-13 1995-12-13 半導体装置及びその製造方法 Expired - Lifetime JP3198243B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32479695A JP3198243B2 (ja) 1995-12-13 1995-12-13 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32479695A JP3198243B2 (ja) 1995-12-13 1995-12-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09162342A JPH09162342A (ja) 1997-06-20
JP3198243B2 true JP3198243B2 (ja) 2001-08-13

Family

ID=18169784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32479695A Expired - Lifetime JP3198243B2 (ja) 1995-12-13 1995-12-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3198243B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
KR100975977B1 (ko) * 2008-03-25 2010-08-13 엘지이노텍 주식회사 다열 리드형 리드프레임 및 그 제조방법
CN106067511A (zh) 2010-03-30 2016-11-02 大日本印刷株式会社 带树脂引线框、半导体装置及其制造方法
JP5896302B2 (ja) 2010-11-02 2016-03-30 大日本印刷株式会社 Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6697720B2 (ja) * 2018-10-16 2020-05-27 大日本印刷株式会社 半導体装置およびその製造方法ならびに照明装置

Also Published As

Publication number Publication date
JPH09162342A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
JP2778539B2 (ja) 射出成形されたボールグリッドが配列されたケース
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
KR100272045B1 (ko) 반도체장치및그제조방법
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6700188B2 (en) Low-pin-count chip package having concave die pad and/or connections pads
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
US20020041019A1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
KR0185570B1 (ko) 칩 스케일 패키지의 제조 방법
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3198243B2 (ja) 半導体装置及びその製造方法
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
US6246117B1 (en) Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings
JPH11111738A (ja) Cob及びcobの製造方法,半導体素子及び半導体素子の製造方法
JP3274343B2 (ja) 半導体装置
JPH0936155A (ja) 半導体装置の製造方法
KR100253397B1 (ko) 칩단위 패키지 및 그의 제조방법
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JP2000031195A (ja) 半導体装置およびその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
KR200232214Y1 (ko) 볼 그리드 어레이 패키지
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JP2002237551A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010529

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140608

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term