KR100253397B1

KR100253397B1 - 칩단위 패키지 및 그의 제조방법

Info

Publication number: KR100253397B1
Application number: KR1019970077627A
Authority: KR
Inventors: 김용찬
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-12-30
Filing date: 1997-12-30
Publication date: 2000-04-15
Also published as: KR19990057564A

Abstract

본 발명에 의한 칩단위 패키지는 실리콘칩의 본딩패드위치에 형성한 솔더공과, 상기 실리콘칩의 상면에 칩의 기능을 하기 위해 가공한 공정층과, 상기 공정층의 상면에 외부단자와 전기적으로 연결되도록 한 금속층과, 상기 솔더공의 내측면에 솔더와의 접착을 위해 증착한 구리층과, 상기 금속층의 상면에 칩의 보호를 위해 코팅한 폴리이미드층과, 상기 솔더공에 주입되어 전기적으로 외부단자를 형성하는 솔더로 구성되어, 상기 솔더를 솔더스크린 프린팅을 이용하여 내부 컨넥션 및 외부단자로 이용함으로써, 칩 크기의 패키지를 이룰 수 있고, 패키지 공정을 단순화하여 비용을 줄일 수 있으며, 적층이 가능하도록 하였다.

Description

칩단위 패키지 및 그의 제조방법

본 발명은 칩단위 패키지 및 그의 제조방법에 관한 것으로, 특히 베어(bare) 칩 상태의 칩단위패키지로서 별도의 내부 컨넥션공정을 진행하지 않고, 기존에 외부단자로 사용하기 위하여 이용되는 솔더를 솔더스크린 프린팅을 이용하여 내부 컨넥션 및 외부단자로 이용함으로써, 칩 크기의 패키지를 이룰 수 있고, 패키지 공정을 단순화하여 비용을 줄일 수 있으며, 적층이 가능하도록 한 칩단위 패키지 및 그의 제조방법에 관한 것이다.

종래의 기술에 의한 비지에이 패키지는 도1에 도시한 바와 같이, 회로가 구성되며 일정한 두께를 가진 서브스트레이트(1)와, 상기 서브스트레이트(1)에 접착제(2)를 이용하여 부착된 반도체 칩(3)과, 상기 반도체 칩(3)과 서브스트레이트(1)를 전기적으로 연결하는 금속와이어(4)와, 상기 반도체 칩(3)을 보호하기 위하여 수지를 이용하여 일정 면적을 몰딩하는 몰딩부(5)와, 상기 서브스트레이트(1)의 하면에 외부단자를 이루기 위해 부착하는 솔더볼(6)로 구성되며, 상기 스트립 형태로 구성된 것을 하나의 패키지로 만들기 위해 싱규레이션을 한다.

이와 같이 구성되는 종래의 기술에 의한 비지에이 패키지의 제조방법을 설명한다. 반도체 칩 및 회로가 구성된 서브스트레이트(1)를 준비한다. 그런다음 접착제(2)를 이용하여 반도체 칩(3)을 서브스트레이트(1)에 부착한다. 그런 다음 금속와이어(4)를 이용하여 반도체 칩(3)과 서브스트레이트(1)를 전기적으로 연결한다. 그런 다음 반도체 칩(3)을 보호하기 위하여 수지를 이용하여 몰딩한다. 그런 다음 외부단자를 형성하기 위하여 솔더볼(6)을 서브스트레이트(1)에 부착한다. 마지막으로 개개의 패키지로 만들기 위하여 싱규레이션을 한다.

그러나, 종래의 기술에서는 서브스트레이트(1)의 두께에 의한 박형 패키지에 제약이 따르고, 서브스트레이트(1)의 단가 및 원재료에 의한 패키지 가격의 상승요인이 도며, 적층을 할수 없고, 제작공정의 단계가 많은 문제점이 있다.

따라서 본 발명의 목적은 칩 크기의 패키지를 이룰 수 있고, 패키지 공정을 단순화 하여 비용을 줄일 수 있으며, 적층이 가능하도록 한 칩단위 패키지 및 그의 제조방법을 제공함에 있다.

도1은 종래의 기술에 의한 비지에이 패키지를 나타내는 단면도.

도2a 내지 도2j는 본 발명에 의한 칩단위 패키지를 제작하는 공정을 나타내는 단면도.

도3은 본 발명에 의한 칩단위 패키지의 다른 실시예를 나타내는 사시도.

도4는 본 발명에 의한 칩단위 패키지를 적층한 상태를 나타내는 단면도.

* 도면의 주요부분에 대한 부호의 설명

11 : 실리콘 칩 12 : 솔더홈

13 : 공정층 14 : 금속층

15 : 구리증착층 16 : 솔더공

17 : 솔더 18 : 폴리이미드층

19 : 커버테이프 20 : 보드

이러한, 본 발명의 목적은 실리콘칩과, 상기 실리콘칩의 본딩패드위치에 형성한 솔더공과, 상기 실리콘칩의 상면에 칩의 기능을 하기 위해 가공한 공정층과, 상기 공정층의 상면에 외부단자와 전기적으로 연결되도록 한 금속층과 상기 솔더공의 내측면에 솔더와의 접착을 위해 증착한 구리층과, 상기 금속층의 상면에 칩의 보호를 위해 코팅한 폴리이미드층과, 상기 솔더공에 주입되어 전기적으로 외부단자를 형성하는 솔더에 의해 달성된다.

또한, 실리콘 웨이퍼에 만들고자 하는 칩의 크기 및 본딩패드위치가 맞도록 형성된 마스크를 이용하여 에칭을 진행함로 솔더홈을 형성하는 단계와, 상기 실리콘 웨이퍼에 디바이스를 만들기 위하여 공정층을 진행하는 단계와, 상기 공정층의 상부에 전기적으로 외부단자와 연결할 수 있도록 금속층을 형성한 후, 솔더홈형태로 에칭을 수행하는 단계와, 상기 솔더홈내에 솔도와의 접착을 위해 구리증착을 한 후 솔더홈 부위만 남도록 에칭을 진행하는 단계와, 칩의 배선보호를 위하여 상기 금속층위에 폴리이미드 코팅을 입히는 단계와, 상기 본딩패드부위의 솔더홈을 완전히 관통시켜 솔더공을 형성하는 백그라인딩 공정을 수행하는 단계와, 상기 실리콘칩의 하면에 커버테이프를 부착한 후, 상기 솔더공에 전기적 연결을 위한 외부단자를 형성하도록 스크린프린팅에 의해 솔더를 주입하는 단계와, 리플로우를 실시한 후 커버테이프를 벗겨내는 단계의 순으로 진행되는 칩단위 패키지의 제조방법이 제공된다.

이하, 본 발명에 의한 칩단위 패키지 및 그의 제조방법의 실시예를 첨부도면에 도시한 실시예에 따라서 설명한다.

도2a 내지 도2j는 본 발명에 의한 칩단위 패키지를 제작하는 공정을 나타내는 단면도이고, 도3은 본 발명에 의한 칩단위 패키지의 다른 실시예를 나타내는 사시도이며, 도4는 본 발명에 의한 칩단위 패키지를 적층한 상태를 나타내는 단면도를 각각 보인 것이다.

이에 도시한 바와 같이, 본 발명에 의한 칩단위 패키지는 실리콘칩(11)과, 상기 실리콘칩(11)의 본딩패드위치에 형성한 솔더공(16)과, 상기 실리콘칩(11)의 상면에 칩의 기능을 하기 위해 가공한 공정층(13)과, 상기 공정층(13)의 상면에 외부단자와 전기적으로 연결되도록 한 금속층(14)과, 상기 솔더공(16)의 내측면에 솔더와의 접착을 위해 증착한 구리층(15)과, 상기 금속층(15)의 상면에 칩의 보호를 위해 코팅한 폴리이미드층(18)과, 상기 솔더공(16)에 주입되어 전기적으로 외부단자를 형성하는 솔더(17)로 구성된다.

상기 금속층(14)은 알루미늄으로 제작한다.

본 발명은 기존에 사용했던 서브스트레이트 혹은 테이프 서키트를 사용하지 않고 직접 패브공정이 끝난 칩을 직접 보드에 실장하므로서 패키지 제조공정을 단축시켜 단가를 줄이고, 칩단위 패키지를 실현할 수 있고, 또한 적층이 가능하도록 하여 칩의 효율을 높이고 실장 면적 및 밀도를 높이는데 특징이 있다.

이와 같이 구성되는 본 발명에 의한 칩단위 패키지의 제조방버은 다음과 같다.

먼저 실리콘 웨이퍼를 준비한다. 이 웨이퍼에 만들고자 하는 칩의 크기에 맞는 마스크를 준비하고, 이때 마스크는 만들고자 하는 본딩 패드 위치 및 크기가 만들어져 있다. 이 본딩 패드의 위치 및 크기를 실리콘 웨이퍼(11)에 만들고 에칭을 진행한다. 이때 실리콘 웨이퍼가 두꺼운 관계로 에칭시간을 길게하거나 수차례에 걸친 에칭을 실시 한다. 에칭은 완전히 구멍을 내지 않은 솔더홈(12)을 형성하도록 한다.

그리고 나서 실제 칩이 기능을 할 수 있도록 기타 공정을 진행하여 공정층(13)을 형성한다. 공정이 끝나고 전기적으로 외부 단자와 연결할 수 있도록 금속층(14)을 형성한다. 이때 금속층(14)은 주로 알루미늄을 사용하게 된다. 그리고 본딩 패드 부위를 홈 형태로 다시 만들기 위한 에칭을 실시한다. 에칭이 끝나면 솔더와의 접착을 위하여 구리를 그 위에 증착하여 구리층(15)을 형성한다. 이때도 마찬가지로 본딩패드 부위를 구멍형태로 만들기 위하여 에칭을 실시한다. 이러한 과정이 끝나고 칩을 보호하기 위하여 폴리이미드코팅을 하여 폴리이미드층(18)을 형성한다. 그리고, 본딩패드 부위를 완전한 구멍을 만들기 위하여 백그라운딩을 일정한 두께로 실시하여 솔더공(16)을 형성한다, 그리고 나서 상기 솔더공(16)에 솔더를 주입시 밑으로 흘러 내리는 문제를 막기위하여 커버테이프(19)를 부착한다. 전기적으로 연결하여 외부단자를 형성하기 위하여 솔더(17)를 스크린 프린팅방법을 이용하여 상기 솔더공(16)에 주입한다.

이때 웨이퍼의 두께가 두꺼운 관계로 여러차례 실시한다. 그리고 나서 리플로우를 실시한다. 리플로우후에 칩(11)을 밑면에 부착되어 있는 커버테이프(19)를 제거한다. 그리고 이렇게 만들어진 패키지를 실장하고자 하는 보드(20)에 실장한다.

상기 솔더홈(12)을 만들 때 레이져를 이용하여 만들 수가 있으며, 이때는 크리닝공정이 추가된다. 또한 도3과 같이 솔더볼(21)을 칩위에 올려놓고 리플로우를 하여 솔더가 솔더공안으로 들어가도록 하는 다른 실시예를 실시하여도 동일한 효과를 나타낼 수 있다. 도4는 본 발명에 의한 칩 단위 패키지를 적층한 상태를 나타낸 것이며, 도면중 미설명 부호 22는 패드를 나타낸다.

이상에서 설명한 바와 같이, 본 발명에 의한 칩단위 패키지는 실리콘칩의 본딩패드 위치에 형성한 솔더공과, 상기 실리콘칩의 상면에 칩의 기능을 하기 위해 가공한 공정층과, 상기 공정층의 상면에 외부단자와 전기적으로 연결되도록 한 금속층과, 상기 솔더공의 내측면에 솔더와의 접착을 위해 증착한 구리층과, 상기 금속층의 상면에 칩의 보호를 위해 코팅한 폴리이미드층과, 상기 솔더공에 주입되어 전기적으로 외부단자를 형성하는 솔더로 구성되어, 상기 솔더를 솔더스크린 프린팅을 이용하여 내부 컨넥션 및 외부단자로 이용함으로써, 칩 크기의 패키지를 이룰 수 있고, 패키지 공정을 단순화하여 비용을 줄일 수 있으며, 적층이 가능하도록 한 효과가 있다.

Claims

실리콘 웨이퍼에 만들고자 하는 칩의 크기 및 본딩패드위치가 맞도록 형성된 마스크를 이용하여 에칭을 진행함로 솔더홈을 형성하는 단계와, 상기 실리콘 웨이퍼에 디바이스를 만들기 위하여 공정층을 진행하는 단계와, 상기 공정층의 상부에 전기적으로 외부단자와 연결할 수 있도록 금속층을 형성한 후, 솔더홈형태로 에칭을 수행하는 단계와, 상기 솔더홈내에 솔더와의 접착을 위해 구리증착을 한 후 솔더홈 부위만 남도록 에칭을 진행하는 단계와, 칩의 배선보호를 위하여 상기 금속층위에 폴리이미드 코팅을 입히는 단계와, 상기 본딩패드부위의 솔더홈을 완전히 관통시켜 솔더공을 형성하는 백그라인딩 공정을 수행하는 단계와, 상기 실리콘칩의 하면에 커버테이프를 부착한 후, 상기 솔더공에 전기적 연결을 위한 외부단자를 형성하도록 스크린프린팅에 의해 솔더를 주입하는 단계와, 리플로우를 실시한 후 커버테이프를 벗겨내는 단계의 순으로 진행함을 특징으로 하는 칩단위 패키지의 제조방법.
실리콘칩과, 상기 실리콘칩의 본딩패드위치에 형성한 솔더공과, 상기 실리콘칩의 상면에 칩의 기능을 하기 위해 가공한 공정층과, 상기 공정층의 상면에 외부단자와 전기적으로 연결되도록 한 금속층과, 상기 솔더공의 내측면에 솔더와의 접착을 위해 증착한 구리층과, 상기 금속층의 상면에 칩의 보호를 위해 코팅한 폴리이미드층과, 상기 솔더공에 주입되어 전기적으로 외부단자를 형성하는 솔더로 구성된 것을 특징으로 하는 칩단위 패키지.
제2항에 있어서, 상기 금속층의 재질은 알루미늄인 것을 특징으로 하는 칩단위 패키지.