JP3542297B2 - 半導体装置用パッケージおよびその製造方法 - Google Patents
半導体装置用パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP3542297B2 JP3542297B2 JP1923999A JP1923999A JP3542297B2 JP 3542297 B2 JP3542297 B2 JP 3542297B2 JP 1923999 A JP1923999 A JP 1923999A JP 1923999 A JP1923999 A JP 1923999A JP 3542297 B2 JP3542297 B2 JP 3542297B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- frame
- wiring
- wiring pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置用パッケージおよびその製造方法に関する。
【０００２】
【従来の技術】
通常、樹脂封止型半導体装置では、リードフレームのチップ搭載部に半導体チップを搭載し、半導体チップとリードとをワイヤにより電気的に接続した後、半導体チップを封止樹脂により封止するのが一般的である。
上記とは逆に、リードフレームをインサートしたインサート成形により、あらかじめ凹状のチップ搭載部を有するモールド部を形成したプリモールドパッケージと称されるパッケージがある。このパッケージでは、チップ搭載部に半導体チップを搭載し、チップ搭載部の周囲の配線パターンと半導体チップとの間をワイヤで電気的に接続した後、チップ搭載部をリッド（蓋）で封止して半導体装置として用いられる。
昨今は、半導体チップそのもののパッシベーション膜やリッドとモールドパッケージをシールする接着剤の改善による気密性の向上などから、後者の簡易なタイプのパッケージも種々の用途に用いられている。
【０００３】
図１３は、上記後者のパッケージ１０の概略を示す断面図であり、１２はリードフレーム、１４はモールド部であって、図示のごとくあらかじめリードフレーム１２とモールド部１４とを一体化したパッケージとして提供される。そして凹状のチップ搭載部１６に半導体チップ１８が搭載され、ワイヤ２０によって半導体チップ１８とリードフレーム１２との間が電気的に接続され、接着剤１５でリッド２２を接合することによりチップ搭載部１６をリッド２２で覆って半導体チップ１８が封止され、ＤＩＰタイプあるいはガルウィングタイプ等の半導体装置として使用される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記リードフレームを用いた従来のパッケージでは次のような課題がある。
すなわち、簡易なパッケージではあるが、通常の樹脂封止型半導体装置と同様に、トランスファー等によるモールド部１４のモールド後、リード間に樹脂の流れ出しを防止するために設けられたダムバー（図示せず）を除去する工程、さらには、ダムバーまでのリード間に流れ出た樹脂フラッシュを除去する工程が不可欠であり、製造が厄介である。
【０００５】
そこで、本発明は上記問題点を解決すべくなされたものであり、その目的とするところは、製造が容易で、また気密性にも優れるプリモールド型の半導体装置用パッケージおよびその製造方法を提供するにある。
【０００６】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置用パッケージでは、樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む金属からなる枠状パターンが形成され、樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子が形成された配線基板と、該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴としている。
金属からなる枠状パターンを介在させることで、樹脂基体とモールド部との間の密着性は良好であり、気密性に優れる。銅層からなる枠状パターンとすれば、さらに密着性が向上する。またリードフレームを用いないので、ダムバー除去、樹脂フラッシュの除去工程も不用となる。
前記端子に外部接続用のバンプを形成すると外部基板への表面実装が容易にできるパッケージが提供できる。
【０００７】
本発明に係る半導体装置用パッケージの製造方法では、樹脂基体の一方の面に、配線パターン、チップ搭載部、および該配線パターンおよびチップ搭載部を囲むように、樹脂基体の外周縁に沿って連続する金属からなる枠状パターンを形成する工程と、前記樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子を形成する工程と、前記枠状パターン上に、熱硬化性樹脂からなる枠状のモールド部をインジェクションもしくはトランスファーによりモールド成形する工程とを具備することを特徴としている。
前記端子に外部接続用のバンプを形成する工程を設けることができる。
【０００８】
さらに本発明に係る半導体装置用パッケージでは、樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む熱硬化性樹脂からなる枠状パターンが形成され、樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子が形成された配線基板と、該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴としている。
熱硬化性樹脂からなる枠状パターンを介在させることで、樹脂基体とモールド部との間の密着性は良好であり、気密性に優れる。またリードフレームを用いないので、ダムバー除去、樹脂フラッシュの除去工程も不用となる。
前記端子に外部接続用のバンプを形成すると外部基板への表面実装が容易にできるパッケージが提供できる。
【０００９】
また本発明に係る半導体装置用パッケージの製造方法では、樹脂基体の一方の面に、配線パターンおよびチップ搭載部を形成する工程と、前記樹脂基体の一方の面に、前記配線パターンおよびチップ搭載部を囲むように、樹脂基体の外周縁に沿って連続する熱硬化性樹脂からなる枠状パターンを形成する工程と、前記樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子を形成する工程と、前記枠状パターン上に、熱硬化性樹脂からなる枠状のモールド部をインジェクションもしくはトランスファーによりモールド成形する工程とを具備することを特徴としている。
前記端子に外部接続用のバンプを形成する工程を設けることができる。
さらに、前記熱硬化性樹脂からなる枠状パターンにＵＶを照射する工程を設けて、枠状パターンを活性化するようにすると好適である。
【００１０】
さらに本発明に係る半導体装置用パッケージでは、樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む金属からなる枠状パターンが形成され、前記配線パターンに対応する部位の樹脂基体にホールが開口された配線基板と、該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴としている。
金属からなる枠状パターンを介在させることで、樹脂基体とモールド部との間の密着性は良好であり、気密性に優れる。銅層からなる枠状パターンとすれば、さらに密着性が向上する。またリードフレームを用いないので、ダムバー除去、樹脂フラッシュの除去工程も不用となる。
ホールから一部が突出して前記配線パターンに電気的に接続された外部接続用のバンプを設けると、外部基板への表面実装が容易にできるパッケージが提供できる。
【００１１】
さらにまた本発明に係る半導体装置用パッケージでは、樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む熱硬化性樹脂からなる枠状パターンが形成され、前記配線パターンに対応する部位の樹脂基体にホールが開口された配線基板と、該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴としている。
ホールから一部が突出して前記配線パターンに電気的に接続された外部接続用のバンプを設けると、外部基板への表面実装が容易にできるパッケージが提供できる。
また、各パッケージにおいて、前記モールド部により配線基板の側面をも覆うようにすると、透湿性を改善できる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は半導体装置用パッケージ３０の一例を示す断面図である。３２は配線基板である。配線基板３２は、ポリイミド樹脂フィルム等の樹脂基体３５の一方の面上に、チップ搭載部３６、配線パターン３７、さらにこのチップ搭載部３６および配線パターン３７を囲むようにして形成された銅層等からなる金属層あるいは熱硬化性樹脂層からなる枠状パターン３８を有する。この枠状パターンは、樹脂基体３２の外周縁に沿って連続して形成されている。
さらに樹脂基体３５を貫通して設けたホールに導電性樹脂等の導電性材料が充填されたビア４０、このビア４０を介して配線パターン３７と電気的に接続された、樹脂基体３５の他方の面に形成された配線パターン４１およびこの配線パターン４１の端部にランド状に形成された端子４１ａを有する。
【００１３】
端子４１ａには必要に応じて外部接続用のはんだバンプ等のバンプ４２が形成される。なお４３は樹脂基体３５の他方の面を覆って形成されたソルダーレジスト層である。
配線基板３２は１層のものを例示したが、多層のものに形成してもよい。
またチップ搭載部３６は必ずしも銅層でなくともよく、樹脂基体３５の表面の部位そのものであってもよい。
【００１４】
次に４５は熱硬化性樹脂からなるモールド部である。
モールド部４５は、上記配線基板３２を成形金型にインサートして、枠状パターン３８上に、インジェクション法あるいはトランスファー法によりモールド成形することによって、図示のような枠状のものに形成される。
図３に示すような金属層あるいは熱硬化性樹脂層からなる、配線基板３２の外周縁に沿って連続して形成された枠状パターン３８を介在させることによって、熱硬化性樹脂製のモールド部４５と樹脂基体３５との密着性は極めて良好である。
【００１５】
枠状パターン３８が金属層の場合、枠状パターン３８と樹脂基体３５との間は、樹脂基体３５に金属箔付きのポリイミドフィルムの２層（金属箔とポリイミドフィルムが直接接着）あるいは３層（金属箔とポイイミドフィルムが接着剤層により接着）のもの、あるいはプリント基板を用いることによって、密着性、したがって気密性はもともと良好である。枠状パターン３８とモールド部４５との間は、枠状パターン４５に金属層、あるいは熱硬化性樹脂層からなるものを用いることによって両者間の密着性が極めて良好になることが判明した。
【００１６】
特に金属層を銅層にすると、該銅層と熱硬化性樹脂からなるモールド部４５との密着性は極めて良好となる。
枠状パターン３８が銅層からなるときは、銅の表面に酸化膜が形成され、この酸化膜の存在が良好な密着性を生じさせるものと考えられる。
なお、モールド部４５を熱可塑性樹脂製のものにした場合には良好な気密性が得られなかった。
【００１７】
枠状パターン３８が熱硬化性樹脂層からなる場合には、やはり樹脂からなる樹脂基体３５との間の密着性（接着性）は良好であるし、同じ熱硬化性樹脂（例えばエポキシ樹脂）からなるモールド部４５との間の密着性（接着性）も極めて良好である。
熱硬化性樹脂層からなる枠状パターン３８は、熱硬化性樹脂を樹脂基体３５上に枠状に塗布することによって形成できる。この場合、モールド部４５が熱硬化される際の熱によって枠状パターン３８も同時に硬化されるのである。なお、熱硬化性樹脂を樹脂基体３５上に枠状に塗布した際、該枠状パターン３８にＵＶを照射することによって、熱硬化性樹脂を活性化でき、これによってさらに両者間の密着性を向上できる。
【００１８】
配線基板３２は公知の手法によって形成できる。
図２はその製造工程の一例を示す。
まず片面金属箔貼りのポリイミド樹脂フィルム３５の所要個所にレーザー光を照射してホール４０ａを形成し、このホール４０ａ内に導電性材料を充填してビア４０を形成する（図２ａ）。なお、金属箔を給電層として、Ｎｉ、Ｃｕ、ＳｎまたはＰｂ−Ｓｎ等のめっきによりビア４０を形成してもよい。
次いでフォトリソグラフィー法により金属箔をエッチング加工して、チップ搭載部３６、配線パターン３７および枠状パターン３８を形成して配線基板３２を形成する（図２ｂ）。図３はこの場合のパターンの一例を示す平面図である。
なお、チップ搭載部３６、配線パターン３７および枠状パターン３８はめっきによる公知のアディティブ法で形成してもよい。
【００１９】
次に、ポリイミド樹脂フィルム３５の他方の面に金属層を形成する。この金属層は金属箔を接着して形成してもよいし、無電解めっき、さらに電解めっきを施す、アディティブ法によって所要厚さの金属層に形成してもよい。
この金属層を上記と同様にしてエッチング加工し、配線パターン４１およびランド状の端子４１ａを形成する。
なお、枠状パターン３８を熱硬化性樹脂層で形成するときは、適当な工程中で、ポリイミド樹脂フィルム３５の周縁部に熱硬化性樹脂を塗布する工程と、必要に応じてこの熱硬化性樹脂層にＵＶ光を照射する工程を設けるようにする。
また、図２では１層のみの配線基板３２の例を示したが、公知のビルドアップ法等により多層に形成することもできる。この場合にあっても最上層（一方の面）にチップ搭載部３６、配線パターン３７、枠状パターン３８を形成し、最下層（他方の面）に配線パターン３７と電気的に接続する配線パターン４１および端子４１ａを形成するようにする。
【００２０】
上記のようにして形成した配線基板３２を金型内にインサートし、枠状パターン３８上にインジェクション法あるいはトランスファー法により、熱硬化性樹脂によるモールド部４５をモールド成形してパッケージとして完成する。
なお、好適には端子４１ａの部位を除くポリイミド樹脂フィルム３５の他方の面にソルダーレジストを塗布してキュアすることによって保護膜４９を形成する。
なお、端子４１ａにはんだボール等からなるバンプを形成してパッケージとしてもよい。
【００２１】
上記パッケージ３０のチップ搭載部３６上に半導体チップ４６を搭載し、半導体チップ４６と配線パターン３７とをワイヤ４７で電気的に接続し、リッド４８でチップ搭載部３６を覆って半導体チップ４６を封止することによって半導体装置に完成できる。リッド４８は樹脂製または透明ガラス製のものを用い、接着剤によりモールド部４５に接合される。
なお、モールド部４５内にポッティング樹脂（図示せず）を充填して半導体チップを封止するようにしてもよい。
【００２２】
上記では単体のパッケージの製造方法で説明したが、シート材を用いて複数個のパターンがつながった配線基板３２を先ず製造し、この状態でモールド部４５をモールド成形し、最終的に単体のパッケージに切り離してもよいし、フープ材を用いて連続的に配線基板の製造およびモールド部のモールド成形をしてもよい。
【００２３】
図４はチップ搭載部３６、配線パターン３７、枠状パターン３８の他のパターンの例を示す。
このパターンでは配線パターン３７の領域内にも枠状パターン３８が形成されている。斜線はモールド部４５が形成される領域で、ワイヤボンディング部を除いて配線パターン３７上にもモールド部４５が形成されることを示している。このようなパターンに形成することで、モールド部４５を内側にもってこれることからパッケージの小型化が図れる。配線パターン３７の引回しの自由度も大きくなる。
【００２４】
図５はチップ搭載部３６、配線パターン３７、枠状パターン３８のさらに他のパターンを示す。
このパターンでは、枠状パターン３８の内縁部に切欠５０を形成し、この切欠５０内に一部あるいは全部の配線パターン３７の外縁部の部分が進入するようにパターン形成している。この場合にも、モールド部４５を内側にもってこれることからパッケージの小型化が図れる。また配線パターン３７の引回しの自由度も大きくなる。
【００２５】
図６は図１に示すパッケージ３０のさらに他の製造方法を示す。
本製造方法では両面金属箔付きの樹脂基体３５（図６ａ）を用いる。
まず一方の面の金属箔をフォトリソグラフィーによりエッチング加工して、チップ搭載部３６、配線パターン３７、枠状パターン３８に形成する。枠状パターン３８は熱硬化性樹脂のパターンとしてもよい。チップ搭載部３６は直接樹脂基体３５の表面としてもよい。また他方の面の金属箔を同様にフォトリソグラフィーによりエッチング加工して端子４１ａを有する配線パターン４１を形成する（図６ｂ）。その際、両面の配線パターン３７、４１を電気的に接続する部位となる配線パターン４１の部位にはホール４０ａが形成されるようにエッチングする。
【００２６】
次にレーザーまたはエッチングにより、樹脂基体３５にもホール４０ａを形成し、このホール４０ａ内に導電性樹脂を充填してビア４０を形成し、両面の配線パターン３７、４１を電気的に接続して配線基板３２に形成する（図６ｃ）。
次いで枠状パターン３８上に前記と同様にして熱硬化性樹脂からなるモールド部４５をモールド成形してパッケージとして完成する。
さらに好適には、端子４１ａの部位を除く樹脂基体３５の他方の面にソルダーレジストを塗布し、キュアーして保護膜としてもよい（図６ｄ）。
なお端子４１ａにはんだボール等からなるバンプを形成してパッケージとしてもよい。
本工程においても、シート材を用いて複数個のパッケージを同時に形成するようにしてもよいし、フープ材を用いて連続的に配線基板を製造し、さらに連続してモールド成形を行うようにすることもできる。
【００２７】
図７はパッケージ３０のさらに他の実施の形態を示す。
図１に示すものと同一の部材は同一の符号を付し、説明を省略する。
本実施形態では、樹脂基体３５に形成されたホール４０ａ内に配線パターン３７の一部が露出するようにされてパッケージ３０に完成される。
ホール４０ａから一部が突出するようにして配線パターン３７にはんだボール４２を直接接続してバンプを形成したパッケージとしてもよい。
【００２８】
図８は図７に示されるパッケージ３０の製造工程を示す。
まず片面金属箔（銅箔など）付きの樹脂基体３５にレーザやエッチングによりホール４０ａを形成する（図８ａ）。
次にフォトリソグラフィーにより金属箔をエッチングして、チップ搭載部３６、配線パターン３７、枠状パターン３８を形成して、配線基板３２に形成する（図８ｂ）。枠状パターン３８は熱硬化性樹脂によるパターンとしてもよい。チップ搭載部３６は直接樹脂基体３５上としてもよい。
なお、樹脂基体に予めプレス等によってホールを形成した後、樹脂基体に金属箔を貼りつけ、次いでパターニングを行って配線基板に形成するようにしてもよい（図示せず）。
【００２９】
次いで前記と同様にして枠状パターン３８上に熱硬化性樹脂によるモールド部４５をモールド成形してパッケージに完成する（図８ｃ）。さらに必要に応じてバンプを形成する。
本工程においても、シート材を用いて複数個のパッケージを同時に形成するようにしてもよいし、フープ材を用いて連続的に配線基板を製造し、さらに連続してモールド成形を行うようにすることもできる。
【００３０】
図９は図７に示すパッケージ３０のさらに他の実施の形態を示す。同一の部材は同一の符号を付し、説明を省略する。なお、図９では配線パターン３７が枠状パターン３８と重なっている。枠状パターン３８が熱硬化性樹脂からなるときは配線パターン３７のパターン間の絶縁性は確保されるから、配線パターン３７上に直接枠状パターン３８が形成されていてもよいが、枠状パターン３８が銅等の金属層からなるときは、図４あるいは図５に示すような、配線パターン３７と直接には接触しないパターンとすることはもちろんである。
【００３１】
本実施の形態では、モールド部４５をモールド成形する際、配線基板３２の側面および表面側（他方の面）の全部を覆うモールド部４５ａも一体に成形されるようにする。
このように、特に配線基板３２の側面をモールド部４５ａで覆うことにより、側面からの透湿を効果的に防止することができる。またモールド部４５と配線基板３２の物理的な結合も加わるから両者の密着性も向上する。
図１０は、モールド部４５ａにより配線基板３２の側面の全部と表面の一部を覆うようにしたパッケージ３０をを示すが、この場合にも図９に示すのと同様の効果を有する。
【００３２】
図１１は図１に示すパッケージ３０のさらに他の実施の形態を示す。同一の部材は同一の符号を付し、説明を省略する。なお、図１１では配線パターン３７が枠状パターン３８と重なっている。枠状パターン３８が熱硬化性樹脂からなるときは配線パターン３７のパターン間の絶縁性は確保されるから、配線パターン３７上に直接枠状パターン３８が形成されていてもよいが、枠状パターン３８が銅等の金属層からなるときは、図４あるいは図５に示すような、配線パターン３７と直接には接触しないパターンとすることはもちろんである。
【００３３】
本実施の形態でも、モールド部４５をモールド成形する際、配線基板３２の側面および表面側（他方の面）の全部を覆うモールド部４５ａも一体に成形されるようにしている。したがって、図１におけるソルダーレジスト層４３は省略できる。
このように、特に配線基板３２の側面をモールド部４５ａで覆うことにより、側面からの透湿性をさらに改善できる。またモールド部４５と配線基板３２の物理的な結合も加わるから両者の密着性も向上する。
図１２は、モールド部４５ａにより配線基板３２の側面の全部と表面の一部（配線パターン４１の存在する領域）を覆うようにしたパッケージ３０をを示すが、この場合にも図１１に示すのと同様の効果を有する。
【００３４】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００３５】
【発明の効果】
以上のように、本発明によれば、製造が容易で、また気密性にも優れるプリモールド型の半導体装置用パッケージおよびその効果的な製造方法を提供できる。
【図面の簡単な説明】
【図１】半導体装置用パッケージの一例を示す断面図である。
【図２】図１のパッケージの製造工程の一例を示す説明図である。
【図３】樹脂基体の一方の面に形成したパターンの一例を示す説明図である。
【図４】樹脂基体の一方の面に形成したパターンの他の例を示す説明図である。
【図５】樹脂基体の一方の面に形成したパターンのさらに他の例を示す説明図である。
【図６】さらに他の半導体装置用パッケージの製造工程を示す説明図である。
【図７】さらに他の半導体装置用パッケージの例を示す断面図である。
【図８】図７に示すパッケージの製造工程を示す説明図である。
【図９】配線基板の側面をモールド部で覆った例を示す断面説明図である。
【図１０】配線基板の側面をモールド部で覆った例を示す断面説明図である。
【図１１】配線基板の側面をモールド部で覆った例を示す断面説明図である。
【図１２】配線基板の側面をモールド部で覆った例を示す断面説明図である。
【図１３】従来のパッケージの例を示す断面図である。
【符号の説明】
３０ 半導体装置用パッケージ
３２ 配線基板
３５ 樹脂基体
３６ チップ搭載部
３７ 配線パターン
３８ 枠状パターン
４０ ビア
４１ 配線パターン
４１ａ 端子
４２ バンプ
４３ ソルダーレジスト
４５、４５ａ モールド部
４６ 半導体チップ
４７ ワイヤ
４８ リッド
４９ 保護膜
【発明の属する技術分野】
本発明は半導体装置用パッケージおよびその製造方法に関する。
【０００２】
【従来の技術】
通常、樹脂封止型半導体装置では、リードフレームのチップ搭載部に半導体チップを搭載し、半導体チップとリードとをワイヤにより電気的に接続した後、半導体チップを封止樹脂により封止するのが一般的である。
上記とは逆に、リードフレームをインサートしたインサート成形により、あらかじめ凹状のチップ搭載部を有するモールド部を形成したプリモールドパッケージと称されるパッケージがある。このパッケージでは、チップ搭載部に半導体チップを搭載し、チップ搭載部の周囲の配線パターンと半導体チップとの間をワイヤで電気的に接続した後、チップ搭載部をリッド（蓋）で封止して半導体装置として用いられる。
昨今は、半導体チップそのもののパッシベーション膜やリッドとモールドパッケージをシールする接着剤の改善による気密性の向上などから、後者の簡易なタイプのパッケージも種々の用途に用いられている。
【０００３】
図１３は、上記後者のパッケージ１０の概略を示す断面図であり、１２はリードフレーム、１４はモールド部であって、図示のごとくあらかじめリードフレーム１２とモールド部１４とを一体化したパッケージとして提供される。そして凹状のチップ搭載部１６に半導体チップ１８が搭載され、ワイヤ２０によって半導体チップ１８とリードフレーム１２との間が電気的に接続され、接着剤１５でリッド２２を接合することによりチップ搭載部１６をリッド２２で覆って半導体チップ１８が封止され、ＤＩＰタイプあるいはガルウィングタイプ等の半導体装置として使用される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記リードフレームを用いた従来のパッケージでは次のような課題がある。
すなわち、簡易なパッケージではあるが、通常の樹脂封止型半導体装置と同様に、トランスファー等によるモールド部１４のモールド後、リード間に樹脂の流れ出しを防止するために設けられたダムバー（図示せず）を除去する工程、さらには、ダムバーまでのリード間に流れ出た樹脂フラッシュを除去する工程が不可欠であり、製造が厄介である。
【０００５】
そこで、本発明は上記問題点を解決すべくなされたものであり、その目的とするところは、製造が容易で、また気密性にも優れるプリモールド型の半導体装置用パッケージおよびその製造方法を提供するにある。
【０００６】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置用パッケージでは、樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む金属からなる枠状パターンが形成され、樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子が形成された配線基板と、該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴としている。
金属からなる枠状パターンを介在させることで、樹脂基体とモールド部との間の密着性は良好であり、気密性に優れる。銅層からなる枠状パターンとすれば、さらに密着性が向上する。またリードフレームを用いないので、ダムバー除去、樹脂フラッシュの除去工程も不用となる。
前記端子に外部接続用のバンプを形成すると外部基板への表面実装が容易にできるパッケージが提供できる。
【０００７】
本発明に係る半導体装置用パッケージの製造方法では、樹脂基体の一方の面に、配線パターン、チップ搭載部、および該配線パターンおよびチップ搭載部を囲むように、樹脂基体の外周縁に沿って連続する金属からなる枠状パターンを形成する工程と、前記樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子を形成する工程と、前記枠状パターン上に、熱硬化性樹脂からなる枠状のモールド部をインジェクションもしくはトランスファーによりモールド成形する工程とを具備することを特徴としている。
前記端子に外部接続用のバンプを形成する工程を設けることができる。
【０００８】
さらに本発明に係る半導体装置用パッケージでは、樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む熱硬化性樹脂からなる枠状パターンが形成され、樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子が形成された配線基板と、該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴としている。
熱硬化性樹脂からなる枠状パターンを介在させることで、樹脂基体とモールド部との間の密着性は良好であり、気密性に優れる。またリードフレームを用いないので、ダムバー除去、樹脂フラッシュの除去工程も不用となる。
前記端子に外部接続用のバンプを形成すると外部基板への表面実装が容易にできるパッケージが提供できる。
【０００９】
また本発明に係る半導体装置用パッケージの製造方法では、樹脂基体の一方の面に、配線パターンおよびチップ搭載部を形成する工程と、前記樹脂基体の一方の面に、前記配線パターンおよびチップ搭載部を囲むように、樹脂基体の外周縁に沿って連続する熱硬化性樹脂からなる枠状パターンを形成する工程と、前記樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子を形成する工程と、前記枠状パターン上に、熱硬化性樹脂からなる枠状のモールド部をインジェクションもしくはトランスファーによりモールド成形する工程とを具備することを特徴としている。
前記端子に外部接続用のバンプを形成する工程を設けることができる。
さらに、前記熱硬化性樹脂からなる枠状パターンにＵＶを照射する工程を設けて、枠状パターンを活性化するようにすると好適である。
【００１０】
さらに本発明に係る半導体装置用パッケージでは、樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む金属からなる枠状パターンが形成され、前記配線パターンに対応する部位の樹脂基体にホールが開口された配線基板と、該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴としている。
金属からなる枠状パターンを介在させることで、樹脂基体とモールド部との間の密着性は良好であり、気密性に優れる。銅層からなる枠状パターンとすれば、さらに密着性が向上する。またリードフレームを用いないので、ダムバー除去、樹脂フラッシュの除去工程も不用となる。
ホールから一部が突出して前記配線パターンに電気的に接続された外部接続用のバンプを設けると、外部基板への表面実装が容易にできるパッケージが提供できる。
【００１１】
さらにまた本発明に係る半導体装置用パッケージでは、樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む熱硬化性樹脂からなる枠状パターンが形成され、前記配線パターンに対応する部位の樹脂基体にホールが開口された配線基板と、該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴としている。
ホールから一部が突出して前記配線パターンに電気的に接続された外部接続用のバンプを設けると、外部基板への表面実装が容易にできるパッケージが提供できる。
また、各パッケージにおいて、前記モールド部により配線基板の側面をも覆うようにすると、透湿性を改善できる。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は半導体装置用パッケージ３０の一例を示す断面図である。３２は配線基板である。配線基板３２は、ポリイミド樹脂フィルム等の樹脂基体３５の一方の面上に、チップ搭載部３６、配線パターン３７、さらにこのチップ搭載部３６および配線パターン３７を囲むようにして形成された銅層等からなる金属層あるいは熱硬化性樹脂層からなる枠状パターン３８を有する。この枠状パターンは、樹脂基体３２の外周縁に沿って連続して形成されている。
さらに樹脂基体３５を貫通して設けたホールに導電性樹脂等の導電性材料が充填されたビア４０、このビア４０を介して配線パターン３７と電気的に接続された、樹脂基体３５の他方の面に形成された配線パターン４１およびこの配線パターン４１の端部にランド状に形成された端子４１ａを有する。
【００１３】
端子４１ａには必要に応じて外部接続用のはんだバンプ等のバンプ４２が形成される。なお４３は樹脂基体３５の他方の面を覆って形成されたソルダーレジスト層である。
配線基板３２は１層のものを例示したが、多層のものに形成してもよい。
またチップ搭載部３６は必ずしも銅層でなくともよく、樹脂基体３５の表面の部位そのものであってもよい。
【００１４】
次に４５は熱硬化性樹脂からなるモールド部である。
モールド部４５は、上記配線基板３２を成形金型にインサートして、枠状パターン３８上に、インジェクション法あるいはトランスファー法によりモールド成形することによって、図示のような枠状のものに形成される。
図３に示すような金属層あるいは熱硬化性樹脂層からなる、配線基板３２の外周縁に沿って連続して形成された枠状パターン３８を介在させることによって、熱硬化性樹脂製のモールド部４５と樹脂基体３５との密着性は極めて良好である。
【００１５】
枠状パターン３８が金属層の場合、枠状パターン３８と樹脂基体３５との間は、樹脂基体３５に金属箔付きのポリイミドフィルムの２層（金属箔とポリイミドフィルムが直接接着）あるいは３層（金属箔とポイイミドフィルムが接着剤層により接着）のもの、あるいはプリント基板を用いることによって、密着性、したがって気密性はもともと良好である。枠状パターン３８とモールド部４５との間は、枠状パターン４５に金属層、あるいは熱硬化性樹脂層からなるものを用いることによって両者間の密着性が極めて良好になることが判明した。
【００１６】
特に金属層を銅層にすると、該銅層と熱硬化性樹脂からなるモールド部４５との密着性は極めて良好となる。
枠状パターン３８が銅層からなるときは、銅の表面に酸化膜が形成され、この酸化膜の存在が良好な密着性を生じさせるものと考えられる。
なお、モールド部４５を熱可塑性樹脂製のものにした場合には良好な気密性が得られなかった。
【００１７】
枠状パターン３８が熱硬化性樹脂層からなる場合には、やはり樹脂からなる樹脂基体３５との間の密着性（接着性）は良好であるし、同じ熱硬化性樹脂（例えばエポキシ樹脂）からなるモールド部４５との間の密着性（接着性）も極めて良好である。
熱硬化性樹脂層からなる枠状パターン３８は、熱硬化性樹脂を樹脂基体３５上に枠状に塗布することによって形成できる。この場合、モールド部４５が熱硬化される際の熱によって枠状パターン３８も同時に硬化されるのである。なお、熱硬化性樹脂を樹脂基体３５上に枠状に塗布した際、該枠状パターン３８にＵＶを照射することによって、熱硬化性樹脂を活性化でき、これによってさらに両者間の密着性を向上できる。
【００１８】
配線基板３２は公知の手法によって形成できる。
図２はその製造工程の一例を示す。
まず片面金属箔貼りのポリイミド樹脂フィルム３５の所要個所にレーザー光を照射してホール４０ａを形成し、このホール４０ａ内に導電性材料を充填してビア４０を形成する（図２ａ）。なお、金属箔を給電層として、Ｎｉ、Ｃｕ、ＳｎまたはＰｂ−Ｓｎ等のめっきによりビア４０を形成してもよい。
次いでフォトリソグラフィー法により金属箔をエッチング加工して、チップ搭載部３６、配線パターン３７および枠状パターン３８を形成して配線基板３２を形成する（図２ｂ）。図３はこの場合のパターンの一例を示す平面図である。
なお、チップ搭載部３６、配線パターン３７および枠状パターン３８はめっきによる公知のアディティブ法で形成してもよい。
【００１９】
次に、ポリイミド樹脂フィルム３５の他方の面に金属層を形成する。この金属層は金属箔を接着して形成してもよいし、無電解めっき、さらに電解めっきを施す、アディティブ法によって所要厚さの金属層に形成してもよい。
この金属層を上記と同様にしてエッチング加工し、配線パターン４１およびランド状の端子４１ａを形成する。
なお、枠状パターン３８を熱硬化性樹脂層で形成するときは、適当な工程中で、ポリイミド樹脂フィルム３５の周縁部に熱硬化性樹脂を塗布する工程と、必要に応じてこの熱硬化性樹脂層にＵＶ光を照射する工程を設けるようにする。
また、図２では１層のみの配線基板３２の例を示したが、公知のビルドアップ法等により多層に形成することもできる。この場合にあっても最上層（一方の面）にチップ搭載部３６、配線パターン３７、枠状パターン３８を形成し、最下層（他方の面）に配線パターン３７と電気的に接続する配線パターン４１および端子４１ａを形成するようにする。
【００２０】
上記のようにして形成した配線基板３２を金型内にインサートし、枠状パターン３８上にインジェクション法あるいはトランスファー法により、熱硬化性樹脂によるモールド部４５をモールド成形してパッケージとして完成する。
なお、好適には端子４１ａの部位を除くポリイミド樹脂フィルム３５の他方の面にソルダーレジストを塗布してキュアすることによって保護膜４９を形成する。
なお、端子４１ａにはんだボール等からなるバンプを形成してパッケージとしてもよい。
【００２１】
上記パッケージ３０のチップ搭載部３６上に半導体チップ４６を搭載し、半導体チップ４６と配線パターン３７とをワイヤ４７で電気的に接続し、リッド４８でチップ搭載部３６を覆って半導体チップ４６を封止することによって半導体装置に完成できる。リッド４８は樹脂製または透明ガラス製のものを用い、接着剤によりモールド部４５に接合される。
なお、モールド部４５内にポッティング樹脂（図示せず）を充填して半導体チップを封止するようにしてもよい。
【００２２】
上記では単体のパッケージの製造方法で説明したが、シート材を用いて複数個のパターンがつながった配線基板３２を先ず製造し、この状態でモールド部４５をモールド成形し、最終的に単体のパッケージに切り離してもよいし、フープ材を用いて連続的に配線基板の製造およびモールド部のモールド成形をしてもよい。
【００２３】
図４はチップ搭載部３６、配線パターン３７、枠状パターン３８の他のパターンの例を示す。
このパターンでは配線パターン３７の領域内にも枠状パターン３８が形成されている。斜線はモールド部４５が形成される領域で、ワイヤボンディング部を除いて配線パターン３７上にもモールド部４５が形成されることを示している。このようなパターンに形成することで、モールド部４５を内側にもってこれることからパッケージの小型化が図れる。配線パターン３７の引回しの自由度も大きくなる。
【００２４】
図５はチップ搭載部３６、配線パターン３７、枠状パターン３８のさらに他のパターンを示す。
このパターンでは、枠状パターン３８の内縁部に切欠５０を形成し、この切欠５０内に一部あるいは全部の配線パターン３７の外縁部の部分が進入するようにパターン形成している。この場合にも、モールド部４５を内側にもってこれることからパッケージの小型化が図れる。また配線パターン３７の引回しの自由度も大きくなる。
【００２５】
図６は図１に示すパッケージ３０のさらに他の製造方法を示す。
本製造方法では両面金属箔付きの樹脂基体３５（図６ａ）を用いる。
まず一方の面の金属箔をフォトリソグラフィーによりエッチング加工して、チップ搭載部３６、配線パターン３７、枠状パターン３８に形成する。枠状パターン３８は熱硬化性樹脂のパターンとしてもよい。チップ搭載部３６は直接樹脂基体３５の表面としてもよい。また他方の面の金属箔を同様にフォトリソグラフィーによりエッチング加工して端子４１ａを有する配線パターン４１を形成する（図６ｂ）。その際、両面の配線パターン３７、４１を電気的に接続する部位となる配線パターン４１の部位にはホール４０ａが形成されるようにエッチングする。
【００２６】
次にレーザーまたはエッチングにより、樹脂基体３５にもホール４０ａを形成し、このホール４０ａ内に導電性樹脂を充填してビア４０を形成し、両面の配線パターン３７、４１を電気的に接続して配線基板３２に形成する（図６ｃ）。
次いで枠状パターン３８上に前記と同様にして熱硬化性樹脂からなるモールド部４５をモールド成形してパッケージとして完成する。
さらに好適には、端子４１ａの部位を除く樹脂基体３５の他方の面にソルダーレジストを塗布し、キュアーして保護膜としてもよい（図６ｄ）。
なお端子４１ａにはんだボール等からなるバンプを形成してパッケージとしてもよい。
本工程においても、シート材を用いて複数個のパッケージを同時に形成するようにしてもよいし、フープ材を用いて連続的に配線基板を製造し、さらに連続してモールド成形を行うようにすることもできる。
【００２７】
図７はパッケージ３０のさらに他の実施の形態を示す。
図１に示すものと同一の部材は同一の符号を付し、説明を省略する。
本実施形態では、樹脂基体３５に形成されたホール４０ａ内に配線パターン３７の一部が露出するようにされてパッケージ３０に完成される。
ホール４０ａから一部が突出するようにして配線パターン３７にはんだボール４２を直接接続してバンプを形成したパッケージとしてもよい。
【００２８】
図８は図７に示されるパッケージ３０の製造工程を示す。
まず片面金属箔（銅箔など）付きの樹脂基体３５にレーザやエッチングによりホール４０ａを形成する（図８ａ）。
次にフォトリソグラフィーにより金属箔をエッチングして、チップ搭載部３６、配線パターン３７、枠状パターン３８を形成して、配線基板３２に形成する（図８ｂ）。枠状パターン３８は熱硬化性樹脂によるパターンとしてもよい。チップ搭載部３６は直接樹脂基体３５上としてもよい。
なお、樹脂基体に予めプレス等によってホールを形成した後、樹脂基体に金属箔を貼りつけ、次いでパターニングを行って配線基板に形成するようにしてもよい（図示せず）。
【００２９】
次いで前記と同様にして枠状パターン３８上に熱硬化性樹脂によるモールド部４５をモールド成形してパッケージに完成する（図８ｃ）。さらに必要に応じてバンプを形成する。
本工程においても、シート材を用いて複数個のパッケージを同時に形成するようにしてもよいし、フープ材を用いて連続的に配線基板を製造し、さらに連続してモールド成形を行うようにすることもできる。
【００３０】
図９は図７に示すパッケージ３０のさらに他の実施の形態を示す。同一の部材は同一の符号を付し、説明を省略する。なお、図９では配線パターン３７が枠状パターン３８と重なっている。枠状パターン３８が熱硬化性樹脂からなるときは配線パターン３７のパターン間の絶縁性は確保されるから、配線パターン３７上に直接枠状パターン３８が形成されていてもよいが、枠状パターン３８が銅等の金属層からなるときは、図４あるいは図５に示すような、配線パターン３７と直接には接触しないパターンとすることはもちろんである。
【００３１】
本実施の形態では、モールド部４５をモールド成形する際、配線基板３２の側面および表面側（他方の面）の全部を覆うモールド部４５ａも一体に成形されるようにする。
このように、特に配線基板３２の側面をモールド部４５ａで覆うことにより、側面からの透湿を効果的に防止することができる。またモールド部４５と配線基板３２の物理的な結合も加わるから両者の密着性も向上する。
図１０は、モールド部４５ａにより配線基板３２の側面の全部と表面の一部を覆うようにしたパッケージ３０をを示すが、この場合にも図９に示すのと同様の効果を有する。
【００３２】
図１１は図１に示すパッケージ３０のさらに他の実施の形態を示す。同一の部材は同一の符号を付し、説明を省略する。なお、図１１では配線パターン３７が枠状パターン３８と重なっている。枠状パターン３８が熱硬化性樹脂からなるときは配線パターン３７のパターン間の絶縁性は確保されるから、配線パターン３７上に直接枠状パターン３８が形成されていてもよいが、枠状パターン３８が銅等の金属層からなるときは、図４あるいは図５に示すような、配線パターン３７と直接には接触しないパターンとすることはもちろんである。
【００３３】
本実施の形態でも、モールド部４５をモールド成形する際、配線基板３２の側面および表面側（他方の面）の全部を覆うモールド部４５ａも一体に成形されるようにしている。したがって、図１におけるソルダーレジスト層４３は省略できる。
このように、特に配線基板３２の側面をモールド部４５ａで覆うことにより、側面からの透湿性をさらに改善できる。またモールド部４５と配線基板３２の物理的な結合も加わるから両者の密着性も向上する。
図１２は、モールド部４５ａにより配線基板３２の側面の全部と表面の一部（配線パターン４１の存在する領域）を覆うようにしたパッケージ３０をを示すが、この場合にも図１１に示すのと同様の効果を有する。
【００３４】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００３５】
【発明の効果】
以上のように、本発明によれば、製造が容易で、また気密性にも優れるプリモールド型の半導体装置用パッケージおよびその効果的な製造方法を提供できる。
【図面の簡単な説明】
【図１】半導体装置用パッケージの一例を示す断面図である。
【図２】図１のパッケージの製造工程の一例を示す説明図である。
【図３】樹脂基体の一方の面に形成したパターンの一例を示す説明図である。
【図４】樹脂基体の一方の面に形成したパターンの他の例を示す説明図である。
【図５】樹脂基体の一方の面に形成したパターンのさらに他の例を示す説明図である。
【図６】さらに他の半導体装置用パッケージの製造工程を示す説明図である。
【図７】さらに他の半導体装置用パッケージの例を示す断面図である。
【図８】図７に示すパッケージの製造工程を示す説明図である。
【図９】配線基板の側面をモールド部で覆った例を示す断面説明図である。
【図１０】配線基板の側面をモールド部で覆った例を示す断面説明図である。
【図１１】配線基板の側面をモールド部で覆った例を示す断面説明図である。
【図１２】配線基板の側面をモールド部で覆った例を示す断面説明図である。
【図１３】従来のパッケージの例を示す断面図である。
【符号の説明】
３０ 半導体装置用パッケージ
３２ 配線基板
３５ 樹脂基体
３６ チップ搭載部
３７ 配線パターン
３８ 枠状パターン
４０ ビア
４１ 配線パターン
４１ａ 端子
４２ バンプ
４３ ソルダーレジスト
４５、４５ａ モールド部
４６ 半導体チップ
４７ ワイヤ
４８ リッド
４９ 保護膜
Claims (16)
- 樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む金属からなる枠状パターンが形成され、樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子が形成された配線基板と、
該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、
前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴とする半導体装置用パッケージ。 - 前記端子に外部接続用のバンプが形成されていることを特徴とする請求項１記載の半導体装置用パッケージ。
- 樹脂基体の一方の面に、配線パターン、チップ搭載部、および該配線パターンおよびチップ搭載部を囲むように、樹脂基体の外周縁に沿って連続する金属からなる枠状パターンを形成する工程と、
前記樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子を形成する工程と、
前記枠状パターン上に、熱硬化性樹脂からなる枠状のモールド部をインジェクションもしくはトランスファーによりモールド成形する工程と
を具備することを特徴とする半導体装置用パッケージの製造方法。 - 前記端子に外部接続用のバンプを形成する工程を含むことを特徴とする請求項３記載の半導体装置用パッケージの製造方法。
- 樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む熱硬化性樹脂からなる枠状パターンが形成され、樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子が形成された配線基板と、
該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、
前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴とする半導体装置用パッケージ。 - 前記端子に外部接続用のバンプが形成されていることを特徴とする請求項５記載の半導体装置用パッケージ。
- 樹脂基体の一方の面に、配線パターンおよびチップ搭載部を形成する工程と、
前記樹脂基体の一方の面に、前記配線パターンおよびチップ搭載部を囲むように、樹脂基体の外周縁に沿って連続する熱硬化性樹脂からなる枠状パターンを形成する工程と、
前記樹脂基体の他方の面に、前記配線パターンと電気的に接続する複数の端子を形成する工程と、
前記枠状パターン上に、熱硬化性樹脂からなる枠状のモールド部をインジェクションもしくはトランスファーによりモールド成形する工程と
を具備することを特徴とする半導体装置用パッケージの製造方法。 - 前記端子に外部接続用のバンプを形成する工程を含むことを特徴とする請求項７記載の半導体装置用パッケージの製造方法。
- 前記熱硬化性樹脂からなる枠状パターンにＵＶを照射する工程を含むことを特徴とする請求項７または請求項８記載の半導体装置用パッケージの製造方法。
- 樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む金属からなる枠状パターンが形成され、前記配線パターンに対応する部位の樹脂基体にホールが開口された配線基板と、
該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、
前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴とする半導体装置用パッケージ。 - 前記ホールから一部が突出して前記配線パターンに電気的に接続された外部接続用のバンプを有することを特徴とする請求項１０記載の半導体装置用パッケージ。
- 樹脂基体の一方の面に、配線パターンおよびチップ搭載部が形成されると共に、該配線パターンおよびチップ搭載部を囲む熱硬化性樹脂からなる枠状パターンが形成され、前記配線パターンに対応する部位の樹脂基体にホールが開口された配線基板と、
該配線基板の前記枠状パターン上にモールド成形された熱硬化性樹脂からなる枠状のモールド部とを具備し、
前記枠状パターンが配線基板の外周縁に沿って連続して形成されていることを特徴とする半導体装置用パッケージ。 - 前記ホールから一部が突出して前記配線パターンに電気的に接続された外部接続用のバンプを有することを特徴とする請求項１２記載の半導体装置用パッケージ。
- 前記モールド部は前記配線基板の側面を覆って形成されていることを特徴とする請求項１、２、５、６、１０、１１、１２、１３のうちのいずれか一項記載の半導体装置用パッケージ。
- 前記枠状パターンの内側部に形成された切欠内に、配線パターンの外縁部の一部または配線パターンの全部が形成されていることを特徴とする請求項１、２、５、６、１０、１１、１２、１３、１４のうちのいずれか一項記載の半導体装置用パッケージ。
- 前記枠状パターンを形成する工程では、前記枠状パターンの内側部に形成した切欠内に、配線パターンの外縁部の一部または配線パターンの全部を形成することを特徴とする請求項３、４、７、８、９のうちいずれか一項記載の半導体装置用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1923999A JP3542297B2 (ja) | 1998-01-30 | 1999-01-28 | 半導体装置用パッケージおよびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-19489 | 1998-01-30 | ||
| JP1948998 | 1998-01-30 | ||
| JP1923999A JP3542297B2 (ja) | 1998-01-30 | 1999-01-28 | 半導体装置用パッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284101A JPH11284101A (ja) | 1999-10-15 |
| JP3542297B2 true JP3542297B2 (ja) | 2004-07-14 |
Family
ID=26356072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1923999A Expired - Fee Related JP3542297B2 (ja) | 1998-01-30 | 1999-01-28 | 半導体装置用パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3542297B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027676A (ko) * | 2000-10-04 | 2002-04-15 | 송재인 | 하이브리드 아이씨의 몰딩구조 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3701949B2 (ja) | 2003-04-16 | 2005-10-05 | 沖電気工業株式会社 | 半導体チップ搭載用配線基板及びその製造方法 |
| US9502624B2 (en) | 2006-05-18 | 2016-11-22 | Nichia Corporation | Resin molding, surface mounted light emitting apparatus and methods for manufacturing the same |
| JP4611937B2 (ja) * | 2006-06-07 | 2011-01-12 | 日亜化学工業株式会社 | 表面実装型発光装置及びその製造方法 |
| JP5380774B2 (ja) | 2006-12-28 | 2014-01-08 | 日亜化学工業株式会社 | 表面実装型側面発光装置及びその製造方法 |
| KR100802393B1 (ko) * | 2007-02-15 | 2008-02-13 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
| JP2008252148A (ja) * | 2008-07-22 | 2008-10-16 | Nichia Corp | 発光装置用のパッケージ及びその製造方法 |
| JP6111832B2 (ja) * | 2013-05-06 | 2017-04-12 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| JP2016076669A (ja) * | 2014-10-09 | 2016-05-12 | クラスターテクノロジー株式会社 | 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート |
| JP2017188621A (ja) * | 2016-04-08 | 2017-10-12 | クラスターテクノロジー株式会社 | 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート |
| JP7063718B2 (ja) | 2018-05-17 | 2022-05-09 | エイブリック株式会社 | プリモールド基板とその製造方法および中空型半導体装置とその製造方法 |
-
1999
- 1999-01-28 JP JP1923999A patent/JP3542297B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027676A (ko) * | 2000-10-04 | 2002-04-15 | 송재인 | 하이브리드 아이씨의 몰딩구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11284101A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700188B2 (en) | Low-pin-count chip package having concave die pad and/or connections pads | |
| JP2981141B2 (ja) | グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| KR20000070837A (ko) | 수지봉입형 반도체장치 및 그 제조방법 | |
| JP2000058711A (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| US20050161755A1 (en) | Semiconductor package with photosensitive chip and fabrication method thereof | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| US6989296B2 (en) | Fabrication method of semiconductor package with photosensitive chip | |
| KR101674537B1 (ko) | 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| KR20010061784A (ko) | 칩 스캐일 패키지 및 그의 제조 방법 | |
| JP2001127228A (ja) | ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法 | |
| JP3212527B2 (ja) | 光照射窓を有するｂｇａ型中空半導体パッケージ | |
| JP2006294687A (ja) | 積層型半導体装置およびその製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH11354673A (ja) | 半導体装置 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JP3921897B2 (ja) | Ｂｇａ用配線テープの製造方法 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040330 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |