JPH11354673A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11354673A JPH11354673A JP15800898A JP15800898A JPH11354673A JP H11354673 A JPH11354673 A JP H11354673A JP 15800898 A JP15800898 A JP 15800898A JP 15800898 A JP15800898 A JP 15800898A JP H11354673 A JPH11354673 A JP H11354673A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- outer lead
- closing
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【課題】 リードフレームの成形を必要とせず、コスト
の低減が可能であり、かつ薄く小形・軽量で放熱性の高
い半導体装置を提供する。 【解決手段】 本発明の半導体装置では、絶縁樹脂フィ
ルム５の所定の位置にデバイスホール６および複数のア
ウターリードホール７がそれぞれ設けられており、一方
の主面に、デバイスホール６を閉塞するダイパッド部８
ａとアウターリードホール７をそれぞれ個別に覆い閉塞
する複数の接続パッド部８ｂとを有する銅配線層８が形
成されている。そして、このような配線フィルムの他方
の主面側でダイパッド部８ａ上に、フェースアップ配置
された半導体チップ９がダイボンドされ、その電極端子
９ａとアウターリードホール７を閉塞する接続パッド部
８ｂとが、ボンディングワイヤ１１を介して接続されて
いる。さらに、半導体チップ９とボンディングワイヤ１
１の外側に、エポキシ樹脂等から成るモールド樹脂封止
層１２が設けられている。
の低減が可能であり、かつ薄く小形・軽量で放熱性の高
い半導体装置を提供する。 【解決手段】 本発明の半導体装置では、絶縁樹脂フィ
ルム５の所定の位置にデバイスホール６および複数のア
ウターリードホール７がそれぞれ設けられており、一方
の主面に、デバイスホール６を閉塞するダイパッド部８
ａとアウターリードホール７をそれぞれ個別に覆い閉塞
する複数の接続パッド部８ｂとを有する銅配線層８が形
成されている。そして、このような配線フィルムの他方
の主面側でダイパッド部８ａ上に、フェースアップ配置
された半導体チップ９がダイボンドされ、その電極端子
９ａとアウターリードホール７を閉塞する接続パッド部
８ｂとが、ボンディングワイヤ１１を介して接続されて
いる。さらに、半導体チップ９とボンディングワイヤ１
１の外側に、エポキシ樹脂等から成るモールド樹脂封止
層１２が設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特に、フィルムキャリアテープが使用された薄く小
形で軽量の半導体装置に関する。
り、特に、フィルムキャリアテープが使用された薄く小
形で軽量の半導体装置に関する。
【０００２】
【従来の技術】従来から、薄く小形で実装面積の低減が
可能な半導体装置として、ノンリードタイプの半導体パ
ッケージがある。これは、アウターリード部がほぼ樹脂
封止層の外形サイズ内にあり、外側への突出部分がほと
んどない樹脂封止型パッケージであり、例えば図７に示
す形状および構造を有している。
可能な半導体装置として、ノンリードタイプの半導体パ
ッケージがある。これは、アウターリード部がほぼ樹脂
封止層の外形サイズ内にあり、外側への突出部分がほと
んどない樹脂封止型パッケージであり、例えば図７に示
す形状および構造を有している。
【０００３】図において、符号１は、銅系やコバール系
の金属から成るリードフレームを示し、このリードフレ
ーム１のベッド部１ａに半導体チップ２がダイボンドさ
れ、所定形状に成形されたアウターリード部１ｂと、金
線のようなボンディングワイヤ３を介して接続されてい
る。そして、半導体チップ２とボンディングワイヤ３お
よびこれらの接合部が、エポキシ樹脂等のモールド成形
により封止されており、アウターリード部１ｂの下面お
よび側端面が、外部接続端子として、樹脂封止層４の下
面および側面に露出している。また、樹脂封止層４の上
面においては、リードフレーム１のベッド部１ａのチッ
プ非搭載面が露出している。
の金属から成るリードフレームを示し、このリードフレ
ーム１のベッド部１ａに半導体チップ２がダイボンドさ
れ、所定形状に成形されたアウターリード部１ｂと、金
線のようなボンディングワイヤ３を介して接続されてい
る。そして、半導体チップ２とボンディングワイヤ３お
よびこれらの接合部が、エポキシ樹脂等のモールド成形
により封止されており、アウターリード部１ｂの下面お
よび側端面が、外部接続端子として、樹脂封止層４の下
面および側面に露出している。また、樹脂封止層４の上
面においては、リードフレーム１のベッド部１ａのチッ
プ非搭載面が露出している。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置においては、以下に示す製造上の
問題があった。すなわち、リードフレーム１全体をエッ
チング等により所定のパターン形状に形成した後、成形
金型を使用して、ベッド部１ａは押下げ加工し、アウタ
ーリード部１ｂは所定の段差形状に成形加工している
が、ベッド部１ａとアウターリード部１ｂとでは、成形
加工の深さが異なるため、別々の成形金型を使用する必
要があった。また、加工の工程を別々に行なう必要があ
るため、通常のリードタイプの半導体パッケージの製造
に比べて工程数が増加し、コスト的に不利であった。
うな従来の半導体装置においては、以下に示す製造上の
問題があった。すなわち、リードフレーム１全体をエッ
チング等により所定のパターン形状に形成した後、成形
金型を使用して、ベッド部１ａは押下げ加工し、アウタ
ーリード部１ｂは所定の段差形状に成形加工している
が、ベッド部１ａとアウターリード部１ｂとでは、成形
加工の深さが異なるため、別々の成形金型を使用する必
要があった。また、加工の工程を別々に行なう必要があ
るため、通常のリードタイプの半導体パッケージの製造
に比べて工程数が増加し、コスト的に不利であった。
【０００５】さらに、熱抵抗の点では、リードフレーム
１のベッド部１ａが樹脂封止層４の上面に露出している
が、これだけでは放熱性が十分でなく、この露出部から
より効果的に熱を放出するには、風を吹き付けるか、露
出部にさらに放熱板を取り付ける必要があり、コストが
かかるという問題があった。またさらに、従来の半導体
装置では、高速動作に十分に対応することが難しかっ
た。
１のベッド部１ａが樹脂封止層４の上面に露出している
が、これだけでは放熱性が十分でなく、この露出部から
より効果的に熱を放出するには、風を吹き付けるか、露
出部にさらに放熱板を取り付ける必要があり、コストが
かかるという問題があった。またさらに、従来の半導体
装置では、高速動作に十分に対応することが難しかっ
た。
【０００６】本発明は、これらの問題を解決するために
なされたもので、従来のノンリードタイプの半導体装置
に比べて、コストの低減が可能であり、かつ薄く小形・
軽量で放熱性の高い半導体装置を提供することを目的と
する。
なされたもので、従来のノンリードタイプの半導体装置
に比べて、コストの低減が可能であり、かつ薄く小形・
軽量で放熱性の高い半導体装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
少なくとも外部接続端子の形成領域に複数の貫通孔を有
する絶縁樹脂フィルムと、該フィルムの一方の主面に配
設され、前記複数の貫通孔をそれぞれ個別に閉塞する複
数の導体パッド部を有する配線層と、前記絶縁樹脂フィ
ルムの他方の主面に搭載された半導体素子と、該半導体
素子の各電極端子と対応する前記導体パッド部とをそれ
ぞれ接続するボンディングワイヤと、前記半導体素子お
よびボンディングワイヤの外側に被覆された樹脂封止層
とを備えたことを特徴とする。
少なくとも外部接続端子の形成領域に複数の貫通孔を有
する絶縁樹脂フィルムと、該フィルムの一方の主面に配
設され、前記複数の貫通孔をそれぞれ個別に閉塞する複
数の導体パッド部を有する配線層と、前記絶縁樹脂フィ
ルムの他方の主面に搭載された半導体素子と、該半導体
素子の各電極端子と対応する前記導体パッド部とをそれ
ぞれ接続するボンディングワイヤと、前記半導体素子お
よびボンディングワイヤの外側に被覆された樹脂封止層
とを備えたことを特徴とする。
【０００８】本発明において、絶縁樹脂フィルムとして
は、例えば、ポリイミド樹脂フィルムのような耐熱性に
優れた樹脂フィルムの使用が望ましい。フィルム厚は、
製造する半導体装置の品種、形状、大きさ等にもよる
が、50〜 125μm とすることが好ましい。
は、例えば、ポリイミド樹脂フィルムのような耐熱性に
優れた樹脂フィルムの使用が望ましい。フィルム厚は、
製造する半導体装置の品種、形状、大きさ等にもよる
が、50〜 125μm とすることが好ましい。
【０００９】このような絶縁樹脂フィルムの一方の主面
に配設される配線層は、銅または銅系合金から構成さ
れ、例えば、絶縁樹脂フィルムの片面に接着剤により張
り付けられた銅箔等をフォトエッチングすることにより
形成される。
に配設される配線層は、銅または銅系合金から構成さ
れ、例えば、絶縁樹脂フィルムの片面に接着剤により張
り付けられた銅箔等をフォトエッチングすることにより
形成される。
【００１０】また本発明においては、絶縁樹脂フィルム
の外部接続端子を成す配線層の形成領域に、複数の貫通
孔（アウターリードホール）が設けられ、これらの貫通
孔が前記した一方の主面側に配設される配線層（パッド
部）によりそれぞれ個別に閉塞される。そして、これら
の配線パッド部において、各孔を透して半導体素子搭載
面側に露出する面に、ボンディングワイヤが接続され
る。ここで、アウターリードホールの配列形状は、搭載
される半導体素子の電極端子の配列およびピッチ等に合
せて設定することができる。また、アウターリードホー
ルの大きさおよび平面形状は、ボンディングワイヤの接
続作業性およびワイヤと樹脂フィルムとの接触を防止す
る観点から、ボンディングワイヤの配設方向に 1mm程度
の長辺または長径を有する矩形または楕円形とすること
が望ましい。
の外部接続端子を成す配線層の形成領域に、複数の貫通
孔（アウターリードホール）が設けられ、これらの貫通
孔が前記した一方の主面側に配設される配線層（パッド
部）によりそれぞれ個別に閉塞される。そして、これら
の配線パッド部において、各孔を透して半導体素子搭載
面側に露出する面に、ボンディングワイヤが接続され
る。ここで、アウターリードホールの配列形状は、搭載
される半導体素子の電極端子の配列およびピッチ等に合
せて設定することができる。また、アウターリードホー
ルの大きさおよび平面形状は、ボンディングワイヤの接
続作業性およびワイヤと樹脂フィルムとの接触を防止す
る観点から、ボンディングワイヤの配設方向に 1mm程度
の長辺または長径を有する矩形または楕円形とすること
が望ましい。
【００１１】このように本発明では、複数の貫通孔（ア
ウターリードホール）を有し、これらの孔を閉塞するよ
うに片面に配線層が形成されたフィルム状基材に半導体
素子が搭載され、孔を透して搭載面側に露出した配線パ
ッド部にボンディングワイヤが接続されているので、従
来のノンリードタイプの半導体装置におけるように、金
型によるリードフレームの成形を必要としない。したが
って、製造効率が高くコスト的に有利であるうえに、薄
く小形で軽量の半導体装置を実現することができる。
ウターリードホール）を有し、これらの孔を閉塞するよ
うに片面に配線層が形成されたフィルム状基材に半導体
素子が搭載され、孔を透して搭載面側に露出した配線パ
ッド部にボンディングワイヤが接続されているので、従
来のノンリードタイプの半導体装置におけるように、金
型によるリードフレームの成形を必要としない。したが
って、製造効率が高くコスト的に有利であるうえに、薄
く小形で軽量の半導体装置を実現することができる。
【００１２】また、本発明の半導体装置においては、絶
縁樹脂フィルムの半導体素子の搭載領域にデバイスホー
ルを設け、このデバイスホールを、アウターリードホー
ルと同様に、銅箔等の配線層により閉塞することができ
る。ここで、デバイスホールの大きさおよび平面形状
は、搭載される半導体素子の大きさや平面形状に対応し
て設定される。このような構造とした場合には、半導体
素子が搭載されたデバイスホール閉塞部の配線層を伝導
して、マザーボード側にさらに効果的に熱が放出される
ので、放熱性の良好な半導体装置が得られる。
縁樹脂フィルムの半導体素子の搭載領域にデバイスホー
ルを設け、このデバイスホールを、アウターリードホー
ルと同様に、銅箔等の配線層により閉塞することができ
る。ここで、デバイスホールの大きさおよび平面形状
は、搭載される半導体素子の大きさや平面形状に対応し
て設定される。このような構造とした場合には、半導体
素子が搭載されたデバイスホール閉塞部の配線層を伝導
して、マザーボード側にさらに効果的に熱が放出される
ので、放熱性の良好な半導体装置が得られる。
【００１３】さらに本発明では、アウターリードホール
を閉塞する複数の配線パッド部の中で、グランドの配線
パッド部を、配線層のデバイスホール閉塞部と一体のパ
ターンとして形成し、かつこのグランドのパッド部と一
体形成されたデバイスホール閉塞部に、半導体素子のグ
ランドの電極端子をワイヤボンディングした構造とする
ことができる。このような構造では、半導体素子からグ
ランドへの配線長を短縮することができ、電気的ノイズ
が少なく、高速動作に対応した半導体装置が得られる。
を閉塞する複数の配線パッド部の中で、グランドの配線
パッド部を、配線層のデバイスホール閉塞部と一体のパ
ターンとして形成し、かつこのグランドのパッド部と一
体形成されたデバイスホール閉塞部に、半導体素子のグ
ランドの電極端子をワイヤボンディングした構造とする
ことができる。このような構造では、半導体素子からグ
ランドへの配線長を短縮することができ、電気的ノイズ
が少なく、高速動作に対応した半導体装置が得られる。
【００１４】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
づいて説明する。
【００１５】図１は、本発明の半導体装置の第１の実施
例を斜視的に示したものであり、図２は、同実施例の半
導体装置を断面的に示したものである。
例を斜視的に示したものであり、図２は、同実施例の半
導体装置を断面的に示したものである。
【００１６】これらの図において、符号５は、ポリイミ
ド樹脂フィルムのような絶縁樹脂フィルムを示し、この
絶縁樹脂フィルム５の半導体チップ搭載領域にデバイス
ホール６が設けられ、かつデバイスホール６の長辺側
に、それぞれ複数のアウターリードホール７が長辺に沿
って配設されている。また、この絶縁樹脂フィルム５の
一方の主面（図では下面）には、デバイスホール６を覆
い閉塞するダイパッド部８ａと、複数のアウターリード
ホール７をそれぞれ個別に覆い閉塞する複数の接続パッ
ド部８ｂとを有する銅配線層８が形成されている。そし
て、絶縁樹脂フィルム５の他方の主面（図では上面）側
において、デバイスホール６を閉塞するダイパッド部８
ａ上に、フェースアップ配置された半導体チップ９が、
エポキシ樹脂系等の接着剤１０により接着固定（ダイボ
ンド）されており、この半導体チップ９の電極端子９ａ
とアウターリードホール７を閉塞する接続パッド部８ｂ
とが、それぞれ金線等のボンディングワイヤ１１を介し
て電気的に接続されている。さらに、このように搭載・
実装された半導体チップ９とボンディングワイヤ１１の
外側に、エポキシ樹脂等から成るモールド樹脂封止層１
２が設けられている。
ド樹脂フィルムのような絶縁樹脂フィルムを示し、この
絶縁樹脂フィルム５の半導体チップ搭載領域にデバイス
ホール６が設けられ、かつデバイスホール６の長辺側
に、それぞれ複数のアウターリードホール７が長辺に沿
って配設されている。また、この絶縁樹脂フィルム５の
一方の主面（図では下面）には、デバイスホール６を覆
い閉塞するダイパッド部８ａと、複数のアウターリード
ホール７をそれぞれ個別に覆い閉塞する複数の接続パッ
ド部８ｂとを有する銅配線層８が形成されている。そし
て、絶縁樹脂フィルム５の他方の主面（図では上面）側
において、デバイスホール６を閉塞するダイパッド部８
ａ上に、フェースアップ配置された半導体チップ９が、
エポキシ樹脂系等の接着剤１０により接着固定（ダイボ
ンド）されており、この半導体チップ９の電極端子９ａ
とアウターリードホール７を閉塞する接続パッド部８ｂ
とが、それぞれ金線等のボンディングワイヤ１１を介し
て電気的に接続されている。さらに、このように搭載・
実装された半導体チップ９とボンディングワイヤ１１の
外側に、エポキシ樹脂等から成るモールド樹脂封止層１
２が設けられている。
【００１７】この第１の実施例の半導体装置は、例え
ば、絶縁樹脂フィルムと接着剤層と銅箔とから成る３層
構造のフィルムキャリアテープを使用して、以下に示す
ように製造される。
ば、絶縁樹脂フィルムと接着剤層と銅箔とから成る３層
構造のフィルムキャリアテープを使用して、以下に示す
ように製造される。
【００１８】すなわち、片面に接着剤が塗布された絶縁
樹脂フィルム５を、パンチングにより打ち抜き、デバイ
スホール６とアウターリードホール７およびスプロケッ
トホール等を形成した後、接着剤の上に銅箔を熱圧着に
より張り付ける。次いで、銅箔面にフォトレジスト膜を
塗布し、マスク露光してフォトレジストパターンを形成
した後、銅箔をウェットエッチング処理することによ
り、デバイスホール６を閉塞するダイパッド部８ａと、
アウターリードホール７を閉塞する接続パッド部８ｂ等
から成る配線パターンを形成する。こうして得られた配
線フィルムの平面形状を、図３に概略的に示す。この図
において、符号１３はスプロケットホールを示してい
る。
樹脂フィルム５を、パンチングにより打ち抜き、デバイ
スホール６とアウターリードホール７およびスプロケッ
トホール等を形成した後、接着剤の上に銅箔を熱圧着に
より張り付ける。次いで、銅箔面にフォトレジスト膜を
塗布し、マスク露光してフォトレジストパターンを形成
した後、銅箔をウェットエッチング処理することによ
り、デバイスホール６を閉塞するダイパッド部８ａと、
アウターリードホール７を閉塞する接続パッド部８ｂ等
から成る配線パターンを形成する。こうして得られた配
線フィルムの平面形状を、図３に概略的に示す。この図
において、符号１３はスプロケットホールを示してい
る。
【００１９】次いで、この配線フィルムのダイパッド部
８ａ上に、フェースアップ配置した半導体チップ９を接
着剤１０によりダイボンドした後、半導体チップ９の各
電極端子９ａとアウターリードホール７を閉塞する接続
パッド部８ｂとを、それぞれボンディングワイヤ１１を
用いて接続する。その後、半導体チップ９およびボンデ
ィングワイヤ１１の外側に、エポキシ樹脂等をトランス
ファモールドすることにより、モールド樹脂封止層１２
を形成した後、モールド樹脂封止層１２の外形線の 400
〜 500μm 外側で配線フィルムを切断し、装置単体を切
り離す。
８ａ上に、フェースアップ配置した半導体チップ９を接
着剤１０によりダイボンドした後、半導体チップ９の各
電極端子９ａとアウターリードホール７を閉塞する接続
パッド部８ｂとを、それぞれボンディングワイヤ１１を
用いて接続する。その後、半導体チップ９およびボンデ
ィングワイヤ１１の外側に、エポキシ樹脂等をトランス
ファモールドすることにより、モールド樹脂封止層１２
を形成した後、モールド樹脂封止層１２の外形線の 400
〜 500μm 外側で配線フィルムを切断し、装置単体を切
り離す。
【００２０】このように構成される第１の実施例の半導
体装置においては、デバイスホール６および複数のアウ
ターリードホール７を有し、これらの孔を閉塞するよう
に片面に銅配線層８が形成された配線フィルム上に、半
導体チップ９が搭載・実装されており、金型による複数
の成形工程を必要とするリードフレームが使用されてい
ないので、従来のノンリードタイプの半導体装置に比べ
て、製造効率が高くコスト的に有利であるうえに、薄型
化および軽量・小形化を実現することができる。また、
熱伝導率の高い銅配線層８のダイパッド部８ａ上に、半
導体チップ９が直接ダイボンドされており、このダイパ
ッド部８ａを伝導して効果的にマザーボード側に熱が放
出されるので、放熱性の良好な半導体装置が得られる。
体装置においては、デバイスホール６および複数のアウ
ターリードホール７を有し、これらの孔を閉塞するよう
に片面に銅配線層８が形成された配線フィルム上に、半
導体チップ９が搭載・実装されており、金型による複数
の成形工程を必要とするリードフレームが使用されてい
ないので、従来のノンリードタイプの半導体装置に比べ
て、製造効率が高くコスト的に有利であるうえに、薄型
化および軽量・小形化を実現することができる。また、
熱伝導率の高い銅配線層８のダイパッド部８ａ上に、半
導体チップ９が直接ダイボンドされており、このダイパ
ッド部８ａを伝導して効果的にマザーボード側に熱が放
出されるので、放熱性の良好な半導体装置が得られる。
【００２１】次に、本発明の半導体装置の別の実施例に
ついて説明する。
ついて説明する。
【００２２】第２の実施例の半導体装置では、図４に示
すように、絶縁樹脂フィルム５にアウターリードホール
７のみが設けられており、これらのアウターリードホー
ル７が、銅配線層８の接続パッド部８ｂによりそれぞれ
個別に閉塞されている。そして、このような配線フィル
ムの他方の主面側で、絶縁樹脂フィルム５上に半導体チ
ップ９がダイボンドされており、電極端子９ａと接続パ
ッド部８ｂとがワイヤボンディングされている。なお、
この実施例において、その他の部分は第１の実施例と同
様に構成されているので、説明を省略する。
すように、絶縁樹脂フィルム５にアウターリードホール
７のみが設けられており、これらのアウターリードホー
ル７が、銅配線層８の接続パッド部８ｂによりそれぞれ
個別に閉塞されている。そして、このような配線フィル
ムの他方の主面側で、絶縁樹脂フィルム５上に半導体チ
ップ９がダイボンドされており、電極端子９ａと接続パ
ッド部８ｂとがワイヤボンディングされている。なお、
この実施例において、その他の部分は第１の実施例と同
様に構成されているので、説明を省略する。
【００２３】このように構成される第２の実施例におい
ても、従来のノンリードタイプの半導体装置に比べて、
放熱性が高くコスト的に有利であるうえに、薄型化およ
び軽量・小形化を実現することができる。
ても、従来のノンリードタイプの半導体装置に比べて、
放熱性が高くコスト的に有利であるうえに、薄型化およ
び軽量・小形化を実現することができる。
【００２４】また、第３の実施例では、図５および図６
にそれぞれ示すように、アウターリードホール７を閉塞
する複数の接続パッド部８ｂの中で、半導体チップ９の
グランドの電極端子９ａに接続されるグランドの接続パ
ッド部８ｂが、デバイスホール６を閉塞するダイパッド
部８ａと一体のパターンとして形成され、かつこのダイ
パッド部８ａにグランドの電極端子９ａがワイヤボンデ
ィングされている。なお、第３の実施例においても、そ
の他の部分は第１の実施例と同様に構成されているの
で、説明を省略する。
にそれぞれ示すように、アウターリードホール７を閉塞
する複数の接続パッド部８ｂの中で、半導体チップ９の
グランドの電極端子９ａに接続されるグランドの接続パ
ッド部８ｂが、デバイスホール６を閉塞するダイパッド
部８ａと一体のパターンとして形成され、かつこのダイ
パッド部８ａにグランドの電極端子９ａがワイヤボンデ
ィングされている。なお、第３の実施例においても、そ
の他の部分は第１の実施例と同様に構成されているの
で、説明を省略する。
【００２５】このように構成される第３の実施例の半導
体装置では、第１の実施例に比べて、半導体チップ９の
グランドの電極端子９ａを接続するボンディングワイヤ
１１ａの長さが短くなっており、半導体チップ９からグ
ランドへの配線長が短縮されているので、電気的ノイズ
の発生が少なく、高速動作のデバイスに対応することが
できる。
体装置では、第１の実施例に比べて、半導体チップ９の
グランドの電極端子９ａを接続するボンディングワイヤ
１１ａの長さが短くなっており、半導体チップ９からグ
ランドへの配線長が短縮されているので、電気的ノイズ
の発生が少なく、高速動作のデバイスに対応することが
できる。
【００２６】なお、以上の実施例では、フィルムキャリ
アテープとして、絶縁樹脂フィルムと接着剤層と銅箔と
から成る３層構造のものを使用した例について説明した
が、絶縁樹脂フィルムと銅層とから成る２層構造のフィ
ルムを使用しても良い。また、外部接続端子であるアウ
ターリードを、対向する２側面から取り出した構造の半
導体装置だけでなく、４側面から取り出した構造（Quad
Outline Non-leaded）の半導体装置にも、同様に適用
することができる。
アテープとして、絶縁樹脂フィルムと接着剤層と銅箔と
から成る３層構造のものを使用した例について説明した
が、絶縁樹脂フィルムと銅層とから成る２層構造のフィ
ルムを使用しても良い。また、外部接続端子であるアウ
ターリードを、対向する２側面から取り出した構造の半
導体装置だけでなく、４側面から取り出した構造（Quad
Outline Non-leaded）の半導体装置にも、同様に適用
することができる。
【００２７】
【発明の効果】以上の説明から明らかなように、本発明
によれば、従来のノンリードタイプの半導体装置に比べ
て、コストの低減が可能であり、かつ薄く小形・軽量で
放熱性の高い半導体装置を実現することができる。
によれば、従来のノンリードタイプの半導体装置に比べ
て、コストの低減が可能であり、かつ薄く小形・軽量で
放熱性の高い半導体装置を実現することができる。
【図１】本発明の半導体装置の第１の実施例を示す斜視
図。
図。
【図２】同第１の実施例の半導体装置を示す断面図。
【図３】第１の実施例に使用する配線フィルムの平面
図。
図。
【図４】本発明の半導体装置の第２の実施例を示す断面
図。
図。
【図５】本発明の半導体装置の第３の実施例を示す断面
図。
図。
【図６】第３の実施例において、配線フィルムに半導体
チップが搭載されワイヤボンディングがなされた状態を
示す平面図。
チップが搭載されワイヤボンディングがなされた状態を
示す平面図。
【図７】従来のノンリードタイプの半導体パッケージの
一例を示し、（ａ）は斜視図、（ｂ）は下面図、（ｃ）
は断面図。
一例を示し、（ａ）は斜視図、（ｂ）は下面図、（ｃ）
は断面図。
５………絶縁樹脂フィルム ６………デバイスホール ７………アウターリードホール ８………銅配線層 ８ａ………ダイパッド部 ８ｂ………接続パッド部 ９………半導体チップ １１………ボンディングワイヤ １２………モールド樹脂封止層
Claims (3)
- 【請求項１】 少なくとも外部接続端子の形成領域に複
数の貫通孔を有する絶縁樹脂フィルムと、該フィルムの
一方の主面に配設され、前記複数の貫通孔をそれぞれ個
別に閉塞する複数の導体パッド部を有する配線層と、前
記絶縁樹脂フィルムの他方の主面に搭載された半導体素
子と、該半導体素子の各電極端子と対応する前記導体パ
ッド部とをそれぞれ接続するボンディングワイヤと、前
記半導体素子およびボンディングワイヤの外側に被覆さ
れた樹脂封止層とを備えたことを特徴とする半導体装
置。 - 【請求項２】 前記絶縁樹脂フィルムがデバイスホール
を有するとともに、前記デバイスホールが配線層により
閉塞されており、かつこのデバイスホール閉塞部上に前
記半導体素子が搭載されていることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】 前記配線層において、前記導体パッド部
の一部が前記デバイスホール閉塞部と一体に連接形成さ
れ、かつ前記半導体素子のグランドの電極端子が前記デ
バイスホール閉塞部に、前記ボンディングワイヤにより
接続されていることを特徴とする請求項２記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15800898A JPH11354673A (ja) | 1998-06-05 | 1998-06-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15800898A JPH11354673A (ja) | 1998-06-05 | 1998-06-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354673A true JPH11354673A (ja) | 1999-12-24 |
Family
ID=15662251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15800898A Pending JPH11354673A (ja) | 1998-06-05 | 1998-06-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354673A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335529B2 (en) | 2002-04-10 | 2008-02-26 | Renesas Technology Corp. | Manufacturing method of a semiconductor device utilizing a flexible adhesive tape |
| JP2010021570A (ja) * | 2002-08-05 | 2010-01-28 | Osram Opto Semiconductors Gmbh | 基板フレーム、基板フレームストリップ及び表面実装可能な発光性の半導体素子 |
| JP2016103502A (ja) * | 2014-11-27 | 2016-06-02 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
| EP1700349B1 (de) * | 2003-12-30 | 2017-11-01 | OSRAM Opto Semiconductors GmbH | Verfahren zum herstellen einer mehrzahl strahlungsemittierender und/oder strahlungsempfangender halbleiterbauelemente |
-
1998
- 1998-06-05 JP JP15800898A patent/JPH11354673A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335529B2 (en) | 2002-04-10 | 2008-02-26 | Renesas Technology Corp. | Manufacturing method of a semiconductor device utilizing a flexible adhesive tape |
| JP2010021570A (ja) * | 2002-08-05 | 2010-01-28 | Osram Opto Semiconductors Gmbh | 基板フレーム、基板フレームストリップ及び表面実装可能な発光性の半導体素子 |
| EP1700349B1 (de) * | 2003-12-30 | 2017-11-01 | OSRAM Opto Semiconductors GmbH | Verfahren zum herstellen einer mehrzahl strahlungsemittierender und/oder strahlungsempfangender halbleiterbauelemente |
| JP2016103502A (ja) * | 2014-11-27 | 2016-06-02 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
| US20160157345A1 (en) * | 2014-11-27 | 2016-06-02 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method of manufacturing the same and electronic component device |
| CN105655319A (zh) * | 2014-11-27 | 2016-06-08 | 新光电气工业株式会社 | 布线衬底及其制造方法、电子组件装置 |
| US9837337B2 (en) | 2014-11-27 | 2017-12-05 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method of manufacturing the same and electronic component device |
| CN105655319B (zh) * | 2014-11-27 | 2019-06-21 | 新光电气工业株式会社 | 布线衬底及其制造方法、电子组件装置 |
| TWI666737B (zh) * | 2014-11-27 | 2019-07-21 | 日商新光電氣工業股份有限公司 | 佈線基板、製造佈線基板之方法及電子組件裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| KR100262180B1 (ko) | 수지밀봉형반도체장치및그의제조방법 | |
| US7535085B2 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| US5543657A (en) | Single layer leadframe design with groundplane capability | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP2002134674A (ja) | 半導体装置およびその製造方法 | |
| KR100621555B1 (ko) | 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법 | |
| JP2000243891A (ja) | 樹脂封止型半導体装置，その製造方法及びリードフレーム | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| EP0436126A2 (en) | Resin-encapsulated semiconductor device | |
| JPH11354673A (ja) | 半導体装置 | |
| JP2691799B2 (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| JPH0661408A (ja) | 表面実装型半導体装置 | |
| US20010001069A1 (en) | Metal stud array packaging | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP3506341B2 (ja) | 半導体装置 | |
| KR19990086280A (ko) | 반도체 패키지 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| KR19980025877A (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| JP2002064174A (ja) | 半導体装置及びその製造方法 | |
| JPH0982840A (ja) | Ｐｂｇａ半導体装置 | |
| JPH0521649A (ja) | 半導体装置 | |
| JPH0595078A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A977 | Report on retrieval |
Effective date: 20070118 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A02 | Decision of refusal |
Effective date: 20070522 Free format text: JAPANESE INTERMEDIATE CODE: A02 |