CN105655319B - 布线衬底及其制造方法、电子组件装置 - Google Patents

布线衬底及其制造方法、电子组件装置 Download PDF

Info

Publication number
CN105655319B
CN105655319B CN201510836888.7A CN201510836888A CN105655319B CN 105655319 B CN105655319 B CN 105655319B CN 201510836888 A CN201510836888 A CN 201510836888A CN 105655319 B CN105655319 B CN 105655319B
Authority
CN
China
Prior art keywords
electrode pads
building brick
electronic building
insulating layer
connecting hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510836888.7A
Other languages
English (en)
Other versions
CN105655319A (zh
Inventor
小林和贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN105655319A publication Critical patent/CN105655319A/zh
Application granted granted Critical
Publication of CN105655319B publication Critical patent/CN105655319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种布线衬底及其制造方法、电子组件装置，该布线衬底包括：电子组件安装垫片；电极垫片，其布置在电子组件安装垫片的外侧；第一绝缘层，其形成在电子组件安装垫片和电极垫片上；开口，其形成在电子组件安装垫片上的第一绝缘层中；连接孔，其形成在电极垫片上的第一绝缘层中；以及多个凹进部，其分别形成在开口中的电子组件安装垫片处以及连接孔中的电极垫片处。

Description

布线衬底及其制造方法、电子组件装置
技术领域
本公开涉及一种布线衬底及其制造方法、以及电子组件装置。
背景技术
现有技术中，已知将诸如半导体芯片之类的电子组件安装在布线衬底上的电子组件装置。在这种电子组件装置的布线衬底的一个示例中，由玻璃环氧树脂制成的衬底形成有通孔，并且所述衬底的两个表面均形成有布线层，该布线层经由通孔中的贯穿电极(through-electrode)彼此连接。
近年来，随着电子组件装置变得更小和更薄，需要一种使布线衬底变薄的技术。
[专利文献1]日本专利申请公布H11-354673A
如在预备技术(稍后将对其进行描述)的各段中描述的那样，对于电子组件装置的布线衬底，利用玻璃环氧树脂的衬底制备布线层。然而，由于使布线衬底的每一层的厚度变薄在技术上受到限制，因此难以应对该变薄的需求。
发明内容
本发明的示例性实施例提供了可使其较薄的布线衬底、制造所述布线衬底的方法以及电子组件装置。
根据本发明第一方面的布线衬底包括：
电子组件安装垫片；
电极垫片，其布置在所述电子组件安装垫片的外侧；
第一绝缘层，其形成在所述电子组件安装垫片和所述电极垫片上；
开口，其形成在所述电子组件安装垫片上的第一绝缘层中；
连接孔，其形成在所述电极垫片上的第一绝缘层中；以及
多个凹进部，其分别形成在所述开口中的电子组件安装垫片处以及所述连接孔中的电极垫片处。
根据本发明第二方面的电子组件装置包括：
电子组件安装垫片；
电极垫片，其布置在所述电子组件安装垫片的外侧；
第一绝缘层，其形成在所述电子组件安装垫片和所述电极垫片上；
开口，其形成在所述电子组件安装垫片上的第一绝缘层中；
连接孔，其形成在所述电极垫片上的第一绝缘层中；
多个凹进部，其分别形成在所述开口中的电子组件安装垫片处以及所述连接孔中的电极垫片处；
电子组件，其安装在所述电子组件安装垫片上；以及
金属线，其使得所述电子组件和所述电极垫片彼此连接。
根据本发明第三方面的制造布线衬底的方法，所述方法包括：
通过穿透处理在树脂薄膜中形成开口和所述开口外侧的连接孔；
将金属箔键合至所述树脂薄膜的一个表面；
对所述金属箔进行图案化，以将电子组件安装垫片布置在包括所述树脂薄膜的开口的区域中，并且将电极垫片布置在包括所述树脂薄膜的连接孔的区域中；以及
分别在所述树脂薄膜的开口中的电子组件安装垫片处以及在所述树脂薄膜的连接孔中的电极垫片处形成凹进部。
根据以下公开，在所述电子组件装置的布线衬底中，所述第一绝缘层形成在所述电子组件安装垫片以及布置在其外侧的电极垫片上。所述第一绝缘层在电子组件安装垫片上具有开口并且在电极垫片上具有连接孔。
另外，各凹进部分别形成在所述第一绝缘层的开口中的电子组件安装垫片处以及所述连接孔中的电极垫片处。
因而，由于可减少所述第一绝缘层的开口中的电子组件安装垫片的厚度并且可增加电子组件安装垫片和电极垫片被第一绝缘层覆盖的部分处的厚度，因此可确保所述布线衬底的预定的刚度。
由于所述电子组件安装在所述电子组件安装垫片上以使其从所述第一绝缘层的上表面突出，因此所述电子组件装置中的布线衬底的实质厚度为所述电子组件安装垫片的厚度。
因而，由于可减小所述电子组件装置中的布线衬底的厚度，因此可使得所述电子组件装置较薄。
附图说明
图1是用于示出涉及预备技术的电子组件装置的截面图。
图2是示出制造根据第一示例性实施例的布线衬底的方法的截面图。
图3是示出制造根据第一示例性实施例的布线衬底的方法的截面图和简化平面图。
图4是示出制造根据第一示例性实施例的布线衬底的方法的截面图和简化平面图。
图5是示出制造根据第一示例性实施例的布线衬底的方法的截面图。
图6是示出制造根据第一示例性实施例的布线衬底的方法的截面图和简化仰视图。
图7是示出制造根据第一示例性实施例的布线衬底的方法的截面图和简化仰视图。
图8是示出制造根据第一示例性实施例的布线衬底的方法的截面图。
图9是示出根据第一示例性实施例的布线衬底的截面图。
图10是图9的布线衬底分别从上方来看和从下方来看的简化平面图和简化仰视图。
图11是示出利用图9的布线衬底制造电子组件装置的方法的截面图。
图12是示出利用图9的布线衬底制造电子组件装置的方法的截面图。
图13是示出第一示例性实施例的电子组件装置的截面图。
图14是示出第一示例性实施例的第一修改实施例的电子组件装置的截面图。
图15是示出第一示例性实施例的第二修改实施例的电子组件装置的截面图。
图16是示出第一示例性实施例的第三修改实施例的电子组件装置的截面图。
图17A和图17B是示出制造根据第二示例性实施例的布线衬底的方法的截面图。
图18是示出第二示例性实施例的布线衬底的截面图。
图19是示出第二示例性实施例的修改实施例的布线衬底的截面图。
图20是示出第二示例性实施例的电子组件装置的截面图。
图21是示出第三示例性实施例的布线衬底的截面图。
图22是示出第三示例性实施例的电子组件装置的截面图。
图23是示出第三示例性实施例的修改实施例的电子组件装置的截面图。
图24是示出根据修改实施例的布线衬底的截面图。
图25是示出修改实施例的电子组件的截面图。
具体实施方式
下面将参照附图对各示例性实施例进行描述。
在描述示例性实施例之前，首先描述作为本公开的基础的预备技术。图1是示出涉及所述预备技术的电子组件装置的截面图。
如图1所示，根据电子组件装置的布线衬底100，由玻璃环氧树脂制成的衬底200形成有多个通孔TH。
衬底200的两个表面分别形成有经由各通孔TH中的贯穿导体TC彼此连接的布线层300。布线层300具有自下顺序形成的铜箔320和镀铜层340。镀铜层340连接至贯穿导体TC。
电子组件安装垫片P形成在衬底200的上表面的中间部分上。电子组件安装垫片P具有与布线层300相同的各层，即，具有铜箔320和镀铜层340。
在电子组件安装垫片P上安装有电子组件400，电子组件400的连接电极420面朝上。
电子组件400的连接电极420通过金属线500电连接至布线衬底100的上表面的布线层300。另外，电子组件400和金属线500由封装树脂600进行密封。
这里，布线衬底100的各元件的典型厚度如下：衬底200的厚度：50μm；两侧的铜箔320的厚度：36μm(18μm+18μm)；两侧的镀铜层340的厚度：20μm(10μm+10μm)。因此，所述布线衬底100的典型总厚度为106μm。
近年来，随着电子组件装置变得更小和更薄，需要一种使布线衬底100变薄的技术。然而，根据图1所示的预备技术的电子组件装置的布线衬底100，由于使衬底200、铜箔320和镀铜层340的厚度变薄在技术上受到限制，因此难以应对该变薄的需求。
稍后描述的示例性实施例可解决上述问题。
(第一示例性实施例)
图2至图14示出了第一示例性实施例的布线衬底和电子组件装置。在下文中，在描述制造布线衬底和电子组件装置的方法的同时，对布线衬底和电子组件装置的结构进行描述。
根据制造第一示例性实施例的布线衬底的方法，如图2所示，首先制备厚度为约25μm至50μm的聚酰亚胺薄膜10。
聚酰亚胺薄膜10的下表面设置有由热固性环氧树脂等制成的粘合剂(未示出)。聚酰亚胺薄膜10为第一绝缘层的优选示例。除了聚酰亚胺薄膜10之外，也可采用诸如聚酯、LCP(液晶聚合物)之类的各种树脂薄膜。
然后，如图3所示，对聚酰亚胺薄膜10进行穿透处理，更具体地，通过模具冲压机(未示出)在厚度方向上对聚酰亚胺薄膜10进行冲孔。因而，在一个产品区域的中间部分形成开口10a，并在彼此相对的外部区域形成连接孔H，开口10a介于所述连接孔H之间。
图3的简化平面图是图3的截面图从上所见的示意图。另外，沿图3的简化平面图的线I-I截取的截面对应于图3的截面图。这同样适用于以下描述。
在图3中，示出了聚酰亚胺薄膜10的与一个产品区域对应的区域。实际上，对多个产品区域进行排列和限定。
如图4的截面图和简化平面图所示，将铜箔20键合至聚酰亚胺薄膜10的一个表面(下表面)。
例如，铜箔20的厚度为18μm至35μm。通过在约150℃下对铜箔和聚酰亚胺薄膜10进行加热和施压，使聚酰亚胺薄膜10的下表面上的粘合剂(未示出)软化，从而使得铜箔20键合至聚酰亚胺薄膜10。此后，通过在约150℃下执行热处理约一小时来使粘合剂固化。
铜箔20是金属箔的一个示例，也可使用另一种金属的金属箔。可替代地，可使用薄的金属板。
然后，如图5所示，利用光刻在铜箔20的下表面上形成阻挡层(resist layer)12，其具有用于对铜箔20进行图案化的开口12a。另外，将保护薄膜14键合至聚酰亚胺薄膜10的上表面。
然后，将阻挡层12作为掩模使用，以利用湿法刻蚀通过开口12a去除铜箔20。然后，去除阻挡层12和保护薄膜14。
因而，如图6的截面图和简化仰视图所示，对铜箔20进行图案化，使得在一个产品区域的中间部分形成电子组件安装垫片P，并在彼此相对的外部区域形成一对电极垫片E，电子组件安装垫片P介于所述电极垫片E之间。
图6的简化仰视图是图6的截面图从上所见的示意图。另外，沿图6的简化仰视图的线I-I截取的截面对应于图6的截面图。
如图6的简化仰视图所示，对铜箔20进行图案化，使得公共电镀馈线L连接至多个电极垫片E。连接至图6的电极垫片E的电镀馈线L与其他周围的产品区域中的电极垫片E连接，从而可向所有电极垫片E同时馈送用于电镀的电力。
电子组件安装垫片P不与电镀馈线L连接，并处于悬空状态。
如图7的截面图和简化仰视图所示，在电子组件安装垫片P和电极垫片E的下表面设置有光敏性阻焊材料(未示出)并在光刻的基础上执行曝光和显影，从而形成阻焊层30。可使用丙烯酸树脂、环氧类树脂、聚酯类树脂等作为所述阻焊材料。
阻焊层30为第二绝缘层的优选示例。除了阻焊层30之外，还可使用各种绝缘树脂层。
沿图7的简化仰视图的线I-I截取的截面对应于图7的截面图。将阻焊层30形成为具有在每个电极垫片E的下表面上的开口30a。阻焊层30的厚度为10μm至30μm。在图7的简化仰视图中，以透视的方式示出了阻焊层30。
可通过施加液体阻焊材料或键合薄膜状阻焊材料来形成阻焊层30。
然后，如图8所示，利用湿刻蚀剂，通过聚酰亚胺薄膜10的开口10a和连接孔H以及阻焊层30的开口30a对电子组件安装垫片P和电极垫片E进行刻蚀。
使用氯化铜水溶液、氯化铁水溶液、硫酸/过氧化氢水溶液、碱基刻蚀剂等作为电子组件安装垫片P和电极垫片E(铜箔20)的湿刻蚀剂。
因而，通过聚酰亚胺薄膜10的开口10a对电子组件安装垫片P的上表面进行刻蚀，使得形成第一凹进部C1。另外，通过聚酰亚胺薄膜10的连接孔H对各电极垫片E的上表面进行刻蚀，使得形成第二凹进部C2。
此外，通过阻焊层30的开口30a对各电极垫片E的下表面进行刻蚀，使得形成第三凹进部C3。
在电极垫片E的上表面和下表面上形成电极垫片E的第二凹进部C2和第三凹进部C3以使其彼此面对。
利用湿法刻蚀对电子组件安装垫片P和电极垫片E各向同性地进行刻蚀。为此，如图8所示，第一凹进部C1、第二凹进部C2和第三凹进部C3具有底切形状，该底切形状具有在从聚酰亚胺薄膜10的开口10a和连接孔H的各内壁朝向内侧进行侧向刻蚀时形成的侵入部A。
例如，将第一凹进部C1、第二凹进部C2和第三凹进部C3的深度设为5μm至10μm。在一个优选示例中，调整铜箔20的厚度及第一凹进部C1、第二凹进部C2和第三凹进部C3的深度，使得电子组件安装垫片P和电极垫片E的最终厚度处于8μm至15μm的范围内。
由于电极垫片E形成有自上表面和下表面的第二凹进部C2和第三凹进部C3，因此电极垫片E的连接部分比电子组件安装垫片P薄出第三凹进部C3的深度。
当在图4的处理中将铜箔20键合至聚酰亚胺薄膜10时，如果铜箔20非常薄，则铜箔20中有可能出现褶皱。当铜箔20中出现褶皱时，难以可靠地形成电子组件安装垫片P和电极垫片E。
为此，将厚度为约18μm或以上的相对较厚的铜箔20键合至聚酰亚胺薄膜10，将铜箔20处理为电子组件安装垫片P以及各电极垫片E，然后使电子组件安装垫片P和各电极垫片E变薄。
通过这种方式，可使电子组件安装垫片P和电极垫片E从铜箔20可靠地形成为优选图案。此外，由于电子组件安装垫片P形成为较薄，因此可使所述布线衬底变薄。
然后，如图9所示，通过将图6的电镀馈线L用作电镀馈送路径来执行电解电镀，从而将金属电镀在连接至电镀馈线L的电极垫片E上。
因而，作为接触层的镍(Ni)/金(Au)电镀层22形成在位于聚酰亚胺薄膜10的各连接孔H中的电极垫片E的上表面的第二凹进部C2上。
同时，作为接触层的镍(Ni)/金(Au)电镀层22还形成在位于阻焊层30的各开口30a中的电极垫片E的下表面的第三凹进部C3上。
利用镍层和其上的金层形成镍(Ni)/金(Au)电镀层22。例如，镍层的厚度为1.0μm至10μm，金层的厚度为0.1μm至1.0μm。
另外，可形成诸如镍(Ni)层/钯(Pd)层/金(Au)层的另一电镀层作为接触层。
由于电子组件安装垫片P未连接至电镀馈线L，因此电子组件安装垫片P未形成有电镀层。
因而，如图9所示，得到了第一示例性实施例的布线衬底1。如下所述，布线衬底1安装有电子组件，然后对其进行切割以获得各产品区域。可替代地，可在其上安装电子组件之前对布线衬底1进行切割。
图10是分别从上所见和从下所见的图9的布线衬底1的简化平面图和简化仰视图。透视性地示出了图10的各元件。
如图9以及图10的简化平面图所示，第一示例性实施例的布线衬底1具有电子组件安装垫片P和布置在外部区域彼此相对的一对电极垫片E，所述电子组件安装垫片介于该一对电极垫片之间。电子组件安装垫片P和电极垫片E由同一层形成，并且通过对铜箔20进行图案化而形成。
另外，在电子组件安装垫片P和电极垫片E上，形成这样的聚酰亚胺薄膜10：其中，开口10a布置在电子组件安装垫片P的主要部分之上，并且连接孔H布置在各电极垫片E的连接部分之上。聚酰亚胺薄膜10是第一绝缘层的一个示例。
利用布置在其上的聚酰亚胺薄膜10对电子组件安装垫片P和电极垫片E进行支撑和集成。
另外，如图9以及图10的简化仰视图所示，阻焊层30形成在电子组件安装垫片P和电极垫片E之下，在阻焊层30中开口30a布置在各电极垫片E的连接部分上。阻焊层30形成为填充电子组件安装垫片P与各电极垫片E之间的间隙。
与聚酰亚胺薄膜10类似，阻焊层30还具有支撑电子组件安装垫片P和各电极垫片E的功能。阻焊层30是第二绝缘层的一个示例。
另外，在位于聚酰亚胺薄膜10的开口10a中的电子组件安装垫片P处形成第一凹进部C1，从而使电子组件安装垫片P较薄。
另外，在位于聚酰亚胺薄膜10的各连接孔H中的电极垫片E的上表面上形成第二凹进部C2。此外，在位于阻焊层30的各开口30a中的电极垫片E的下表面上形成第三凹进部C3。
如上所述，第一凹进部C1、第二凹进部C2和第三凹进部C3分别形成为具有侵入部A的底切形状。
如图9所示，电子组件安装垫片P和各电极垫片E的周边部分覆盖有聚酰亚胺薄膜10，从而没有凹进部形成。因此，所述各周边部分具有与铜箔20的厚度相同的厚度。
通过这种方式，即使在使电子组件安装垫片P和各电极垫片E各自的中间部分较薄时，也确保了电子组件安装垫片P和各电极垫片E各自的周边部分的较厚的厚度。
因而，可使电子组件安装垫片P变薄，并确保布线衬底1的预定的刚度。
当构造电子组件装置时，将电子组件安装在电子组件安装垫片P上，使其从聚酰亚胺薄膜10的上表面突出。为此，所述电子组件装置中的布线衬底1的实质厚度为电子组件安装垫片P和阻焊层30的总厚度。
例如，当使用厚度为18μm的铜箔20并将第一凹进部C1的深度设为5μm时，电子组件安装垫片P的厚度为13μm，阻焊层30的厚度为10μm，并且布线衬底1的实质厚度为23μm。
通过这种方式，与根据预备技术的布线衬底100的厚度(106μm)相比，可使示例性实施例的布线衬底1大大变薄。
随后，对在第一示例性实施例的布线衬底1(图9)上安装电子组件以制造电子组件装置的方法进行描述。
如图11所示，准备在其表面上具有连接电极42的电子组件40。利用芯片键合(diebonding)材料44将电子组件40的背部安装和固定在布线衬底1的电子组件安装垫片P上，同时连接电极42面朝上。例如，可以使用树脂类粘合剂(例如，环氧类)作为芯片键合材料44。
如上所述，由于镍/金电镀层未形成在电子组件安装垫片P上，因此可利用芯片键合材料44将电子组件40牢固地键合在电子组件安装垫片P上。其原因为，当使用树脂类粘合剂(例如，环氧类)作为芯片键合材料44时，芯片键合材料44与金层具有弱粘合性，与由铜箔20构成的电子组件安装垫片P具有强粘合性。
作为电子组件40的一个具体示例，使用半导体芯片、MEMS(微机电系统)元件等。可替代地，可组合使用诸如电容器元件和电阻元件的无源元件。
然后，如图12所示，利用引线键合方法，通过金属线46对电子组件40的连接电极42和布线衬底1的电极垫片E进行电连接。可使用金(Au)线、铜(Cu)线、银(Ag)线等作为金属线46。
如上所述，在本示例性实施例中，即使通过在电子组件安装垫片P和各电极垫片E处形成第一凹进部C1、第二凹进部C2和第三凹进部C3来使布线衬底1变薄，布线衬底1仍具有预定的刚度。为此，当通过引线键合方法将金属线46连接至布线衬底1的各电极垫片E时，能够可靠地执行连接操作。
随后，如图13所示，利用将树脂注入模具中的转移模具方法来形成用于密封布线衬底1、电子组件40和金属线46的封装树脂50。
如图8的处理所述，第一凹进部C1、第二凹进部C2和第三凹进部C3形成为具有底切形状，并设置有从聚酰亚胺薄膜10的开口10a和连接孔H的各内壁朝向内侧的侵入部A。
各侵入部A填充有封装树脂50，使得在布线衬底1处形成具有良好粘合性的封装树脂50。
然后，沿切割线对布线衬底1进行切割以获得各产品区域。因而，如图13所示，获得了第一示例性实施例的电子组件装置2。
在第一示例性实施例的电子组件装置2中，如在图9的布线衬底1中描述的那样，从其上安装有电子组件40的电子组件安装垫片P的安装表面到阻焊层30的下表面的范围是布线衬底1的实质厚度。
由于第一凹进部C1致使电子组件安装垫片P的安装表面变薄，因此可减少电子组件装置2的整体厚度。另外，由于缩小了电子组件40的尺寸，因此可使所述电子组件装置变薄、变小和变轻。
在第一示例性实施例的电子组件装置2中，布线衬底1的电极垫片E的下表面的第三凹进部C3设置有诸如焊料球的外部连接端子，并连接至诸如母板的安装基板上。
图14示出了根据第一示例性实施例的第一修改实施例的电子组件装置2a。在图14的第一修改实施例中，布线衬底1的电极垫片E的上表面的第二凹进部C2及其下表面的第三凹进部C3布置为彼此偏离，使其位于彼此不重叠的区域中，并且第三凹进部C3未布置在对应于第二凹进部C2的部分(第二凹进部C2的位置和第三凹进部C3的位置在水平方向上彼此不重叠)。
在图14的示例中，布线衬底1的电极垫片E的第三凹进部C3布置为朝向内部区域偏离于第二凹进部C2。然而，与此相反，第三凹进部C3可布置为朝向外部区域偏离于第二凹进部C2。
因而，与图9所示的电子组件装置2的布线衬底1不同，由于形成有第二凹进部C2的电极垫片E的下表面被阻焊层30覆盖，因此第二凹进部C2下方没有空隙。
因此，当将金属线46键合至布线衬底1的电极垫片E的第二凹进部C2时，即使第二凹进部C2形成得较深，电极垫片E也不会弯曲。为此，能够可靠且稳定地执行引线键合。由于图14的其他元件与图13相同，因此用相同的附图标记来指示，并省略了其描述。
图15示出了根据第一示例性实施例的第二修改实施例的电子组件装置2b。与图15的第二修改实施例类似，可从图13所示的电子组件装置2的布线衬底1中去除阻焊层30。图15的其他元件与图13相同。
图16示出了根据第一示例性实施例的第三修改实施例的电子组件装置2c。与图16的第三修改实施例类似，可省略阻焊层30，可以不在电极垫片E的下表面上形成第三凹进部C3，并且电极垫片E的整个下表面可为平坦的。
为了制造图16所示的第三修改实施例的电子组件装置2c，在整个下表面上键合保护薄膜，来替代图7的处理中的对电子组件安装垫片P和电极垫片E下方的阻焊层30进行的图案化。
因而，在图8的处理中的在电子组件安装垫片P和电极垫片E上形成第一凹进部C1和第二凹进部C2的处理期间，不在电极垫片E的下表面上形成第三凹进部C3。
此外，优选在电子组件安装垫片P和电极垫片E的整个下表面上键合有保护薄膜的状态下形成镍/金电镀层。然后，去除所述保护薄膜。图16的其他元件与图13相同。
(第二示例性实施例)
图17至图20示出了第二示例性实施例的布线衬底和电子组件装置。
在第一示例性实施例的布线衬底1(图9)中，当连接孔H的纵横比增加时，引线键合设备的毛细管不触及连接孔H底部的电极垫片E，使得难以执行引线键合。第二示例性实施例可解决这一问题。
如图17A所示，制备与图8所示的第一示例性实施例基本相同的结构。图17A与图8的不同之处在于，聚酰亚胺薄膜10的连接孔H的纵横比更大。
在图17A的示例中，加厚聚酰亚胺薄膜10并且减少连接孔H的直径，使得连接孔H的纵横比增加。
然后，如图17B所示，将保护薄膜14键合至阻焊层30的下表面。然后，与第一示例性实施例的图9的处理类似，利用电镀馈线L作为电镀馈送路径来执行电解电镀，从而在连接孔H中的电极垫片E上形成镀铜层24。
因而，聚酰亚胺薄膜10的连接孔H填充有镀铜层24。优选地，连接孔H完全被镀铜层24填充，使得镀铜层24的上表面与聚酰亚胺薄膜10的上表面齐平。
随后，如图18所示，在去除保护薄膜14之后，利用同样的电解电镀在镀铜层24上以及电极垫片E的下表面上形成镍/金电镀层22。因而，获得了第二示例性实施例的布线衬底1a。
可替代地，与修改实施例的布线衬底1b(图19)类似，当在位于聚酰亚胺薄膜10的连接孔H中的电极垫片E上形成镀铜层24时，镀铜层24可形成至连接孔H的深度的一部分。然后，利用同样的方法在镀铜层24上以及电极垫片E的下表面上形成镍/金电镀层22。
然后，如图20所示，与第一示例性实施例的图11至图13的各处理类似，在图18所示的布线衬底1a的电子组件安装垫片P上安装电子组件40。另外，通过金属线46对电子组件40的连接电极42和布线衬底1的各电极垫片E进行连接。
然后，形成用于对布线衬底1a、电子组件40及金属线46进行密封的封装树脂50。因而，获得了第二示例性实施例的电子组件装置2d。
在第二示例性实施例的布线衬底1a中，利用镀铜层24，将作为金属线46的键合表面的镍/金电镀层22从电极垫片E抬升至聚酰亚胺薄膜10的上表面。
因而，由于无论连接孔H的纵横比如何，引线键合设备的毛细管的末梢可以容易地到达镍/金电镀层22，因此可改善引线键合特性。
另外，在修改实施例的布线衬底1b(图19)中，由于极大地减小了连接孔H的纵横比，因此可改善引线键合特性。
(第三示例性实施例)
图21至图23示出了第三示例性实施例的布线衬底和电子组件装置。
第三示例性实施例的布线衬底是电子组件以倒装芯片方式连接的布线衬底。
如图21所示，在第三示例性实施例的布线衬底1c中，第一示例性实施例的布线衬底1(图9)的电子组件安装垫片P形成为布线部分W，并且一对电极垫片E布置在布线部分W的外侧。
聚酰亚胺薄膜10的各第一连接孔H1布置在布线部分W上，并且聚酰亚胺薄膜10的各第二连接孔H2布置在各电极垫片E上。
另外，在位于聚酰亚胺薄膜10的各第一连接孔H1中的布线部分W处形成第四凹进部C4。另外，镍/金电镀层22形成在布线部分W的各第四凹进部C4上。
图21所示的布线衬底1c的其他元件与第一示例性实施例的布线衬底1(图9)相同。
为了制造第三示例性实施例的布线衬底1c，在第一示例性实施例的图3的处理中，聚酰亚胺薄膜10(第一绝缘层)首先形成有第一连接孔H1和第二连接孔H2。
然后，在图5和图6的处理中，对铜箔20进行图案化，以将布线部分W布置在包括各第一连接孔H1的区域中，并将各电极垫片E布置在包括各第二连接孔H2的区域中。另外，与第一示例性实施例类似，布线部分W和电极垫片E的下表面形成有阻焊层30(第二绝缘层)，该阻焊层30具有在各电极垫片E上的开口30a。
利用同样的方法，在位于聚酰亚胺薄膜10的各第一连接孔H1中的布线部分W处形成第四凹进部C4，并在位于各第二连接孔H2中的电极垫片E的上表面上形成第二凹进部C2。同时，在位于阻焊层30的各开口30a中的电极垫片E的下表面上形成第三凹进部C3。
然后，在布线部分W的第四凹进部C4以及各电极垫片E两个表面的第二凹进部C2和第三凹进部C3上形成镍/金电镀层22。在第三示例性实施例中，电镀馈线也连接至布线部分W，从而同时执行针对布线部分W的第四凹进部C4的金属电镀。
另外，在第三示例性实施例的布线衬底1c中，可采取与第一示例性实施例相同的修改实施例。
另外，如图22所示，制备其下表面上具有连接电极62的半导体芯片60作为电子组件。半导体芯片60的各连接电极62经由焊料64以倒装芯片的方式连接至布线衬底1c的各第一连接孔H1中的各布线部分W的第四凹进部C4中的一个以及各第二连接孔H2中的各电极垫片E的第二凹进部C2中的一个。
另外，制备电容器元件70，其在水平方向上的两个端面之上具有连接电极72。电容器元件70的两个端面上的连接电极72经由焊料64连接至布线衬底1c的各第一连接孔H1中的各布线部分W的第四凹进部C4中的另一个以及各第二连接孔H2中的各电极垫片E的第二凹进部C2中的另一个。
通过这种方法，半导体芯片60经由布线衬底1c的布线部分W电连接至电容器元件70。除了电容器元件70之外，也可连接诸如电阻元件的其他无源组件。
在布线衬底1c的上表面上，利用封装树脂50对半导体芯片60和电容器元件70进行密封。
因而，如图22所示，构造了第三示例性实施例的电子组件装置2e。
与图23所示的修改实施例的电子组件装置2f类似，可利用底部填充树脂52而不是封装树脂50对半导体芯片60与布线衬底1c之间的间隙进行密封。
在第三示例性实施例的电子组件装置2e和2f中，在聚酰亚胺薄膜10的各第一连接孔H1中的布线部分W处形成第四凹进部C4，并在各第二连接孔H2中的电极垫片E处形成第二凹进部C2，从而使每个连接部的厚度较薄。
半导体芯片60以倒装芯片的方式连接至每个使布线部分W和电极垫片E较薄的连接部。
因而，利用铜箔20制造的薄布线衬底1c的第一连接孔H1和第二连接孔H2中的各连接部的高度位置可进一步降低，其降低量为第二凹进部C2和第四凹进部C4的深度。为此，由于可降低所安装的半导体芯片60的高度位置，因此可减少所述电子组件装置的整体厚度。
在以上实施例中，电子组件安装垫片P未形成有电镀层；然而，本发明不限于这些实施例。更具体地，如图24和图25所示，电子组件安装垫片P可以形成有电镀层22。在这种情况下，将铜箔20图案化以使得在图5和图6所示的处理中将公共电镀馈线L与多个电极垫片E和电子组件安装垫片P相连接，并且随后，在图9所示的处理中通过将电镀馈线L用作电镀馈送路径来执行电镀，从而将金属电镀在与电镀馈线L相连接的各电极垫片E和电子组件安装垫片P上。例如，当使用焊料作为用于将电子组件40安装在电子组件安装垫片P上的芯片键合材料44时，通过在电子组件安装垫片P上设置电镀层22，可以提高芯片键合材料44的键合强度。

Claims (15)

1.一种布线衬底，包括：
电子组件安装垫片；
电极垫片，其布置在所述电子组件安装垫片的外侧；
第一绝缘层，其形成在所述电子组件安装垫片和所述电极垫片上；
开口，其形成在所述电子组件安装垫片上的第一绝缘层中；
连接孔，其形成在所述电极垫片上的第一绝缘层中；以及
多个凹进部，其分别形成在所述开口中的电子组件安装垫片处以及所述连接孔中的电极垫片处，
其中，所述多个凹进部的每一个设置有侵入部，其从所述第一绝缘层的开口或连接孔的内壁朝向内侧侵入。
2.根据权利要求1所述的布线衬底，还包括：
第二绝缘层，其形成在所述电子组件安装垫片和所述电极垫片的下方；以及
开口，其形成在所述电极垫片下方的第二绝缘层中，
其中在所述第二绝缘层的开口中的电极垫片处形成凹进部。
3.根据权利要求1所述的布线衬底，其中所述电子组件安装垫片和所述电极垫片由金属箔形成。
4.根据权利要求1所述的布线衬底，其中所述第一绝缘层为树脂薄膜。
5.根据权利要求1所述的布线衬底，其中在所述连接孔中的电极垫片上形成金属电镀层。
6.根据权利要求2所述的布线衬底，其中形成在所述第一绝缘层的连接孔中的电极垫片处的凹进部与形成在所述第二绝缘层的开口中的电极垫片处的凹进部布置为彼此偏离，使得它们位于彼此不重叠的区域中。
7.一种布线衬底，包括：
电极垫片；
第一绝缘层，其形成在所述电极垫片上；
连接孔，其形成在所述电极垫片上的第一绝缘层中；以及
凹进部，其形成在所述连接孔中的电极垫片处，
其中，所述凹进部设置有侵入部，其从所述第一绝缘层的连接孔的内壁朝向内侧侵入，并且
其中，所述布线衬底还包括：
第二绝缘层，其形成在所述电极垫片的下方；
开口，其形成在所述电极垫片下方的第二绝缘层中；以及
第二凹进部，其形成在所述第二绝缘层的开口中的电极垫片处。
8.根据权利要求7所述的布线衬底，其中所述第一绝缘层为树脂薄膜。
9.根据权利要求7所述的布线衬底，其中在所述连接孔中的电极垫片上形成金属电镀层。
10.一种电子组件装置，包括：
电子组件安装垫片；
电极垫片，其布置在所述电子组件安装垫片的外侧；
第一绝缘层，其形成在所述电子组件安装垫片和所述电极垫片上；
开口，其形成在所述电子组件安装垫片上的第一绝缘层中；
连接孔，其形成在所述电极垫片上的第一绝缘层中；
多个凹进部，其分别形成在所述开口中的电子组件安装垫片处以及所述连接孔中的电极垫片处；
电子组件，其安装在所述电子组件安装垫片上；以及
金属线，其使得所述电子组件和所述电极垫片彼此连接，
其中，所述多个凹进部的每一个设置有侵入部，其从所述第一绝缘层的开口或连接孔的内壁朝向内侧侵入。
11.一种电子组件装置，包括：
电极垫片；
第一绝缘层，其形成在所述电极垫片上；
连接孔，其形成在所述电极垫片上的第一绝缘层中；
凹进部，其形成在所述连接孔中的电极垫片处；以及
电子组件，其以倒装芯片的方式连接至所述连接孔中的电极垫片的凹进部，
其中，所述凹进部设置有侵入部，其从所述第一绝缘层的连接孔的内壁朝向内侧侵入，并且
其中，所述电子组件装置还包括：
第二绝缘层，其形成在所述电极垫片的下方；
开口，其形成在所述电极垫片下方的第二绝缘层中；以及
第二凹进部，其形成在所述第二绝缘层的开口中的电极垫片处。
12.一种制造布线衬底的方法，所述方法包括：
通过穿透处理在树脂薄膜中形成开口和所述开口外侧的连接孔；
将金属箔键合至所述树脂薄膜的一个表面；
对所述金属箔进行图案化，以将电子组件安装垫片布置在包括所述树脂薄膜的开口的区域中，并且将电极垫片布置在包括所述树脂薄膜的连接孔的区域中；以及
分别在所述树脂薄膜的开口中的电子组件安装垫片处以及在所述树脂薄膜的连接孔中的电极垫片处形成凹进部，
其中，所述方法还包括：
在使用树脂薄膜作为掩模的同时，通过湿蚀刻树脂薄膜的开口中的电极组件安装垫片和树脂薄膜的连接孔中的电极垫片，来形成均具有侵入部的多个凹进部，所述侵入部从所述树脂薄膜的开口或连接孔的内壁朝向内侧侵入。
13.根据权利要求12所述的方法，还包括：
在对所述金属箔进行图案化之后，在所述电子组件安装垫片和所述电极垫片的与键合有所述树脂薄膜的表面相对的表面上形成第二绝缘层，所述第二绝缘层在所述电极垫片上具有开口，
其中在所述形成凹进部时，同时在所述第二绝缘层的开口中的电极垫片处形成凹进部。
14.一种制造布线衬底的方法，所述方法包括：
通过穿透处理在树脂薄膜中形成连接孔；
将金属箔键合至所述树脂薄膜的一个表面；
对所述金属箔进行图案化，以将电极垫片布置在包括所述树脂薄膜的连接孔的区域中；以及
在所述树脂薄膜的连接孔中的电极垫片处形成凹进部，
所述方法还包括：
在使用树脂薄膜作为掩模的同时，通过湿蚀刻树脂薄膜的连接孔中的电极垫片，来形成具有侵入部的凹进部，所述侵入部从所述树脂薄膜的连接孔的内壁朝向内侧侵入。
15.根据权利要求14所述的方法，还包括：
在对所述金属箔进行图案化之后，在所述电极垫片的与键合有所述树脂薄膜的表面相对的表面上形成第二绝缘层，所述第二绝缘层在所述电极垫片上具有开口，
其中在所述形成凹进部时，同时在所述第二绝缘层的开口中的电极垫片处形成凹进部。
CN201510836888.7A 2014-11-27 2015-11-26 布线衬底及其制造方法、电子组件装置 Active CN105655319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-239557 2014-11-27
JP2014239557A JP6453625B2 (ja) 2014-11-27 2014-11-27 配線基板及びその製造方法と電子部品装置

Publications (2)

Publication Number Publication Date
CN105655319A CN105655319A (zh) 2016-06-08
CN105655319B true CN105655319B (zh) 2019-06-21

Family

ID=56080094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510836888.7A Active CN105655319B (zh) 2014-11-27 2015-11-26 布线衬底及其制造方法、电子组件装置

Country Status (4)

Country Link
US (1) US9837337B2 (zh)
JP (1) JP6453625B2 (zh)
CN (1) CN105655319B (zh)
TW (1) TWI666737B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6743728B2 (ja) * 2017-03-02 2020-08-19 三菱電機株式会社 半導体パワーモジュール及び電力変換装置
JP6856444B2 (ja) * 2017-05-12 2021-04-07 新光電気工業株式会社 配線基板、配線基板の製造方法
JP7248038B2 (ja) * 2018-12-06 2023-03-29 株式会社村田製作所 モジュールおよびその製造方法
CN109926566A (zh) * 2019-04-03 2019-06-25 上海迈铸半导体科技有限公司 一种结合微电子机械和铸造的金属沉积方法
US20200395272A1 (en) 2019-06-11 2020-12-17 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11647584B2 (en) * 2020-11-13 2023-05-09 Shinko Electric Industries Co., Ltd. Circuit board, and electronic device
CN115116978A (zh) 2021-03-22 2022-09-27 株式会社东芝 半导体装置
US11942448B2 (en) * 2021-07-16 2024-03-26 Texas Instruments Incorporated Integrated circuit die pad cavity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354673A (ja) * 1998-06-05 1999-12-24 Toshiba Microelectronics Corp 半導体装置
CN101615583A (zh) * 2008-06-25 2009-12-30 南茂科技股份有限公司 芯片堆栈结构及其形成方法
US8106492B2 (en) * 2009-04-10 2012-01-31 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
DE10116510A1 (de) * 2000-11-27 2002-05-29 Orient Semiconductor Elect Ltd Ultradünnfilm-Kapselung
JP2007027924A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 圧電デバイスおよびリードフレーム
JP2007059767A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP2009277987A (ja) * 2008-05-16 2009-11-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2011077200A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 半導体装置およびその製造方法
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354673A (ja) * 1998-06-05 1999-12-24 Toshiba Microelectronics Corp 半導体装置
CN101615583A (zh) * 2008-06-25 2009-12-30 南茂科技股份有限公司 芯片堆栈结构及其形成方法
US8106492B2 (en) * 2009-04-10 2012-01-31 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
US9837337B2 (en) 2017-12-05
JP6453625B2 (ja) 2019-01-16
US20160157345A1 (en) 2016-06-02
TW201631715A (zh) 2016-09-01
CN105655319A (zh) 2016-06-08
JP2016103502A (ja) 2016-06-02
TWI666737B (zh) 2019-07-21

Similar Documents

Publication Publication Date Title
CN105655319B (zh) 布线衬底及其制造方法、电子组件装置
US9595453B2 (en) Chip package method and package assembly
US9437459B2 (en) Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP6606331B2 (ja) 電子装置
US8390105B2 (en) Lead frame substrate, manufacturing method thereof, and semiconductor apparatus
JP5139347B2 (ja) 電子部品装置及びその製造方法
US9698094B2 (en) Wiring board and electronic component device
KR20060051448A (ko) 관통 전극을 구비한 기판의 제조 방법
US7678612B2 (en) Method of manufacturing semiconductor device
TW201011872A (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
JP2017017300A (ja) チップパッケージ
JP2018037504A5 (zh)
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
JP2008084959A (ja) 半導体装置及びその製造方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
CN107833871B (zh) 引线框架和电子部件装置
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
CN104349601A (zh) 布线基板的制造方法
KR20150116605A (ko) 전자 소자 모듈 및 그 제조 방법
TWI420996B (zh) 印刷電路板及其製造方法
CN106449584A (zh) Ic载板、具有该ic载板的封装结构及其制作方法
JP6557573B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant