JP2011077200A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011077200A
JP2011077200A JP2009225591A JP2009225591A JP2011077200A JP 2011077200 A JP2011077200 A JP 2011077200A JP 2009225591 A JP2009225591 A JP 2009225591A JP 2009225591 A JP2009225591 A JP 2009225591A JP 2011077200 A JP2011077200 A JP 2011077200A
Authority
JP
Japan
Prior art keywords
circuit board
land
semiconductor device
electrically connected
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009225591A
Other languages
English (en)
Inventor
Kenichi Imazu
健一 今津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009225591A priority Critical patent/JP2011077200A/ja
Publication of JP2011077200A publication Critical patent/JP2011077200A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】配線パターン層と半導体チップのパッド電極との接続信頼性を向上することができる半導体装置とその製造方法を提供することを目的とする。
【解決手段】半導体装置３００は、絶縁基板９と絶縁基板９の下面に形成された配線パターン層７とを有する回路基板１と、絶縁基板９を貫通して少なくとも１つ形成され内壁面に配線パターン層７と電気的に接続された内壁導体２ｂを有する接続孔２と、回路基板１の上面の接続孔２の開口部２ａの周囲に形成され内壁導体２ｂと電気的に接続されたランド２３と、ランド２３の上面から接続孔２の開口部２ａを覆うように形成されランド２３と電気的に接続されたバンプ２４と、回路基板１の上面に搭載されパッド電極４ａを有する半導体チップ４と、一端および他端がそれぞれバンプ２４およびパッド電極４ａにボンディングされたワイヤー５とを備える。
【選択図】図５

Description

本発明は半導体用回路基板のランドと半導体素子の電極とを電気的に接続することを特徴とした半導体装置およびその製造方法に関するものである。
近年、半導体装置は電子機器の高性能化に伴い、多ピン化、高精度化、高速化が要求されるようになり、ピン数としては２０００ピンを超える半導体装置も出現している。
ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）においても、同様に多ピン化が進んでおり、その事によって、半導体用回路基板の配線の引き回しが困難になってきている。
そこで回路基板の貫通孔に注目し、貫通孔内部に導電部材を注入している基板が提案されている（例えば、特許文献１）。
図９を参照しながら貫通孔に導電部材を注入している回路基板を用いた半導体装置の構造の一例について説明する。
図９は貫通孔に導電部材を注入している回路基板を用いた半導体装置５００について説明するための断面図であり、貫通孔を有する絶縁基板１０９と金属配線層１０７とを備えた回路基板１０１の作成の際に、貫通孔内部に導電部材１１５を注入し、導電部材１１５を注入した貫通孔上部と半導体チップ１０４のパッド電極（図示せず）とをワイヤー１０５を用い電気的に接続しており、回路基板１０１上部と半導体チップ１０４とワイヤー１０５の外囲を封止している樹脂層１０６と、回路基板１０１の底面の金属配線層１０７上に設けられた突起電極１０８を具備している。
前記構造の回路基板１０１を用いることにより、貫通孔に注入された導電部材１１５を介して金属配線層１０７と半導体チップ１０４のパッド電極がワイヤー１０５により直接接続されるので、金属配線層１０７と半導体チップ１０４のパッド電極を結ぶ配線を回路基板１０１の上部に引き回して形成しなくてもよいため、回路基板１０１のパッド配置などの回路設計が容易になる。
特開２０００−２２３６１８号公報
しかしながら前記従来方法では、貫通孔に注入した導電部材とワイヤーとの接続が外れやすく、回路基板の下面に形成された金属配線層と回路基板の上面に配置された半導体チップのパッド電極との接続信頼性に問題が発生する可能性がある。
本発明は前記課題を解決し、金属配線層と半導体チップのパッド電極との接続信頼性を向上することができる半導体装置とその製造方法を提供することを目的とする。
上記課題を解決するために本発明の一形態における半導体装置は、絶縁基板と前記絶縁基板の下面に形成された配線パターン層とを有する回路基板と、前記絶縁基板を貫通して少なくとも１つ形成され、内壁面に前記配線パターン層と電気的に接続された内壁導体を有する接続孔と、前記回路基板の上面の前記接続孔の開口部の周囲に形成され、前記内壁導体と電気的に接続されたランドと、前記回路基板の上面に搭載され、パッド電極を有する半導体チップと、一端および他端がそれぞれ前記ランドおよび前記パッド電極にボンディングされたワイヤーとを備える。
また、上記課題を解決するために本発明の一形態における半導体装置の製造方法は、絶縁基板と前記絶縁基板の下面に形成された配線パターン層とを有する回路基板を準備する基板準備工程と、前記絶縁基板を貫通して内壁面に前記配線パターン層と電気的に接続された内壁導体を有する接続孔を少なくとも１つ形成する接続孔形成工程と、前記回路基板の上面の前記接続孔の開口部の周囲に、前記内壁導体と電気的に接続されたランドを形成するランド形成工程と、前記回路基板の上面に、パッド電極を有する半導体チップを搭載するチップ搭載工程と、ワイヤーの一端および他端をそれぞれ前記ランドおよび前記パッド電極にボンディングするボンディング工程とを含む。
この構成によれば、ランドにワイヤーの一端がボンディングされるので、ランドとワイヤーの接続が外れにくく、接続信頼性を向上することができる。したがって、回路基板の下面に形成された配線パターン層と回路基板の上面に配置された半導体チップのパッド電極との接続信頼性を向上することが可能となる。
ここで、前記回路基板の上面に、前記半導体チップ、前記ワイヤーおよび前記ランドを封止する樹脂層をさらに備えるようにしてもよい。また、前記ボンディング工程の後、前記回路基板の上面に、前記半導体チップ、前記ワイヤーおよび前記ランドを封止する樹脂層を形成する樹脂層形成工程をさらに含むようにしてもよい。
この構成によれば、樹脂層により半導体チップ、ワイヤーおよびランドが封止されるので、ワイヤーとランドおよび半導体チップのパッド電極の接続信頼性をより向上することができる。
また、上記課題を解決するために本発明の一形態における半導体装置は、絶縁基板と前記絶縁基板の下面に形成された配線パターン層とを有する回路基板と、前記絶縁基板を貫通して少なくとも１つ形成され、内壁面に前記配線パターン層と電気的に接続された内壁導体を有する接続孔と、前記回路基板の上面の前記接続孔の開口部の周囲に形成され、前記内壁導体と電気的に接続されたランドと、前記ランドの上面から前記接続孔の開口部を覆うように形成され、前記ランドと電気的に接続されたバンプと、前記回路基板の上面に搭載され、パッド電極を有する半導体チップと、一端および他端がそれぞれ前記バンプおよび前記パッド電極にボンディングされたワイヤーとを備える。
また、上記課題を解決するために本発明の一形態における半導体装置の製造方法は、絶縁基板と前記絶縁基板の下面に形成された配線パターン層とを有する回路基板を準備する基板準備工程と、前記絶縁基板を貫通して内壁面に前記配線パターン層と電気的に接続された内壁導体を有する接続孔を少なくとも１つ形成する接続孔形成工程と、前記回路基板の上面の前記接続孔の開口部の周囲に、前記内壁導体と電気的に接続されたランドを形成するランド形成工程と、前記ランドの上面から前記接続孔の開口部を覆うように、前記ランドと電気的に接続されたバンプを形成するバンプ形成工程と、前記回路基板の上面に、パッド電極を有する半導体チップを搭載するチップ搭載工程と、ワイヤーの一端および他端をそれぞれ前記バンプおよび前記パッド電極にボンディングするボンディング工程とを含む。
この構成によれば、ワイヤーをボンディングするために必要なボンディングの面積をバンプ上に大きくとることができるので、バンプとワイヤーの接続が外れにくく、接続信頼性を向上することができる。したがって、回路基板の下面に形成された配線パターン層と回路基板の上面に配置された半導体チップのパッド電極との接続信頼性を向上することが可能となる。
ここで、前記回路基板の上面に、前記半導体チップ、前記ワイヤー、前記ランドおよび前記バンプを封止する樹脂層をさらに備えるようにしてもよい。また、前記ボンディング工程の後、前記回路基板の上面に、前記半導体チップ、前記ワイヤー、前記ランドおよび前記バンプを封止する樹脂層を形成する樹脂層形成工程をさらに含むようにしてもよい。
この構成によれば、樹脂層により半導体チップ、ワイヤー、ランドおよびバンプが封止されるので、ワイヤーとバンプおよび半導体チップのパッド電極の接続信頼性をより向上することができる。
また、前記ランドは、表面に凹凸を有するようにしてもよい。また、前記ランド形成工程の後、前記ランドの表面に凹凸を形成する凹凸形成工程をさらに含むようにしてもよい。
この構成によれば、ランド表面に接続されるワイヤーおよびバンプをより外れにくく接続することができる。
ここで、前記配線パターン層の下面に形成され、前記配線パターン層と電気的に接続された突起電極をさらに備えるようにしてもよい。また、前記回路基板の下面に、前記配線パターン層と電気的に接続された突起電極を形成する突起電極形成工程をさらに含むようにしてもよい。
この構成によれば、半導体装置の配線の構成をより簡単にすることができる。
ここで、前記突起電極は、リフロー工法により金属ボールを加熱溶融して形成されるようにしてもよい。
この構成によれば、半導体装置の配線を容易に形成することができる。
本発明により、金属配線層と半導体チップのパッド電極との接続信頼性を向上することができる半導体装置およびその製造方法を提供することができる。
本発明の第１の実施の形態にかかる半導体装置を示す断面図 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態の変形例にかかる半導体装置を示す断面図 本発明の第１の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第１の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態にかかる半導体装置を示す断面図 本発明の第２の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態にかかる半導体装置を示す断面図 本発明の第２の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 本発明の第２の実施の形態の変形例にかかる半導体装置の製造工程を示す断面図 従来の半導体装置を示す断面図
以下、本発明の半導体装置およびその製造方法の実施の形態を図１〜８を用いて説明する。 図１、３、５、７は半導体装置の断面図、図２Ａ〜２Ｅ、４Ａ〜４Ｅ、６Ａ〜６Ｆ、８Ａ〜８Ｅは、半導体装置の製造工程を示す断面図である。
（第１の実施の形態）
本発明の第１の実施の形態では、回路基板の上面の接続孔の開口部の周囲にランドが形成され、回路基板の上面に搭載された半導体チップのパッド電極とランドのそれぞれに、ワイヤーの一端および他端がボンディングされた半導体装置について説明する。これにより、ランドとワイヤーの接続信頼性を向上することができ、回路基板の下面に形成された金属配線層と回路基板の上面に配置された半導体チップのパッド電極との接続信頼性を向上することが可能となる。
図１は、本実施の形態における半導体装置の構成を説明するための断面図である。
図１に示すように、半導体装置１００は回路基板１と、パッド電極４ａを有する半導体チップ４と、貫通孔２と、ランド３と、ランド３と半導体チップ４のパッド電極４ａとを電気的に接続したワイヤー５と、樹脂層６と、回路基板１の下面に設けられた突起電極８と、回路基板１の下面に形成された基板保護膜１０とを具備している。
回路基板１は、例えばポリイイミド樹脂により形成された平板状の基板からなり、絶縁基板９の下面にはＡｕ、Ｃｕ、Ａｌ等よりなる金属層に配線パターンが形成された金属配線層７を備えている。
貫通孔２は、本発明における接続孔に相当し、絶縁基板９を貫通して形成され、貫通孔２の内壁には金属配線層７と電気的に接続された内壁導体２ｂが形成されている。
ランド３は、回路基板１の上面の貫通孔２の開口部２ａの周囲にＡｕ、Ｃｕ、Ａｌ等により形成されている。
半導体チップ４は、種々の半導体素子、配線、パッド電極４ａを備え、パッド電極４ａが上面に配置されるようにフェイスアップの状態で回路基板１の上面に配置されている。
ワイヤー５は、Ａｕ、Ｃｕ、Ａｌ等からなり、一端および他端がそれぞれランド３およびパッド電極４ａにボンディングされている。
樹脂層６は、エポキシ等の絶縁性樹脂からなり、回路基板１上に配置されたランド３、半導体チップ４、ワイヤー５の外囲を封止するように設けられている。
突起電極８は、回路基板１の金属配線層７の下面にはんだボールにより形成されている。はんだボールの材質は、従来、Ｓｎ−Ｐｂを使用していたが、環境問題などの観点から現在はＰｂフリー材である例えばＳｎ−Ａｇ−Ｃｕのような材質が使用されている。
次に、本実施の形態における半導体装置１００の製造方法について説明する。図２Ａ〜図２Ｅは、半導体装置１００の製造方法を説明するための断面図である。
まず、図２Ａに示すように、回路基板１を準備する。回路基板１の絶縁基板９には、レーザー等の方法により基板上面と下面とを貫通して孔が形成され、貫通した孔の内壁にはＡｕ、Ｃｕ、Ａｌ等が周知のメッキ技術によりメッキされて内壁導体２ｂが設けられ、貫通孔２が形成される。このとき、貫通孔２は、金属配線層７に当接するように所定の位置に形成される。その後、絶縁基板９の下面にＡｕ、Ｃｕ、Ａｌ等からなる金属層が形成され、周知のフォトリソ技術でパターニングされた後、エッチング等により配線パターンが形成されて金属配線層７が設けられる。さらに、絶縁基板９と金属配線層７の一部を覆うように、エポキシ等の絶縁性樹脂により基板保護膜１０が形成される。基板保護膜１０における金属配線層７の下面には、開口部１１が形成される。
その後、図２Ａに示すように、貫通孔２の開口部２ａを囲むように、ランド３が形成される。ランド３は、回路基板１の上面に内壁導体２ｂと電気的に接続されたＡｕ、Ｃｕ、Ａｌ等からなる金属層が形成された後、金属層をエッチングすることにより形成される。なお、ランド３は、内壁導体２ｂと電気的に接続されていれば、貫通孔２の開口部２ａを囲んでいなくてもどのような形状に形成されてもよい。また、ランド３は、金属層のエッチングに限らず転写版等にランドのパターンが形成された金属層を印刷転写する方法等で形成されてもよい。
この回路基板１を用いて図２Ｂに示すように、回路基板１上に半導体チップ４をエポキシ、ポリイイミド等の導電性樹脂または絶縁性樹脂（図示せず）で固着する。
次に、図２Ｃに示すように、Ａｕ、Ｃｕ、Ａｌ等よりなるワイヤー５を用いてワイヤーボンディング法により半導体チップ４のパッド電極４ａと回路基板１のランド３とを電気的に接続する。ワイヤー５の径は１０〜３０μｍ程度である。ワイヤーボンディング時の加熱温度は、１００〜２５０℃程度である。この時、ランド３上のボンディングは、１次ボンディング、２次ボンディングを問わない。
次に、図２Ｄに示すように、回路基板１の上面のランド３および半導体チップ４、ワイヤー５が露出しないように樹脂層６にて封止する。樹脂層６は、エポキシ等の絶縁性樹脂が回路基板１の上面に配置された後、熱硬化され形成される。
次に、図２Ｅに示すように、回路基板１の半導体チップ４搭載面に対して裏の面に形成されている基板保護膜１０の開口部１１にて露出している金属配線層７に、金属ボールや印刷転写したはんだペーストなどをリフローにより加熱溶融させることにより、回路基板１の裏面に突起電極８を設ける。リフロー時の加熱温度は、２００〜２７０℃程度である。半導体の形態によっては、突起電極８はなくてもよい。
以上の製造方法により、金属配線層７に形成された突起電極８と半導体チップ４のパッド電極４ａが、内壁導体２ｂ、ランド３を介して電気的に接続され、ランド３とワイヤー５との接続信頼性が向上された半導体装置１００が形成される。
（第１の実施の形態の変形例）
本変形例が第１の実施の形態と異なる点は、回路基板１の上面に形成されたランドが、表面に凹凸を有する点である。その他の構成については、第１の実施の形態と同様であるため、詳細な説明は省略する。この構成によれば、ワイヤーをランド表面により外れにくくボンディングすることができる。
図３は本実施の形態における半導体装置の構成を説明するための断面図である。
図３に示すように、半導体装置２００は回路基板１と、パッド電極４ａを有する半導体チップ４と、貫通孔２と、表面に凹凸を形成したランド１２と、ランド１２と半導体チップ４のパッド電極４ａとを電気的に接続したワイヤー５と、樹脂層６と、回路基板１の下面に設けられた突起電極８と、回路基板１の下面に形成された基板保護膜１０とを具備している。
ランド１２は、回路基板１の上面の貫通孔２の開口部２ａの周囲にＡｕ、Ｃｕ、Ａｌ等により形成され、表面には凹凸を有している。
次に、本実施の形態における半導体装置２００の製造方法について説明する。図４Ａ〜図４Ｅは、半導体装置２００の製造方法を説明するための断面図である。
まず、図４Ａに示すように、回路基板１を準備する。回路基板１は、第１の実施の形態と同様に、絶縁基板９上に接着された金属配線層７と、絶縁基板９と金属配線層７の一部を覆う基板保護膜１０と、基板保護膜１０における金属配線層７上に形成された開口部１１と、基板上部と下部とを電気的に接続させるために形成した貫通孔２とを備えている。
また、図４Ａに示すように、回路基板１の上面には、貫通孔２の開口部２ａを囲むように、ランド１２が形成される。ランド１２は、回路基板１の上面に形成されたＡｕ、Ｃｕ、Ａｌ等からなる金属層をエッチングして、表面に凹凸を有する形状に形成される。
そして、図４Ｂに示すように、回路基板１上に半導体チップ４がエポキシ、ポリイイミド等の導電性樹脂または絶縁性樹脂（図示せず）で固着される。
次に、図４Ｃに示すように、Ａｕ、Ｃｕ、Ａｌ等よりなるワイヤー５を用いてワイヤーボンディング法により半導体チップ４の電極４ａと回路基板１のランド１２の凹凸を有する表面とを電気的に接続する。ワイヤー５の径は１０〜３０μｍ程度である。ワイヤーボンディング時の加熱温度は、１００〜２５０℃程度である。この時、ランド１２上のボンディングは、１次ボンディング、２次ボンディングを問わない。
次に、図４Ｄに示すように、第１の実施の形態と同様に、回路基板１の上面のランド１２および半導体チップ４、ワイヤー５が露出しないように樹脂層６にて封止する。
次に、図４Ｅに示すように、回路基板１の半導体チップ４搭載面に対して裏の面に形成されている基板保護膜１０の開口部１１にて露出している金属配線層７に、金属ボールや印刷転写したはんだペーストなどをリフローにより加熱溶融させることにより、回路基板１の裏面に突起電極８を設ける。リフロー時の加熱温度は、２００〜２７０℃程度である。半導体の形態によっては、突起電極８はなくてもよい。
以上の製造方法により、金属配線層７に形成された突起電極８と半導体チップ４のパッド電極４ａが、内壁導体２ｂ、ランド１２を介して電気的に接続され、ランド１２とワイヤー５との接続信頼性がより向上された半導体装置２００が形成される。
（第２の実施の形態）
本発明の第２の実施の形態を説明する。本実施の形態が第１の実施の形態と異なる点は、回路基板の上面の接続孔の開口部の周囲に形成されたランドの上面から、接続孔の開口部を覆うようにバンプが形成され、ワイヤーが回路基板の上面に搭載された半導体チップのパッド電極とバンプとにボンディングされる点である。その他の構成については、第１の実施の形態と同様であるため、詳細な説明は省略する。これにより、ワイヤーをボンディングするために必要なボンディングの面積をバンプ上に大きくとることができるので、バンプとワイヤーの接続信頼性を向上することができ、回路基板の下面に形成された金属配線層と回路基板の上面に配置された半導体チップのパッド電極との接続信頼性を向上することが可能となる。
図５は本実施の形態における半導体装置の構成を説明するための断面図である。
図５に示すように、半導体装置３００は回路基板１と、パッド電極４ａを有する半導体チップ４と、貫通孔２と、ランド２３と、ランド２３の上面から貫通孔２の開口部２ａを覆うように形成されたバンプ２４と、バンプ２４と半導体チップ４のパッド電極４ａとを電気的に接続したワイヤー５と、樹脂層６と、回路基板１の下面に設けられた突起電極８と、回路基板１の下面に形成された基板保護膜１０とを具備している。
バンプ２４は、Ａｕ、Ａｇ、Ｓｎ、Ｃｕ等からなり、ランド２３の上面から貫通孔２の開口部２ａを覆うように形成されている。
次に、本実施の形態における半導体装置３００の製造方法について説明する。図６Ａ〜図６Ｆは、半導体装置３００の製造方法を説明するための断面図である。
まず、図６Ａに示すように、回路基板１を準備する。回路基板１は、第１の実施の形態と同様に、絶縁基板９上に接着された金属配線層７と、絶縁基板９と金属配線層７の一部を覆う基板保護膜１０と、基板保護膜１０における金属配線層７上に形成された開口部１１と、基板上部と下部とを電気的に接続させるために形成した貫通孔２とを備えている。そして、第１の実施の形態と同様に、回路基板１の上面には、貫通孔２の開口部２ａを囲むようにランド２３が形成されている。
そして、図６Ｂに示すように、ランド２３の上面から貫通孔２の開口部２ａを覆うように、スタッドバンプ工法等により、Ａｕ、Ａｇ、Ｓｎ、Ｃｕ等よりなるバンプ２４が形成される。
次に、図６Ｃに示すように、回路基板１上に半導体チップ４がエポキシ、ポリイイミド等の導電性樹脂または絶縁性樹脂（図示せず）で固着される。
次に、図６Ｄに示すように、Ａｕ、Ｃｕ、Ａｌ等よりなるワイヤー５を用いてワイヤーボンディング法により半導体チップ４の電極４ａとランド２３上に形成されたバンプ２４とを電気的に接続する。ワイヤー５の径は１０〜３０μｍ程度である。ワイヤーボンディング時の加熱温度は、１００〜２５０℃程度である。この時、バンプ２４上のボンディングは、１次ボンディング、２次ボンディングを問わない。
次に、図６Ｅに示すように、回路基板１の上面のランド２３、バンプ２４、半導体チップ４、ワイヤー５が露出しないように樹脂層６にて封止する。
次に、図６Ｆに示すように、回路基板１の半導体チップ４搭載面に対して裏の面に形成されている基板保護膜１０の開口部１１にて露出している金属配線層７に、金属ボールや印刷転写したはんだペーストなどをリフローにより加熱溶融させることにより、回路基板１の裏面に突起電極８を設ける。リフロー時の加熱温度は、２００〜２７０℃程度である。半導体の形態によっては、突起電極８はなくてもよい。
以上の製造方法により、金属配線層７に形成された突起電極８と半導体チップ４のパッド電極４ａが、内壁導体２ｂ、ランド２３、バンプ２４、ワイヤー５を介して電気的に接続され、バンプ２４とワイヤー５との接続信頼性が向上された半導体装置３００が形成される。
（第２の実施の形態の変形例）
本変形例が第２の実施の形態と異なる点は、回路基板１の上面に形成されたランドが、表面に凹凸を有する点である。その他の構成については、第２の実施の形態と同様であるため、詳細な説明は省略する。この構成によれば、ランド表面に形成されるバンプをランドからより外れにくく形成することができる。
図７は本実施の形態における半導体装置の構成を説明するための断面図である。
図７に示すように、半導体装置４００は回路基板１と、パッド電極４ａを有する半導体チップ４と、貫通孔２と、表面に凹凸を形成したランド３２と、ランド３２の上面から貫通孔２の開口部２ａを覆うように形成されたバンプ３４と、バンプ３４と半導体チップ４のパッド電極４ａとを電気的に接続したワイヤー５と、樹脂層６と、回路基板１の下面に設けられた突起電極８と、回路基板１の下面に形成された基板保護膜１０とを具備している。
ランド３２は、回路基板１の上面の貫通孔２の開口部２ａの周囲にＡｕ、Ｃｕ、Ａｌ等により形成され、表面には凹凸を有している。
次に、本実施の形態における半導体装置４００の製造方法について説明する。図８は、半導体装置４００の製造方法を説明するための断面図である。
まず、図８Ａに示すように、回路基板１を準備する。回路基板１は、絶縁基板９上に接着された金属配線層７と、絶縁基板９と金属配線層７の一部を覆う基板保護膜１０と、基板保護膜１０における金属配線層７上に形成された開口部１１と、基板上部と下部とを電気的に接続させるために形成した貫通孔２とを備えている。
また、図８Ａに示すように、回路基板１の上面には、貫通孔２の開口部２ａを囲むように、ランド３２が形成される。ランド３２は、回路基板１の上面に形成されたＡｕ、Ｃｕ、Ａｌ等からなる金属層をエッチングして、表面に凹凸を有する形状に形成される。
そして、図８Ｂに示すように、ランド３２の上面から貫通孔２の開口部２ａを覆うように、スタッドバンプ工法等により、Ａｕ、Ａｇ、Ｓｎ、Ｃｕ等よりなるバンプ３４が形成される。
次に、図８Ｃに示すように、回路基板１上に半導体チップ４がエポキシ、ポリイイミド等の導電性樹脂または絶縁性樹脂（図示せず）で固着される。
次に、図８Ｃに示すように、Ａｕ、Ｃｕ、Ａｌ等よりなるワイヤー５を用いてワイヤーボンディング法により半導体チップ４の電極４ａとランド３２上に形成されたバンプ３４とを電気的に接続する。ワイヤー５の径は１０〜３０μｍ程度である。ワイヤーボンディング時の加熱温度は、１００〜２５０℃程度である。この時、バンプ３４上のボンディングは、１次ボンディング、２次ボンディングを問わない。
次に、図８Ｄに示すように、第２の実施の形態と同様に、回路基板１の上面のランド３２、バンプ３４、半導体チップ４、ワイヤー５が露出しないように樹脂層６にて封止する。
次に、図８Ｅに示すように、回路基板１の半導体チップ４搭載面に対して裏の面に形成されている基板保護膜１０の開口部１１にて露出している金属配線層７に、金属ボールや印刷転写したはんだペーストなどをリフローにより加熱溶融させることにより、回路基板１の裏面に突起電極８を設ける。リフロー時の加熱温度は、２００〜２７０℃程度である。半導体の形態によっては、突起電極８はなくてもよい。
以上の製造方法により、金属配線層７に形成された突起電極８と半導体チップ４のパッド電極４ａが、内壁導体２ｂ、ランド３２、バンプ３４、ワイヤー５を介して電気的に接続され、ランド３２とバンプ３４との接続信頼性がより向上された半導体装置４００が形成される。
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
例えば、貫通孔２は、絶縁基板９の下面に金属配線層７が形成される前に限らず、金属配線層７が形成された後に形成されてもよい。
また、ワイヤーのボンディング方法は、ワイヤーボンディング法に限らず、フリップチップボンディング法等その他の方法を利用してもよい。
また、突起電極は、樹脂層が形成された後に形成される構成に限らず、あらかじめ回路基板に形成されていてもよいし、突起電極を備えない構成であってもよい。また、突起電極の形成方法も、はんだペーストなどをリフローにより加熱溶融する方法に限らず、その他の方法により形成されてもよい。
また、金属配線層、ランドは、上記したように回路基板上に形成された金属層をエッチングする方法に限らず、その他の方法で形成されてもよい。例えば、あらかじめ所望の金属配線パターンが形成された転写版により、配線パターン層やランドを転写印刷する方法であってもよい。
また、上記したように、ランドの表面に凹凸を形成する構成だけでなく、バンプの表面に凹凸を形成する構成であってもよい。
また、金属配線層、内壁導体、ランド、バンプ、ワイヤーの材質は、上記したものに限らず、導電性を有するものであれば、どのような材料であってもよい。
また、樹脂層の材質はエポキシ、ポリイイミド等に限らずその他の材質であってもよい。また、熱硬化性樹脂に限らず、光硬化性樹脂等、その他の種類のものを使用してもよい。
また、上記した実施の形態では、絶縁基板の下面に配線パターン層が形成され、絶縁基板の上面にランド、半導体チップが配置される構成について説明しているが、例えば、絶縁基板の上面に配線パターン層が形成され、絶縁基板の下面にランド、半導体チップが配置される半導体装置、つまり上記した実施の形態の構成と上下逆に形成された半導体装置も本発明に含まれる。
また、本発明にかかる半導体には、上記した実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明にかかる半導体装置を内蔵した各種機器も本発明に含まれる。例えば、本発明にかかる半導体装置を内蔵する電子機器も本発明に含まれる。
本発明の半導体装置は回路基板の貫通孔の開口部の周囲に形成されたランドと半導体チップのパッド電極との接続信頼性を向上することによって、回路基板の下面に形成された配線パターン層と回路基板の上面に配置された半導体チップのパッド電極との接続信頼性を向上することができ、回路基板上の配線を不要もしくは削減することが可能であり、それによって、端子数が多い半導体装置の作成が可能であるため、高機能の電子機器などの用途に適している。
１、１０１ 回路基板
２ 貫通孔（接続孔）
２ａ 開口部
２ｂ 内壁導体
３、１２、２３、３２ ランド
４、１０４ 半導体チップ
４ａ パッド電極
５、１０５ ワイヤー
６、１０６ 樹脂層
７、１０７ 金属配線層（配線パターン層）
８、１０８ 突起電極
９、１０９ 絶縁基板
２４、３４ バンプ
１００、２００、３００、４００、５００ 半導体装置

Claims (13)

  1. 絶縁基板と前記絶縁基板の下面に形成された配線パターン層とを有する回路基板と、
    前記絶縁基板を貫通して少なくとも１つ形成され、内壁面に前記配線パターン層と電気的に接続された内壁導体を有する接続孔と、
    前記回路基板の上面の前記接続孔の開口部の周囲に形成され、前記内壁導体と電気的に接続されたランドと、
    前記回路基板の上面に搭載され、パッド電極を有する半導体チップと、
    一端および他端がそれぞれ前記ランドおよび前記パッド電極にボンディングされたワイヤーと
    を備える半導体装置。
  2. 前記回路基板の上面に、前記半導体チップ、前記ワイヤーおよび前記ランドを封止する樹脂層をさらに備える
    請求項１に記載の半導体装置。
  3. 絶縁基板と前記絶縁基板の下面に形成された配線パターン層とを有する回路基板と、
    前記絶縁基板を貫通して少なくとも１つ形成され、内壁面に前記配線パターン層と電気的に接続された内壁導体を有する接続孔と、
    前記回路基板の上面の前記接続孔の開口部の周囲に形成され、前記内壁導体と電気的に接続されたランドと、
    前記ランドの上面から前記接続孔の開口部を覆うように形成され、前記ランドと電気的に接続されたバンプと、
    前記回路基板の上面に搭載され、パッド電極を有する半導体チップと、
    一端および他端がそれぞれ前記バンプおよび前記パッド電極にボンディングされたワイヤーと
    を備える半導体装置。
  4. 前記回路基板の上面に、前記半導体チップ、前記ワイヤー、前記ランドおよび前記バンプを封止する樹脂層をさらに備える
    請求項３に記載の半導体装置。
  5. 前記ランドは、表面に凹凸を有する
    請求項１〜４のいずれかに記載の半導体装置。
  6. 前記配線パターン層の下面に形成され、前記配線パターン層と電気的に接続された突起電極をさらに備える
    請求項１〜５のいずれかに記載の半導体装置。
  7. 前記突起電極は、リフロー工法により金属ボールを加熱溶融して形成される
    請求項６に記載の半導体装置。
  8. 請求項１に記載の半導体装置を製造する方法であって、
    絶縁基板と前記絶縁基板の下面に形成された配線パターン層とを有する回路基板を準備する基板準備工程と、
    前記絶縁基板を貫通して内壁面に前記配線パターン層と電気的に接続された内壁導体を有する接続孔を少なくとも１つ形成する接続孔形成工程と、
    前記回路基板の上面の前記接続孔の開口部の周囲に、前記内壁導体と電気的に接続されたランドを形成するランド形成工程と、
    前記回路基板の上面に、パッド電極を有する半導体チップを搭載するチップ搭載工程と、
    ワイヤーの一端および他端をそれぞれ前記ランドおよび前記パッド電極にボンディングするボンディング工程と
    を含む半導体装置の製造方法。
  9. 前記ボンディング工程の後、前記回路基板の上面に、前記半導体チップ、前記ワイヤーおよび前記ランドを封止する樹脂層を形成する樹脂層形成工程をさらに含む
    請求項８に記載の半導体装置の製造方法。
  10. 請求項３に記載の半導体装置を製造する方法であって、
    絶縁基板と前記絶縁基板の下面に形成された配線パターン層とを有する回路基板を準備する基板準備工程と、
    前記絶縁基板を貫通して内壁面に前記配線パターン層と電気的に接続された内壁導体を有する接続孔を少なくとも１つ形成する接続孔形成工程と、
    前記回路基板の上面の前記接続孔の開口部の周囲に、前記内壁導体と電気的に接続されたランドを形成するランド形成工程と、
    前記ランドの上面から前記接続孔の開口部を覆うように、前記ランドと電気的に接続されたバンプを形成するバンプ形成工程と、
    前記回路基板の上面に、パッド電極を有する半導体チップを搭載するチップ搭載工程と、
    ワイヤーの一端および他端をそれぞれ前記バンプおよび前記パッド電極にボンディングするボンディング工程と
    を含む半導体装置の製造方法。
  11. 前記ボンディング工程の後、前記回路基板の上面に、前記半導体チップ、前記ワイヤー、前記ランドおよび前記バンプを封止する樹脂層を形成する樹脂層形成工程をさらに含む
    請求項１０に記載の半導体装置の製造方法。
  12. 前記ランド形成工程の後、前記ランドの表面に凹凸を形成する凹凸形成工程をさらに含む
    請求項８〜１１のいずれかに記載の半導体装置の製造方法。
  13. 前記回路基板の下面に、前記配線パターン層と電気的に接続された突起電極を形成する突起電極形成工程をさらに含む
    請求項８〜１２のいずれかに記載の半導体装置の製造方法。
JP2009225591A 2009-09-29 2009-09-29 半導体装置およびその製造方法 Pending JP2011077200A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009225591A JP2011077200A (ja) 2009-09-29 2009-09-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225591A JP2011077200A (ja) 2009-09-29 2009-09-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011077200A true JP2011077200A (ja) 2011-04-14

Family

ID=44020898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225591A Pending JP2011077200A (ja) 2009-09-29 2009-09-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011077200A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103502A (ja) * 2014-11-27 2016-06-02 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103502A (ja) * 2014-11-27 2016-06-02 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Similar Documents

Publication Publication Date Title
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
CN100576476C (zh) 芯片埋入半导体封装基板结构及其制法
CN107424973B (zh) 封装基板及其制法
CN109390306A (zh) 电子封装件
US20140367850A1 (en) Stacked package and method of fabricating the same
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
KR20090126762A (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
US20210043589A1 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
US7554197B2 (en) High frequency IC package and method for fabricating the same
JP4494249B2 (ja) 半導体装置
US10276465B2 (en) Semiconductor package assembly
JP2010232616A (ja) 半導体装置及び配線基板
TWI520278B (zh) 嵌埋有晶片之封裝結構的製法
CN105244327A (zh) 电子装置模块及其制造方法
KR102633431B1 (ko) 반도체 장치 및 이의 제조 방법
JP2008198916A (ja) 半導体装置及びその製造方法
JP2011077200A (ja) 半導体装置およびその製造方法
CN101958292B (zh) 印刷电路板、封装件及其制造方法
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
KR20100002870A (ko) 반도체 패키지의 제조 방법
JP2010153491A5 (ja) 電子装置及びその製造方法、並びに半導体装置
TW201428902A (zh) 半導體裝置及其製法
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
KR101054578B1 (ko) 반도체 패키지