KR101148494B1 - 접속금속층을 갖는 반도체 장치 및 그 제조방법 - Google Patents

접속금속층을 갖는 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR101148494B1
KR101148494B1 KR1020090039754A KR20090039754A KR101148494B1 KR 101148494 B1 KR101148494 B1 KR 101148494B1 KR 1020090039754 A KR1020090039754 A KR 1020090039754A KR 20090039754 A KR20090039754 A KR 20090039754A KR 101148494 B1 KR101148494 B1 KR 101148494B1
Authority
KR
South Korea
Prior art keywords
connection
metal layer
circuit board
semiconductor chip
semiconductor device
Prior art date
Application number
KR1020090039754A
Other languages
English (en)
Other versions
KR20100120891A (ko
Inventor
이동준
이영관
김치성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090039754A priority Critical patent/KR101148494B1/ko
Publication of KR20100120891A publication Critical patent/KR20100120891A/ko
Application granted granted Critical
Publication of KR101148494B1 publication Critical patent/KR101148494B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체칩과 인쇄회로기판이 솔더범프 없이 접속된 반도체 장치 및 그 제조방법에 관한 것으로서, 일면에 돌출된 접속범프를 구비하는 반도체칩, 최외각 회로층에 형성된 외부접속단자를 구비하는 인쇄회로기판 및 상기 접속범프와 상기 외부접속단자를 접속하는 접속금속층을 포함하여 구성된다.
반도체칩, 인쇄회로기판, 접속범프, 접속금속층, 도금층

Description

접속금속층을 갖는 반도체 장치 및 그 제조방법{A SEMICONDUCTOR DEVICE COMPRSING A CONNECTING METAL LAYER AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 접속금속층을 갖는 반도체 장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 반도체칩과 인쇄회로기판이 솔더범프 없이 접속된 반도체 장치 및 그 제조방법에 관한 것이다.
현재 회로의 접합에 있어 주류를 이루고 있는 플립칩 볼 그리드 어레이(Flip Chip Ball Grid Array; 이하 FCBGA) 방식은 반도체칩(또는 칩셋)의 고집적 회로와 기판 간의 접합을 위해 저융점 솔더를 이용하여 범프를 형성하는 방식이 사용되고 있다.
도 1은 종래의 저융점 솔더로 접합된 반도체 장치의 단면도이다. 반도체 공정을 통해 제작된 반도체칩(또는 칩셋; 30)에 형성되어 있는 구리(Cu) 포스트(35)는 부식(corrosion) 방지를 위해 전해, 무전해 또는 유기(organic) 표면처리 되어 있는 기판(10)에 회로로써 형성되어 있는 구리패드(15)와 저융점 솔더(50)로 접합되어 있다. 접합될 때 범프(50)는 리플로우를 거치면서 용융(melting)이 이루어지게 되고 구리 포스트(35)-범프(50), 표면처리층(구비패드(15) 상부에 도시됨)-범 프(50) 간에 금속간 화합물(Inter Metallic Compound)이 형성되게 됨으로써 금속 간 결합이 이루어지며 접합이 완료된다.
하지만 반도체칩(또는 칩셋)에 구리(Cu)로 형성된 포스트(35)의 평탄도, 산화도 및 기판에 형성된 범프(50)의 평탄도, 부피(volume) 등에 의해 결합 시에 얼라인(align) 이상, 브릿지(bridge) 및 미체결 등의 불량이 발생할 가능성이 높다.
이는 통상 범프(50)의 높이가 수십 um에 불과하고 일반적으로 수천 개의 어레이로 이루어져 있기 때문에 검출 역시 쉽지 않다.
또한 이종의 두 개체를 저융점 솔더로 접합하는 방식이므로 범프(50)와 포스트(35) 또는 범프와 표면처리층 간의 열적, 기계적 신뢰성에 대해서도 꾸준한 문제가 제기되고 있는 실정이다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 반도체칩의 접속범프와 인쇄회로기판의 외부접속단자를 범프없이 접합하는 방식을 제안한다.
본 발명에 따른 접속금속층을 갖는 반도체 장치는, 일면에 돌출된 접속범프를 구비하는 반도체칩; 최외각 회로층에 형성된 외부접속단자를 구비하는 인쇄회로기판; 및 상기 접속범프와 상기 외부접속단자를 접속하는 접속금속층;을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 접속금속층은 도금층인 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 접속범프의 단부가 상기 외부접속단자와 접촉하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 접속범프와 상기 외부접속단자 사이에 접속금속층이 개재된 것에 있다.
본 발명에 따른 접속금속층을 갖는 반도체 장치 제조방법은, (A) 일면에 돌출된 접속범프를 구비하는 반도체칩 및 최외각 회로층에 형성된 외부접속단자를 구비하는 인쇄회로기판을 제공하는 단계; (B) 상기 접속범프를 상기 외부접속단자에 접촉시키거나 근접하게 배치되도록 상기 반도체칩과 상기 인쇄회로기판을 배치하는 단계; 및 (C) 상기 접속범프와 상기 외부접속단자를 접속하는 접속금속층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 (C) 단계는, 무전해 도금법 또는 전해 도금법으로 상기 접속범프와 상기 외부접속단자를 접속하는 접속금속층을 형성하는 단계인 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 접속금속층을 갖는 반도체 장치 제조방법에 따르면, 접합금속층 형성 후 종래의 범핑(bumping) 방식에서 쓰는 언더필(underfill) 공법을 이용하여 도금층의 기상 노출을 방지하므로 별도의 표면처리층의 형성이 불필요하다는 장점이 있다.
또한, 도금 방식으로 접속 금속층을 형성하는 경우, 저융점 솔더(solder)의 사용이 불필요하다는 장점이 있다.
또한, 본 발명에 따른 반도체 장치는 접속금속층으로 반도체칩과 인쇄회로기 판이 접속되기 때문에 전기 신호의 전달특성이 향상되는 장점이 있다.
이하, 본 발명에 따른 접속금속층을 갖는 반도체 장치 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 2 및 도 3은 본 발명의 바람직한 실시예에 따른 접속금속층을 갖는 반도체 장치의 제조방법을 공정순서대로 도시하는 도면이다.
먼저, 도 2에 도시된 바와 같이, 일면에 돌출된 접속범프(350)를 구비하는 반도체칩(300) 및 최외각 회로층에 형성된 외부접속단자(150)를 구비하는 인쇄회로기판(100)을 제공한다.
반도체칩(300)은 집적회로(도시하지 않음)가 내재된 실리콘 소재의 칩 몸체 일면에 집적회로와 전기적으로 연결되는 본딩패드(미도시)가 형성된 활성면을 가지며, 활성면 상부로 돌출된 접속범프(350)를 포함하는 구성이다. 반도체칩(300)은 전자회로 또는 논리회로를 포함하는 메모리 칩 또는 로직 칩이 될 수 있다. 또한 본 명세서에서 반도체칩(300)의 용어는 반도체칩(300)을 포함하는 반도체칩(300) 패키지(칩셋)를 포함하는 용어로 사용됨을 밝혀둔다.
여기서 접속범프(350)는 금, 은, 구리, 니켈 등과 같이 전기전도성이 양호한 금속 으로 이루어진 것이 바람직하고 본 실시예에서는 구리(Cu) 포스트를 사용한다.
인쇄회로기판(100; Printed Circuit Board; PCB)은 전자기기의 부품실장 및 배선에 사용되는 것으로, 일반적으로 금속층을 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성함으로써 제조되며, 최외층에 반도체칩(300) 등의 전자부품과 접속될 수 있는 외부접속단자(150)를 구비한다. 인쇄회로기판(100)은 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층인쇄회로기판;Multi Layered Board)가 될 수 있다. 이러한, 인쇄회로기판(100)은 본 기술분야에서 공지된 것이 사용되므로 인쇄회로기판(100)의 구성에 대한 상세한 설명은 생략한다.
이후, 접속범프(350)를 외부접속단자(150)에 접촉시키거나 근접하게 배치되도록 반도체칩(300)과 인쇄회로기판(100)을 배치한다. 이때, 접속범프(350)와 외부접속단자(150)가 직접 접촉하도록 반도체칩을 인쇄회로기판(100) 상부에 올리는 것이 바람직하지만, 반도체칩(300)과 인쇄회로기판(100)의 국부적인 휨에 의해 도 2에 도시된 바와 같이, 접속범프(350)와 외부접속단자(150)가 접촉하지 않고 일정한 갭으로 이격되어 있을 수 있다. 접속범프(350)와 외부접속단자(150)가 일정한 갭으로 이격되더라도 본 발명을 실시하는데 장애가 되지 않는다.
다음, 도 3에 도시된 바와 같이, 접속범프(350)와 외부접속단자(150)를 접속하는 접속금속층(500)을 형성한다. 반도체칩(300)을 인쇄회로기판(100) 상부에 올 리고 무전해 도금법 또는 전해 도금법을 수행하여 금속을 성장시켜 접속범프(350)와 외부접속단자(150)를 접속하는 접속금속층(500)을 형성하는 것이 바람직하다.
본 실시예에 따른 접속금속층(500)을 갖는 반도체 장치 제조방법에 따르면, 접합금속층 형성 후 종래의 범핑(bumping) 방식에서 쓰는 언더필(underfill) 공법을 이용하여 도금층의 기상 노출을 방지하므로 별도의 표면처리층의 형성이 불필요하다는 장점이 있다.
또한, 도금 방식으로 접속금속층(500)을 형성하는 경우, 저융점 솔더(solder) 사용이 불필요하다는 장점이 있다.
또한, 기존 솔더링(soldering)에 의한 IMC 층을 통한 접합 방식에서는 서로다른 물질 상이에 물성 차이에 의한 문제점이 발생하였으나, 본 실시예의 접속금속층(500)은 도금 방식을 통한 금속 간의 결합으로 이루어지게 됨으로써 신뢰성 강화되는 효과가 있다.
또한, 반도체 장치의 기판(Substrate) 제작공정의 표면처리부터 솔더링 공정과 어셈블리(assembly) 공정이 통합되며, 범프 및 표면의 검사 공정이 필요없어 제조공정이 효율적이다.
이하에서는 도 3을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 장치의 구성을 서술한다.
도 3에 나타낸 바와 같이, 본 실시예에 따른 반도체 장치는 일면에 돌출된 접속범프(350)를 구비하는 반도체칩(300), 최외각 회로층에 형성된 외부접속단 자(150)를 구비하는 인쇄회로기판(100) 및 접속범프(350)와 외부접속단자(150)를 접속하는 접속금속층(500)을 포함하는 구성이다.
반도체칩(300)은 집적회로(도시하지 않음)가 내재된 실리콘 소재의 칩 몸체 일면에 집적회로와 전기적으로 연결되는 본딩패드(미도시)가 형성된 활성면을 가지며, 활성명 상부로 돌출된 접속범프(350)를 포함하는 구성이다. 반도체칩(300)은 전자회로 또는 논리회로를 포함하는 메모리 칩 또는 로직 칩이 될 수 있다.
여기서 접속범프(350)는 금, 은, 구리, 니켈 등과 같이 전기전도성이 양호한 금속 으로 이루어진 것이 바람직하고 본 실시예에서는 구리(Cu) 포스트를 사용한다.
인쇄회로기판(100)(Printed Circuit Board; PCB)은 전자기기의 부품실장 및 배선에 사용되는 것으로, 일반적으로 금속층을 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성함으로써 제조되며, 최외층에 반도체칩(300) 등의 전자부품과 접속될 수 있는 외부접속단자(150)를 구비한다. 인쇄회로기판(100)은 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층인쇄회로기판; Multi Layered Board)가 될 수 있다. 이러한, 인쇄회로기판(100)은 본 기술분야에서 공지된 것이 사용되므로 인쇄회로기판(100)의 구성에 대한 상세한 설명은 생략한다.
접속금속층(500)은 반도체칩(300)의 접속범프(350)와 인쇄회로기판(100)의 외부접속단자(150)를 물리적 전기적으로 연결하는 구성이다. 접속금속층(500)은 예를 들면, 금, 은, 니켈, 구리 등의 전기 전도성이 좋은 금속으로 이루어진 것이 바 람직하다. 특히 접속금속층(500)은 도금에 의해 형성된 도금층이 될 수 있다.
반도체칩(300)의 접속범프(350)는 외부접속단자(150)와 직접 접촉하는 형태가 될 수 있으며, 또는 일정한 갭을 두고 외부접속단자(150)와 이격되어 있는 형태가 될 수 있는데 일정한 갭으로 이격된 경우에는 접속금속층(500)이 접속범프(350)와 외부접속단자(150) 사이에 개재된다.
도시되지는 않았지만, 접속범프(350)가 외부접속단자(150)에 접촉한 경우에는 접속범프(350)의 외주면을 감싸면서 외부접속단자(150)의 상부 표면으로 연장되게 형성된 접속금속층(500)이 형성될 수 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래의 저융점 솔더로 접합된 반도체 장치의 단면도이다.
도 2 및 도 3은 본 발명의 바람직한 실시예에 따른 접속금속층을 갖는 반도체 장치의 제조방법을 공정순서대로 도시하는 도면이다.
< 도면의 주요 부호에 대한 설명 >
100 인쇄회로기판 150 외부접속단자
300 반도체칩 350 접속범프
500 접속금속층

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. (A) 일면에 돌출된 접속범프를 구비하는 반도체칩 및 최외각 회로층에 형성된 외부접속단자를 구비하는 인쇄회로기판을 제공하는 단계;
    (B) 상기 접속범프를 상기 외부접속단자에 접촉시키거나 근접하게 배치되도록 상기 반도체칩과 상기 인쇄회로기판을 배치하는 단계; 및
    (C) 무전해 도금법 또는 전해 도금법으로 상기 접속범프와 상기 외부접속단자를 접속하는 접속금속층을 형성하는 단계;
    를 포함하는 접속금속층을 갖는 반도체 장치 제조방법.
  6. 삭제
KR1020090039754A 2009-05-07 2009-05-07 접속금속층을 갖는 반도체 장치 및 그 제조방법 KR101148494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090039754A KR101148494B1 (ko) 2009-05-07 2009-05-07 접속금속층을 갖는 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090039754A KR101148494B1 (ko) 2009-05-07 2009-05-07 접속금속층을 갖는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100120891A KR20100120891A (ko) 2010-11-17
KR101148494B1 true KR101148494B1 (ko) 2012-05-21

Family

ID=43406318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039754A KR101148494B1 (ko) 2009-05-07 2009-05-07 접속금속층을 갖는 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101148494B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048077A (ko) * 2020-10-12 2022-04-19 오태헌 플립칩 접합구조 및 접합방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294892A (ja) 1999-04-02 2000-10-20 Oki Electric Ind Co Ltd 半導体モジュ−ル
JP2004273957A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器
KR20050098694A (ko) * 2004-04-08 2005-10-12 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지및 제조방법
KR20090001250A (ko) * 2007-06-29 2009-01-08 주식회사 하이닉스반도체 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294892A (ja) 1999-04-02 2000-10-20 Oki Electric Ind Co Ltd 半導体モジュ−ル
JP2004273957A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器
KR20050098694A (ko) * 2004-04-08 2005-10-12 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지및 제조방법
KR20090001250A (ko) * 2007-06-29 2009-01-08 주식회사 하이닉스반도체 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048077A (ko) * 2020-10-12 2022-04-19 오태헌 플립칩 접합구조 및 접합방법
KR102491680B1 (ko) 2020-10-12 2023-01-20 오태헌 플립칩 접합구조 및 접합방법

Also Published As

Publication number Publication date
KR20100120891A (ko) 2010-11-17

Similar Documents

Publication Publication Date Title
KR101772284B1 (ko) 반도체 디바이스 및 그 제조 방법
CN109390306A (zh) 电子封装件
US20150137349A1 (en) Semiconductor device and manufacturing method thereof
US10129980B2 (en) Circuit board and electronic component device
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2008507126A (ja) 外部のボード上の組立部品及び組立部品を設ける方法
KR101618878B1 (ko) 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법
JP2004266074A (ja) 配線基板
JP2000022039A (ja) 半導体装置及びその製造方法
JP2009200067A (ja) 半導体チップおよび半導体装置
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
KR20030019439A (ko) 반도체장치
US20150137355A1 (en) Semiconductor device and manufacturing method thereof
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US10219380B2 (en) Electronic device module and manufacturing method thereof
JP2008027929A (ja) 半導体装置、その製造方法および検査方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4525148B2 (ja) 半導体装置およびその製造方法
KR20100002870A (ko) 반도체 패키지의 제조 방법
CN101958292B (zh) 印刷电路板、封装件及其制造方法
US20180047664A1 (en) Method of manufacturing semiconductor device
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
JP2007012748A (ja) 積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee