JP4965989B2 - 電子部品内蔵基板および電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板および電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP4965989B2
JP4965989B2 JP2006341666A JP2006341666A JP4965989B2 JP 4965989 B2 JP4965989 B2 JP 4965989B2 JP 2006341666 A JP2006341666 A JP 2006341666A JP 2006341666 A JP2006341666 A JP 2006341666A JP 4965989 B2 JP4965989 B2 JP 4965989B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor element
substrate
electronic component
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006341666A
Other languages
English (en)
Other versions
JP2008153536A (ja
Inventor
明宣 井上
貞和 赤池
篤典 加治木
裕也 芳野
崇 坪田
学雄 山西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006341666A priority Critical patent/JP4965989B2/ja
Priority to KR1020070129653A priority patent/KR101417881B1/ko
Priority to US12/000,731 priority patent/US20080165513A1/en
Priority to TW096148629A priority patent/TW200828567A/zh
Priority to CNA2007103006813A priority patent/CN101207969A/zh
Publication of JP2008153536A publication Critical patent/JP2008153536A/ja
Application granted granted Critical
Publication of JP4965989B2 publication Critical patent/JP4965989B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H05K1/186—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07252—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/225—Bumps having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は電子部品内蔵基板および電子部品内蔵基板の製造方法に関し、より詳細には、電子部品内蔵基板の高さおよび平面寸法を縮小すると共に、電子部品と配線基板の電気的接続信頼性を向上させることが可能な電子部品内蔵基板および電子部品内蔵基板の製造方法に関する。
電子機器の高性能化に伴い、電子部品を高密度に実装した電子部品内蔵基板が開発されている。このような電子部品内蔵基板においては、図１１に示すような配線基板間に電子部品を搭載し、配線基板間を樹脂により封止した構成のものがある（例えば、特許文献１の図１）。
特開２００３−３４７７２２号公報
図１１に示す電子部品内蔵基板１００のように、電子部品３０の外側に配設されたはんだボール４０は、下層側配線基板１０の上面から上層側配線基板２０の下面までの離間距離を電気的に接続するため、はんだボール４０の径寸法が大きくなってしまう。このように径寸法の大きなはんだボール４０を用いると、はんだボール４０の配設ピッチが幅広になり、必要な数のはんだボール４０を設置するために必要となる面積が広くなり、電子部品内蔵基板１００の平面寸法（平面積）が大きくなってしまうという課題がある。
また、はんだボール４０の径寸法が大きくなると、電子部品内蔵基板１００の厚さ寸法が大きくなってしまうという課題もある。
以上に説明したように、下層側配線基板１０と上層側配線基板２０の間を電気的に接続するためのはんだボール４０の径寸法が大きくなると、電子部品内蔵基板１００の小型化が制限されてしまうという課題がある。
そこで本願発明は、電子部品内蔵基板において、平面寸法（平面積）や高さ寸法を大幅に縮小することが可能な電子部品内蔵基板および電子部品内蔵基板の製造方法を提供することを目的としている。
すなわち、本発明は、第１の配線基板と第２の配線基板間に電子部品が搭載され、前記第１の配線基板と前記第２の配線基板間が電気的に接続されると共に、前記第１の配線基板と前記第２の配線基板間に封止樹脂が注入されてなる電子部品内蔵基板であって、前記電子部品は半導体素子であり、該半導体素子は一方の面における第１の電極を前記第１の配線基板に対向させた状態で前記第１の配線基板にフリップチップ接続され、前記半導体素子の他方の面における第２の電極と、前記第２の配線基板とがはんだボールを介して電気的に接続され、前記第１の配線基板と前記第２の配線基板は、前記半導体素子の第１の電極の一部および第２の電極の一部を介して電気的に接続されていて、前記半導体素子と前記はんだボールとは、前記封止樹脂により封止されていることを特徴とする電子部品内蔵基板である。
本発明で用いるはんだボールは、金属からなる球状体の外表面にはんだを被覆することにより形成されたコア入りはんだボールであることを特徴とする。
このはんだボールは、銅材からなる球状体の外表面にはんだを被覆することにより形成されたコア入りはんだボールであることを特徴とする。
これらにより、下層側配線基板と上層側配線基板の間の電気的接続を確実に行うことができる。しかも、金属、銅材からなる球状体をコアに持つはんだボールを用いているので、はんだボールをリフローさせた後であっても、コアが残ることで下層側配線基板と上層側配線基板の離間距離を確実に一定に保つことができる。すなわち、薄肉構造であっても平坦度の高い電子部品内蔵基板を提供することができる。
また、本発明における電子部品内蔵基板の製造方法としては、第１の配線基板と第２の配線基板間に半導体素子が搭載され、前記第１の配線基板と前記第２の配線基板間が電気的に接続されると共に前記第１の配線基板と前記第２の配線基板間に封止樹脂が注入されてなる電子部品内蔵基板の製造方法であって、前記半導体素子の一方の面に第１の電極が、他方の面に第２の電極が複数設けられていて、前記第１の配線基板の一方の面に前記半導体素子を位置決めしてフリップチップ接続方式で搭載し、前記半導体素子の第１の電極を前記第１の配線基板に電気的に接続する工程と、前記半導体素子の他方の面に設けられた第２の電極にはんだボールを接合する工程と、前記第２の配線基板の片側面を、前記半導体素子の第２の電極に接合したはんだボールに対向させて前記第１の配線基板に積層する工程と、前記はんだボールをリフローさせ、前記第２の配線基板と前記半導体素子とを電気的に接続し、前記第１の配線基板と前記第２の配線基板とを前記半導体素子の第１の電極の一部および第２の電極の一部を介して電気的に接続する工程と、前記第１の配線基板と前記第２の配線基板との間に、前記はんだボールおよび前記半導体素子を封止させる封止樹脂を注入する工程を有することを特徴とする電子部品内蔵基板の製造方法がある。
また、他の製造方法としては、第１の配線基板と第２の配線基板間に半導体素子が搭載され、前記第１の配線基板と前記第２の配線基板間が電気的に接続されると共に前記第１の配線基板と前記第２の配線基板間に封止樹脂が注入されてなる電子部品内蔵基板の製造方法であって、前記半導体素子の一方の面に第１の電極が、他方の面に第２の電極が複数設けられていて、前記第１の配線基板の一方の面に前記半導体素子を位置決めしてフリップチップ接続方式で搭載し、前記半導体素子の第１の電極を前記第１の配線基板に電気的に接続する工程と、前記第２の配線基板の片側面にはんだボールを接合する工程と、前記第２の配線基板を、前記はんだボールを前記半導体素子の他方の面に設けられた第２の電極に位置決めし、前記第１の配線基板に積層する工程と、前記はんだボールをリフローさせ、前記第２の配線基板と前記半導体素子とを電気的に接続し、前記第１の配線基板と前記第２の配線基板とを前記半導体素子の第１の電極および第２の電極を介して電気的に接続する工程と、前記第１の配線基板と前記第２の配線基板との間に、前記はんだボールおよび前記半導体素子を封止させる封止樹脂を注入する工程を有することを特徴とする電子部品内蔵基板の製造方法がある。
前記はんだボールには、金属からなる球状体のコア材の外表面にはんだを被覆することにより形成されたコア入りはんだボールが用いられ、特に銅コアを用いたはんだボールであることが好ましい。これにより、配線基板間の離間距離を一定に維持することができ、電子部品内蔵基板の機械的強度を向上させることが可能になる。
本発明にかかる電子部品内蔵基板および電子部品内蔵基板の製造方法によれば、従来、特に利用していなかった第１の配線基板と第２の配線基板の間に配設された半導体素子における第２の配線基板との対向面にはんだボールを載置することにより、第１の配線基板と第２の配線基板を電気的に接続するためのはんだボールの径寸法を大幅に小さくすることができる。これにより電子部品内蔵基板の平面積および基板高さを大幅に縮小することが可能になる。また、小型な電子部品内蔵基板を低コストで提供することが可能になる。
（第１実施形態）
以下、本発明にかかる電子部品内蔵基板の実施の形態について、図面に基づいて説明する。図１は、第１実施形態における電子部品内蔵基板の構造を示す横断面図である。
本実施形態における電子部品内蔵基板１００は、図１に示されているように、２枚の配線基板１０，２０の間に電子部品３０が搭載され、第１の配線基板である下層側配線基板１０と第２の配線基板である上層側配線基板２０がはんだボール４０により電気的に接続され、下層側配線基板１０と上層側配線基板２０の間に封止樹脂５０が注入されている。なお、本図面においては、配線基板１０，２０の表面に形成されている配線の表示を省略している。
下層側配線基板１０の下面側には、はんだなどに代表される外部接続端子としてのバンプ１４が配設されている。下層側配線基板１０の上下面には配線の一部を保護皮膜から露出させた接続部１２ａ，１２ｂが形成されている。下層側配線基板１０の上面に形成された接続部１２ｂの一部と下層側配線基板１０の下面に形成されたバンプ１４は、互いに電気的に接続されている。
一方、上層側配線基板２０の下面には配線の一部を保護皮膜から露出させた接続部２２が形成されている。上層側配線基板２０の上面にはチップコンデンサや抵抗、インダクタ等といった回路部品１６が取り付けられている。回路部品１６は上層側配線基板２０の上面側に形成された配線にはんだ付けにより取り付けられている。
上層側配線基板２０の上側に更に他の電子部品内蔵基板１００等が接続される場合には、上層側配線基板２０の上面にも配線の一部を保護皮膜から露出させた接続部（図示せず）を設けることもできる。この場合、上層側配線基板２０は、上下面にそれぞれ形成された接続部により電気的に接続された状態になる。
電子部品である半導体素子３０は、下層側配線基板１０の上面に取り付けられている。半導体素子３０は、半導体素子３０の片側面（能動面）に形成された第１の電極３２に取り付けたフリップチップ接続用バンプ３６を介して、下層側配線基板１０の接続部１２ｂにフリップチップ接続で電気的に接続されている。下層側配線基板１０の上面と半導体素子３０の下面との間には、アンダーフィル樹脂８０が注入されている。
半導体素子３０の上面（上層側配線基板２０と対向する面）には、下層側配線基板１０と上層側配線基板２０とを電気的に接続するためのはんだボール４０が配設されている。はんだボール４０は半導体素子３０において、第１の電極３２が形成された面と対向する面に形成された第２の電極であるはんだボール用電極３４に載置される。第１の電極３２の一部と、はんだボール用電極３４の一部とはそれぞれが電気的に接続されているものもある。
本実施の形態におけるはんだボール４０は、銅材により球状体に形成された銅コア４２の外表面をはんだ４４で被覆することにより形成されたものが用いられている。図面内のはんだボール４０は、説明の便宜上、リフロー後においてもリフロー前のはんだボールの状態で示している。
はんだボール４０は、半導体素子３０の上面と上層側配線基板２０の下面側までの離間距離を電気的に接続させれば良いため、銅コア４２は半導体素子３０の上面の高さ位置から上層側配線基板２０の下面の高さ位置までの離間距離と同じ径寸法であれば良いことになる。すなわちはんだボール４０の径寸法を大幅に小さくすることができる。
はんだボール４０をリフローさせることにより、下層側配線基板１０と上層側配線基板２０が電気的に接続される。はんだボール４０により下層側配線基板１０と既に電気的に接続されている半導体素子３０と上層側配線基板２０が電気的に接続されるためである。
具体的には、下層側配線基板１０と上層側配線基板２０の間は、下層側配線基板１０のバンプ１４から下層側配線基板１０の上面に形成された接続部１２ｂおよび半導体素子３０の第１の電極３２、はんだボール用電極３４を経た後、はんだボール用電極３４からはんだボール４４および上層側配線基板２０の接続部２２に至ることにより電気的に接続されるのである。
また、下層側配線基板１０と上層側配線基板２０との間はエポキシ等の封止樹脂５０で封止されている。
なお、下層側配線基板１０と上層側配線基板２０との間に、半導体素子３０の他に回路部品１６を搭載しても良い。
次に、本実施形態における電子部品内蔵基板１００の製造方法について説明する。図２〜図６は電子部品内蔵基板の各製造工程における状態を示す横断面図である。
まず、図２に示すように、第１の基板である下層側配線基板１０の上面の接続部１２ｂに、電子部品である半導体素子３０がフリップチップ接続用バンプ３６を介して接合される。配線または接続部１２ａ，１２ｂは予め下層側配線基板１０に形成されている。
続いて、図３に示すように、半導体素子３０の上面に設けられたはんだボール用電極３４にはんだボール４０を搭載する。はんだボール４０は上層側配線基板２０の下面に接合した形態であってもよい。なお、下層側配線基板１０と上層側配線基板２０の間に回路部品１６を搭載する場合は、この時点で搭載する。
次に、図４に示すように、下層側配線基板１０とは別体に形成された第２の基板である上層側配線基板２０の下面側の接続部２２をはんだボール４０に位置決めして載置（下層側配線基板１０の上面に対向させて搭載）し、はんだボール４０をリフローさせて下層側配線基板１０と上層側配線基板２０を電気的に接続する。はんだボール４０のリフロー後に、下層側配線基板１０の上面と上層側配線基板２０の下面と半導体素子３０の表面に付着したフラックス等の汚れを洗浄する。洗浄を終えた後、図５に示すように、下層側配線基板１０と上層側配線基板２０の間にエポキシ等の封止樹脂５０を注入する。
そして、図６に示すように、上層側配線基板２０の上面にチップコンデンサや抵抗等といった回路部品１６をはんだ付けにより取り付け、さらに下層側配線基板１０の下面に設けられた配線が露出している部分である接続部１２ａにはんだなどのバンプ１４を設けて電子部品内蔵基板１００が完成する。
以上に説明したように、電子部品である半導体素子３０の上面（フリップチップ接続面に対向する側の面）に空いているエリアを利用することにより、電子部品内蔵基板１００にはんだボール４０を搭載するための電子部品３０の外周エリアが不要になる。また、はんだボール４０は、半導体素子３０の上面と上層側配線基板２０の下面を接続することができる径寸法を有していれば良いため、径寸法の小さいはんだボール４０を用いることができる。これにより、はんだボール４０の配設ピッチを狭く設定することができる。これらにより電子部品内蔵基板１００の平面寸法（平面積）を大幅に小さくすることができると共に、高密度の配線パターンであっても電気的接続を容易に行うことができる。
また、はんだボールの径寸法が小さくなるので、電子部品内蔵基板１００の厚さ寸法を薄くすることもできる。
さらに、はんだボール４０が小径になることにより、半導体素子３０の平面積内においても多数のはんだボール４０を配設することができ、小型で高性能の電子部品内蔵基板１００を容易に製造することもできる。
（第１参考例）
図７は第１参考例における電子部品内蔵基板の構造を示す横断面図である。図８は、電子部品と基板のワイヤボンディング部分の構造を示す模式図である。
本参考例においては、第１の配線基板である下層側配線基板１０の上面に搭載された電子部品である半導体素子３０は、第１の電極３２と第２の電極３４とが同一面に形成されていて、半導体素子３０がボンディングワイヤ６０により下層側配線基板１０のボンディングパッド１２ｃに電気的に接続されている点を特徴とする。下層側配線基板１０の上面側接続部であるボンディングパッド１２ｃと半導体素子３０のワイヤボンディング用電極３２（第１の電極に相当する）とがボンディングワイヤ６０である金ワイヤにより接続される。ワイヤボンディング用電極３２の一部と、はんだボール用電極３４の一部は互いに電気的に接続している。
下層側配線基板１０に設けられているボンディングパッド１２ｃは、銅パッドに金めっきを施すことにより形成されている。また、半導体素子３０に設けられているワイヤボンディング用電極３２はアルミニウムにより形成されていることが多い。このように、半導体素子３０と下層側配線基板１０とをワイヤボンディングにより電気的に接続する形態を採用する場合には、電子部品内蔵基板１００の製造加工中におけるボンディングワイヤ６０の曲がり、断線等に対する保護や、はんだボール４０のリフロー後におけるフラックス等の洗浄に対する保護が必要になる。
また、フラックス等の洗浄には酸等の薬品が使用されることがある。洗浄に酸が用いられると、アルミニウムにより形成されている半導体素子３０のワイヤボンディング用電極３２が侵されてしまい、ボンディングワイヤ６０とワイヤボンディング用電極３２との電気的接続の信頼性が劣るおそれが高いからである。はんだボール用電極３４はリフローにより溶融したはんだボール４０のはんだ４４により覆わるので、洗浄による電気的接続の信頼性低下のおそれはない。
そこで、本参考例においては、半導体素子３０のワイヤボンディング用電極３２と下層側配線基板１０のボンディングパッド１２ｃのワイヤボンディングが完了した後、ワイヤボンディング用電極３２を保護材である樹脂７０で被覆している。樹脂７０は、図７、図８に示すように、半導体素子３０の上面側におけるワイヤボンディング用電極３２を覆うように、ポッティングにより滴下される。本実施形態においては、ボンディングワイヤ６０の上端面（頂点）部分と下層側配線基板１０のボンディングパッド１２ｃとの接続部分を露出させた状態で樹脂７０による被覆がなされている。
また、半導体素子３０のワイヤボンディング用電極３２を被覆している樹脂７０は、フラックス等の洗浄に用いる薬品に耐性を有しているから、洗浄によるボンディングワイヤ６０との電気的接続の信頼性を低下させることがなくなる。しかも、保護材である樹脂７０は電子部品３０のワイヤボンディング用電極３２を含む最小限の範囲を被覆しているだけであるので、樹脂７０により被覆されていない半導体素子３０の上面の大部分をはんだボール４０の搭載エリアとして用いることができるのである。
さらに、本参考例においては、半導体素子３０の上面高さ位置よりもボンディングワイヤ６０により形成されるワイヤループの上端高さ位置の方が高くなるため、はんだボール４０の径寸法は、半導体素子３０の上面の高さ位置とワイヤループの頂点の高さにより最小値が制約される。このような制約を受けても、はんだボール４０の径寸法は従来技術において用いられていたはんだボール４０よりも小径化が可能であり、電子部品内蔵基板１００の平面寸法を小さくすると共に、板厚を薄くすることができる。
（第２参考例）
図９は第２参考例における電子部品内蔵基板の構造を示す横断面図である。本参考例は、第１の配線基板である下層側配線基板１０と第２の配線基板である上層側配線基板２０の間に電子部品である半導体素子３０，３１を複数個積層させた電子部品内蔵基板１００である。下層側配線基板１０の上面には第１の半導体素子３０が搭載され、第１の半導体素子３０の上には第１の半導体素子３０よりも小型の（平面積が小さい）第２の半導体素子３１が搭載されている。第１の半導体素子３０および第２の半導体素子３１は共にワイヤボンディングにより下層側配線基板１０の接続部であるボンディングパッド１２ｃと電気的に接続されている。
第１の半導体素子３０は、ワイヤボンディング用電極３２ａと下層側配線基板１０のボンディングパッド１２ｃとがボンディングワイヤ６０により電気的に接続されている。第２の半導体素子３１はワイヤボンディング用電極３２ｂに接続したボンディングワイヤ６０を用いて、第１の半導体素子３０のワイヤボンディング用電極３２ａまたは下層側配線基板１０のボンディングパッド１２ｃのいずれかを適宜選択した後、それぞれを電気的に接続することができる。第２の半導体素子３１においては、ワイヤボンディング用電極３２ｂの一部とはんだボール用電極３４の一部とが電気的に接続されている。
それぞれの半導体素子３０，３１に設けられたワイヤボンディング用電極３２ａ，３２ｂがアルミニウムにより形成されている場合には、ワイヤボンディング用電極３２ａ，３２ｂを含む最小限の部分を保護材である樹脂７０により被覆し、はんだボール４０のリフロー後における洗浄をしてもワイヤボンディング用電極３２ａ，３２ｂにおける電気的接続の信頼性を維持することができる。はんだボール用電極３４もアルミニウム製ではあるが、はんだボール４０をリフローさせることによりはんだにより被覆されるため、はんだボール用電極３４には保護材が不要である。
第２（最上段に配設された）の半導体素子３１の上面にははんだボール用電極３４が設けられていて、下層側配線基板１０と上層側配線基板２０を電気的に接続させるためのはんだボール４０が載置される。はんだボール４０の構成は先に説明した形態と同様である。はんだボール４０をリフローさせた後、下層側配線基板１０と上層側配線基板２０の対向面およびそれぞれの半導体素子３０，３１の表面に付着したフラックス等を洗浄し、下層側配線基板１０と上層側配線基板２０の間にエポキシ等の封止樹脂５０を注入し、電子部品内蔵基板１００が完成する。
（第３参考例）
図１０は第３参考例における電子部品内蔵基板の構造を示す横断面図である。本参考例は下層側配線基板１０と上層側配線基板２０の間に複数の電子部品である第１および第２の半導体素子３０，３１が積層されている点は第２参考例と同様であるが、下側に配設されている第１の半導体素子３０が下層側配線基板１０の接続部１２ｂにフリップチップ接続されていて、上側に配設されている第２の半導体素子３１が下層側配線基板１０のボンディングパッド１２ｃとワイヤボンディング接続されている点で第２参考例と異なる。
また、本参考例においては、第２の半導体チップ３１の上面に設けられたワイヤボンディング用電極３２ｂが金により形成されている。
本参考例においても、第２の半導体素子３１の上面に設けられているはんだボール用電極３４にはんだボール４０が配設される。その後、はんだボール４０をリフローさせるが、ワイヤボンディング用電極３２ｂが金により形成されているので、保護材である樹脂７０によりワイヤボンディング用電極３２ｂを被覆しなくても、酸等の洗浄剤によりワイヤボンディング用電極３２ｂ部分の電気的接続信頼性が低下することはないため好都合である。その他の部材番号が付されている部材については先に説明した実施形態と同様である。
以上に本発明にかかる電子部品内蔵基板について実施形態に基づいて詳細に説明をしてきたが、本発明は以上に説明した実施形態に限定されるものではなく、発明の要旨を変更しない範囲において各種の改変を行っても本発明の技術的範囲に属するのはもちろんである。例えば、以上の実施形態においては、はんだボール４０にはコア材に銅コア４２を用いて説明しているが、コア材は銅を球状体に形成したものの他、金属等の各種の導電体を球状体に形成したものも採用することができる。コア材の外表面を被覆するはんだ４４が、はんだボール用電極３４を被覆すると共に電気的接続を取るために十分な量を有しているならば、コア材は導体でなく、樹脂材の球状体等の絶縁体を用いても良い場合もある。
また、電子部品として半導体素子３０を下層側配線基板１０と上層側配線基板２０の間に内蔵した複数の電子部品内蔵基板１００どうしを上下に積層して互いの電子部品内蔵基板１００を電気的に接続したいわゆるＰＯＰ（Ｐｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）構造の半導体パッケージとすることもできる。
また、電子部品内蔵基板１００の製造方法においては、下層側配線基板１０の下面にバンプ１４を形成する工程を最後の工程として説明しているが、下層側配線基板１０にバンプを形成する工程は他の工程の妨げにならない部分に適宜割り込ませることも可能である。
第１実施形態における電子部品内蔵基板の構造を示す横断面図である。 電子部品内蔵基板の各製造工程における状態を示す横断面図である。 電子部品内蔵基板の各製造工程における状態を示す横断面図である。 電子部品内蔵基板の各製造工程における状態を示す横断面図である。 電子部品内蔵基板の各製造工程における状態を示す横断面図である。 電子部品内蔵基板の各製造工程における状態を示す横断面図である。 第１参考例における電子部品内蔵基板の構造を示す横断面図である。 電子部品と基板のワイヤボンディング部分の構造を示す模式図である。 第２参考例における電子部品内蔵基板の横断面図である。 第３参考例における電子部品内蔵基板の横断面図である。 従来技術における電子部品内蔵基板の一例を示す横断面図である。
符号の説明
１０ 下方側基板
１２ａ，１２ｂ，２２ 接続部
１２ｃ ボンディングパッド
１４ バンプ（外部接続端子）
１６ 回路部品
２０ 上層側配線基板
３０，３１ 半導体素子（電子部品）
３２，３２ａ，３２ｂ ワイヤボンディング用電極（第１の電極）
３４ はんだボール用電極（第２の電極）
３６ フリップチップ接続用バンプ
４０ はんだボール
４２ 銅コア
４４ はんだ
５０ 封止樹脂
６０ ボンディングワイヤ
７０ 樹脂（保護材）
８０ アンダーフィル樹脂
１００ 電子部品内蔵基板

Claims (7)

  1. 第１の配線基板と第２の配線基板間に電子部品が搭載され、前記第１の配線基板と前記第２の配線基板間が電気的に接続されると共に、前記第１の配線基板と前記第２の配線基板間に封止樹脂が注入されてなる電子部品内蔵基板であって、
    前記電子部品は半導体素子であり、
    該半導体素子は一方の面における第１の電極を前記第１の配線基板に対向させた状態で前記第１の配線基板にフリップチップ接続され、
    前記半導体素子の他方の面における第２の電極と、前記第２の配線基板とがはんだボールを介して電気的に接続され、
    前記第１の配線基板と前記第２の配線基板は、前記半導体素子の第１の電極の一部および第２の電極の一部を介して電気的に接続されていて、
    前記半導体素子と前記はんだボールとは、前記封止樹脂により封止されていることを特徴とする電子部品内蔵基板。
  2. 前記はんだボールは、金属からなる球状体の外表面にはんだを被覆することにより形成されたコア入りはんだボールであることを特徴とする請求項１記載の電子部品内蔵基板。
  3. 前記はんだボールは、銅からなる球状体の外表面にはんだを被覆することにより形成されたコア入りはんだボールであることを特徴とする請求項１記載の電子部品内蔵基板。
  4. 第１の配線基板と第２の配線基板間に半導体素子が搭載され、前記第１の配線基板と前記第２の配線基板間が電気的に接続されると共に前記第１の配線基板と前記第２の配線基板間に封止樹脂が注入されてなる電子部品内蔵基板の製造方法であって、
    前記半導体素子の一方の面に第１の電極が、他方の面に第２の電極が複数設けられていて、
    前記第１の配線基板の一方の面に前記半導体素子を位置決めしてフリップチップ接続方式で搭載し、前記半導体素子の第１の電極を前記第１の配線基板に電気的に接続する工程と、
    前記半導体素子の他方の面に設けられた第２の電極にはんだボールを接合する工程と、
    前記第２の配線基板の片側面を、前記半導体素子の第２の電極に接合したはんだボールに対向させて前記第１の配線基板に積層する工程と、
    前記はんだボールをリフローさせ、前記第２の配線基板と前記半導体素子とを電気的に接続し、前記第１の配線基板と前記第２の配線基板とを前記半導体素子の第１の電極の一部および第２の電極の一部を介して電気的に接続する工程と、
    前記第１の配線基板と前記第２の配線基板との間に、前記はんだボールおよび前記半導体素子を封止させる封止樹脂を注入する工程を有することを特徴とする電子部品内蔵基板の製造方法。
  5. 第１の配線基板と第２の配線基板間に半導体素子が搭載され、前記第１の配線基板と前記第２の配線基板間が電気的に接続されると共に前記第１の配線基板と前記第２の配線基板間に封止樹脂が注入されてなる電子部品内蔵基板の製造方法であって、
    前記半導体素子の一方の面に第１の電極が、他方の面に第２の電極が複数設けられていて、
    前記第１の配線基板の一方の面に前記半導体素子を位置決めしてフリップチップ接続方式で搭載し、前記半導体素子の第１の電極を前記第１の配線基板に電気的に接続する工程と、
    前記第２の配線基板の片側面にはんだボールを接合する工程と、
    前記第２の配線基板を、前記はんだボールを前記半導体素子の他方の面に設けられた第２の電極に位置決めし、前記第１の配線基板に積層する工程と、
    前記はんだボールをリフローさせ、前記第２の配線基板と前記半導体素子とを電気的に接続し、前記第１の配線基板と前記第２の配線基板とを前記半導体素子の第１の電極および第２の電極を介して電気的に接続する工程と、
    前記第１の配線基板と前記第２の配線基板との間に、前記はんだボールおよび前記半導体素子を封止させる封止樹脂を注入する工程を有することを特徴とする電子部品内蔵基板の製造方法。
  6. 前記はんだボールには、金属からなる球状体のコア材の外表面にはんだを被覆することにより形成されたコア入りはんだボールが用いられることを特徴とする請求項８または９記載の電子部品内蔵基板の製造方法。
  7. 前記はんだボールには、銅からなる球状体のコア材の外表面にはんだを被覆することにより形成されたコア入りはんだボールが用いられることを特徴とする請求項８または９記載の電子部品内蔵基板の製造方法。
JP2006341666A 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法 Active JP4965989B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006341666A JP4965989B2 (ja) 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法
KR1020070129653A KR101417881B1 (ko) 2006-12-19 2007-12-13 전자 부품 내장 기판
US12/000,731 US20080165513A1 (en) 2006-12-19 2007-12-17 Electronic component built-in substrate and method for manufacturing the same
TW096148629A TW200828567A (en) 2006-12-19 2007-12-19 Electronic component built-in substrate and method for manufacturing the same
CNA2007103006813A CN101207969A (zh) 2006-12-19 2007-12-19 电子元件内置基底及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341666A JP4965989B2 (ja) 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008153536A JP2008153536A (ja) 2008-07-03
JP4965989B2 true JP4965989B2 (ja) 2012-07-04

Family

ID=39567739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341666A Active JP4965989B2 (ja) 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法

Country Status (5)

Country Link
US (1) US20080165513A1 (ja)
JP (1) JP4965989B2 (ja)
KR (1) KR101417881B1 (ja)
CN (1) CN101207969A (ja)
TW (1) TW200828567A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098531A1 (ja) * 2014-12-19 2016-06-23 株式会社村田製作所 電子回路モジュールおよびその製造方法
JP6630053B2 (ja) 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
JP6473361B2 (ja) * 2015-03-25 2019-02-20 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
US10181456B2 (en) * 2017-03-16 2019-01-15 Intel Corporation Multi-package integrated circuit assembly with package on package interconnects
JP7089999B2 (ja) 2018-09-25 2022-06-23 新光電気工業株式会社 電子部品内蔵基板
US11916003B2 (en) * 2019-09-18 2024-02-27 Intel Corporation Varied ball ball-grid-array (BGA) packages

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
TW445612B (en) 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
KR100495219B1 (ko) 2003-06-25 2005-06-14 삼성전기주식회사 Ｉｃ칩 내장형 파워 엠프 모듈
JP2005045228A (ja) 2003-07-09 2005-02-17 Matsushita Electric Ind Co Ltd 光学情報記録媒体とその製造方法
JP2005150443A (ja) * 2003-11-17 2005-06-09 Sharp Corp 積層型半導体装置およびその製造方法
JP2005311019A (ja) * 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
JP2007080976A (ja) * 2005-09-12 2007-03-29 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法ならびに電子部品パッケージ
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP4835124B2 (ja) * 2005-11-29 2011-12-14 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP2007281160A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよび該回路部品内蔵モジュールの製造方法

Also Published As

Publication number Publication date
JP2008153536A (ja) 2008-07-03
CN101207969A (zh) 2008-06-25
KR101417881B1 (ko) 2014-07-09
US20080165513A1 (en) 2008-07-10
TW200828567A (en) 2008-07-01
KR20080057156A (ko) 2008-06-24

Similar Documents

Publication Publication Date Title
TWI581400B (zh) 層疊封裝及其形成方法
JP4790297B2 (ja) 半導体装置およびその製造方法
US12300638B2 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
JP4512545B2 (ja) 積層型半導体モジュール
US8623753B1 (en) Stackable protruding via package and method
TWI419300B (zh) 內建電子零件之基板及其製造方法
CN109390306A (zh) 电子封装件
JP2009141169A (ja) 半導体装置
KR101417881B1 (ko) 전자 부품 내장 기판
US20080224276A1 (en) Semiconductor device package
JP4901458B2 (ja) 電子部品内蔵基板
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
US20140338957A1 (en) Printing circuit board and the application the same of
JP2009111307A (ja) 部品内蔵配線板
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP4829853B2 (ja) 半導体ｐｏｐ装置
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
CN113451248B (zh) 电子封装件及其支撑结构与制法
JP2008311347A (ja) 半導体モジュール及びその製造方法
US6433415B2 (en) Assembly of plurality of semiconductor devices
JP4374251B2 (ja) 半導体装置
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
JP6007956B2 (ja) 部品内蔵配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120330

R150 Certificate of patent or registration of utility model

Ref document number: 4965989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3