KR101054578B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR101054578B1 KR101054578B1 KR1020110027538A KR20110027538A KR101054578B1 KR 101054578 B1 KR101054578 B1 KR 101054578B1 KR 1020110027538 A KR1020110027538 A KR 1020110027538A KR 20110027538 A KR20110027538 A KR 20110027538A KR 101054578 B1 KR101054578 B1 KR 101054578B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring pattern
- metal layer
- circuit board
- pattern
- semiconductor die
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로, 해결하고자 하는 기술적 과제는 단면기판인 인터포저를 반도체다이와 기판 사이에 개재하여 회로기판의 디자인을 간소화 하면서 집적도를 높이는 데 있다.
또한, 본 발명의 다른 해결하고자 하는 기술적 과제는 그라운드를 일괄 본딩하는 금속층의 하부에 배선 패턴을 형성하여, 그라운드 특성을 향상시키면서 넓은 면적을 통해서 반도체다이와 회로 기판을 전기적으로 연결하는 데 있다.
이를 위해 본 발명은 제1절연막, 제1절연막의 상면에 형성된 제1배선 패턴, 제1절연막의 하면에 형성된 제2배선패턴 및 제1절연막의 상면과 하면을 관통하여 제1배선 패턴과 제2배선 패턴을 전기적으로 연결하는 도전성 비아를 포함하는 기판과, 제1절연막의 상면에 형성된 제2절연막 및 제2절연막의 상면에 형성된 복수의 배선 패턴을 포함하는 인터포저와, 제2절연막의 상면에 형성되며, 복수의 본드 패드가 형성된 반도체다이와, 기판, 인터포저 및 반도체다이 사이를 각각 전기적으로 연결하는 다수의 도전성 와이어와, 기판, 인터포저 및 도전성 와이어를 인캡슐레이션 하되, 기판의 제1배선 패턴이 노출되도록 하는 인캡슐란트 및 기판의 제2배선 패턴에 용착된 솔더볼을 포함하는 반도체 패키지를 개시한다.
또한, 본 발명의 다른 해결하고자 하는 기술적 과제는 그라운드를 일괄 본딩하는 금속층의 하부에 배선 패턴을 형성하여, 그라운드 특성을 향상시키면서 넓은 면적을 통해서 반도체다이와 회로 기판을 전기적으로 연결하는 데 있다.
이를 위해 본 발명은 제1절연막, 제1절연막의 상면에 형성된 제1배선 패턴, 제1절연막의 하면에 형성된 제2배선패턴 및 제1절연막의 상면과 하면을 관통하여 제1배선 패턴과 제2배선 패턴을 전기적으로 연결하는 도전성 비아를 포함하는 기판과, 제1절연막의 상면에 형성된 제2절연막 및 제2절연막의 상면에 형성된 복수의 배선 패턴을 포함하는 인터포저와, 제2절연막의 상면에 형성되며, 복수의 본드 패드가 형성된 반도체다이와, 기판, 인터포저 및 반도체다이 사이를 각각 전기적으로 연결하는 다수의 도전성 와이어와, 기판, 인터포저 및 도전성 와이어를 인캡슐레이션 하되, 기판의 제1배선 패턴이 노출되도록 하는 인캡슐란트 및 기판의 제2배선 패턴에 용착된 솔더볼을 포함하는 반도체 패키지를 개시한다.
Description
본 발명은 반도체 패키지에 관한 것이다.
최근의 반도체다이는 고집적화 및 고기능화 됨으로써 많은 개수의 입출력 패드가 필요하지만, 소형화를 추구하는 반도체 패키지의 회로기판은 이를 충족하기가 어려웠다.
이러한 회로기판의 소형화 시키면서 집적도를 높이기 위해서 다층 회로 기판(Multi-layer PCB)을 사용하게 된다. 이러한 다층 회로 기판은 내측에 복수의 금속 배선층을 포함한다. 그러므로 상기 다층 회로 기판은 단면 기판(Single Side PCB) 또는 양면 기판(Double Side PCB)에 비해서 고 집적된 반도체다이와 보다 효율적으로 전기적으로 연결된다.
그러나 상기 다층 회로 기판은 내측에 금속 배선 층이 증가할수록 회로 기판의 밀집도 및 부품 실장은 용이하지만, 고가이고 회로 기판의 디자인이 어렵다. 그리고 다층 회로 기판 역시 입출력 패드가 형성 되는 영역은 제한적이므로 충분한 입출력 패드를 확보하기 어렵다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 단면기판인 인터포저를 반도체다이와 기판 사이에 개재하여 회로기판의 디자인을 간소화 하면서 집적도를 높이고 다수의 입출력 패드를 확보할 수 있는 반도체 패키지를 제공하는데 있다.
또한, 본 발명의 다른 목적은 그라운드를 일괄 본딩하는 금속층의 하부에 배선 패턴을 형성하여, 그라운드 특성을 향상시키면서 넓은 면적을 통해서 반도체다이와 회로 기판을 전기적 연결할 수 있으므로 집적도를 높일 수 있는 반도체 패키지를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 제1절연막, 상기 제1절연막의 상면에 형성된 제1배선 패턴, 상기 제1절연막의 하면에 형성된 제2배선패턴 및 상기 제1절연막의 상면과 하면을 관통하여 상기 제1배선 패턴과 상기 제2배선 패턴을 전기적으로 연결하는 도전성 비아를 포함하는 기판과, 상기 제1절연막의 상면에 형성된 제2절연막 및 상기 제2절연막의 상면에 형성된 복수의 배선 패턴을 포함하는 인터포저와, 상기 제2절연막의 상면에 형성되며, 복수의 본드 패드가 형성된 반도체다이와, 상기 기판, 상기 인터포저 및 상기 반도체다이 사이를 각각 전기적으로 연결하는 다수의 도전성 와이어와, 상기 기판, 상기 인터포저 및 상기 도전성 와이어를 인캡슐레이션 하되, 상기 기판의 제1배선 패턴이 노출되도록 하는 인캡슐란트 및 상기 기판의 제2배선 패턴에 용착된 솔더볼을 포함할 수 있다.
상기 회로기판은 상기 제1절연층의 상면에 형성되며, 상기 제2배선 패턴의 일부가 외부로 노출시키는 제1솔더 마스크 및 상기 제1절연층의 하면에서 형성되며, 상기 제2배선 패턴의 일부가 노출되도록 형성된 제2솔더 마스크를 더 포함할 수 있다.
상기 도전성 와이어는, 상기 반도체다이의 본드 패드와 상기 기판의 제1배선 패턴 사이, 상기 인터 포저의 배선 패턴과 상기 기판의 제1배선 패턴 사이 및 상기 반도체다이의 본드 패드와 상기 인터 포저의 배선 패턴 사이를 각각 전기적으로 연결할 수 있다.
상기 인터포저의 제2절연막의 하면은 상기 기판에 에폭시 접착제로 접착될 수 있다.
상기 인캡슐란트는 상기 제1절연막의 상면, 상기 제1배선 패턴, 상기 제2절연막, 상기 배선 패턴, 상기 반도체다이 및 상기 도전성 와이어를 모두 덮도록 형성될 수 있다.
상기 인터포저는 단면 기판일 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 제1절연막, 상기 제1절연막의 상면에 형성된 복수의 제1배선 패턴, 상기 제1절연막의 하면에 형성된 복수의 제2배선패턴 및 상기 제1절연층의 상면에 형성되며 복수의 제1배선 패턴의 일부를 외부로 노출시키는 제1솔더 마스크를 포함하는 기판과, 상기 제1솔더마스크의 상부에 접착되어, 적어도 하나의 상기 제1배선 패턴에 접착되어 전기적으로 연결된 금속층과, 상기 금속층의 상면에 형성되며, 복수의 본드 패드가 형성된 반도체다이와, 상기 기판, 상기 금속층 및 상기 반도체다이 사이를 각각 전기적으로 연결하는 다수의 도전성 와이어와, 상기 기판, 상기 금속층 및 상기 도전성 와이어를 인캡슐레이션 하되, 상기 기판의 제2배선 패턴이 노출되도록 하는 인캡슐란트 및 상기 기판의 제2배선 패턴에 용착된 솔더볼을 포함할 수 있다.
상기 제1배선패턴은 상기 금속층과 도전성 접착제로 접착된 그라운드 패턴 및 상기 반도체다이 또는 상기 금속층과 전기적으로 연결된 복수의 시그널 패턴으로 이루어질 수 있다.
상기 그라운드 패턴은 상기 금속층의 하부에 위치하며, 상기 제1솔더마스크 상부로 노출될 수 있다.
상기 도전성 접착제는 상기 금속층과 상기 제1솔더 마스크 사이에 개재되어, 상기 그라운드 패턴과 상기 금속층을 전기적으로 연결할 수 있다.
상기 시그널 패턴은 상기 반도체다이와 상기 도전성 와이어를 통해서 전기적으로 연결되며, 상기 제1솔더 마스크 상부로 노출된 제1시그널 패턴 및 상기 제1솔더 마스크로 모두 덮이며, 상기 제1시그널 패턴과 전기적으로 연결된 제2시그널 패턴을 포함할 수 있다.
상기 도전성 와이어는, 상기 반도체다이의 본드 패드와 상기 기판의 제1시그널 패턴 사이 및 상기 반도체다이의 본드 패드와 상기 금속층 사이를 각각 전기적으로 연결할 수 있다.
상기 제2시그널 패턴은 상기 금속층의 하부에 위치하며, 상기 제1솔더 마스를 통해서 상기 금속층과 전기적으로 분리될 수 있다.
상기 제1시그널 패턴은 상기 금속층과 이격되어 위치하며, 상기 금속층과 전기적으로 분리될 수 있다.
상기 회로기판은 상기 제1절연막의 상면과 하면을 관통하여 상기 제1배선 패턴과 상기 제2배선 패턴 사이를 전기적으로 연결하는 도전성 비아를 더 포함할 수 있다.
상기 회로기판은 상기 제1절연층의 하면에서 형성되며, 상기 제2배선 패턴의 일부가 노출되도록 형성된 제2솔더 마스크를 더 포함할 수 있다.
상술한 바와 같이, 본 발명에 의한 반도체 패키지는 단면기판인 인터포저를 반도체다이와 기판 사이에 개재하여 회로기판의 디자인을 간소화 하면서 집적도를 높이고 다수의 입출력 패드를 확보할 수 있게 된다.
또한 상기와 같이 하여 본 발명에 의한 반도체 패키지는 그라운드를 일괄 본딩하는 금속층의 하부에 배선 패턴을 형성하여, 그라운드 특성을 향상시키면서 넓은 면적을 통해서 반도체다이와 회로 기판을 전기적 연결할 수 있으므로 집적도를 높일 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 도 1의 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 3a 내지 도 3f는 도 2에 도시된 반도체 패키지의 제조 방법을 도시한 단면도이다.
도 4는 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 5는 도 4의 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 6a 내지 도 6f는 도 5에 도시된 반도체 패키지의 제조 방법을 도시한 단면도이다.
도 2는 도 1의 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 3a 내지 도 3f는 도 2에 도시된 반도체 패키지의 제조 방법을 도시한 단면도이다.
도 4는 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 5는 도 4의 반도체 패키지의 제조 방법을 도시한 순서도이다.
도 6a 내지 도 6f는 도 5에 도시된 반도체 패키지의 제조 방법을 도시한 단면도이다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도가 도시되어 있다.
도 1에서 도시된 바와 같이 반도체 패키지(100)는 회로 기판(110), 다수의 배선 패턴(121)이 형성된 인터포저(120), 다수의 본드 패드(131)가 형성된 반도체다이(130), 도전성 와이어(140), 인캡슐란트(150) 및 솔더볼(160)을 포함한다.
상기 회로 기판(110)은 제1절연층(111), 상기 제1절연층(111)의 상면에 형성된 다수의 제1배선 패턴(112), 상기 제1절연층(111)에서 하면에 형성된 다수의 제2배선 패턴(114) 및 상기 제1배선 패턴(112)과 상기 제2배선 패턴(114)을 전기적으로 연결하는 도전성 비아(116)를 포함한다. 그리고 상기 회로 기판(110)은 상기 제1절연층(111)의 상면에 형성되어 상기 제1배선 패턴(112)의 일부를 노출시키는 제1솔더 마스크(113) 및 상기 제1절연층(111)의 하면에 형성되어 상기 제2배선 패턴(114)의 일부를 노출시키는 제2솔더 마스크(115)를 더 포함한다. 이러한 상기 회로기판(110)은 다층 회로 기판(Multi-layer PCB)일 수 있다.
상기 제1절연층(111)은 평평한 상면(111a)과 상기 상면(111a)의 반대면인 평평한 하면(111b)으로 이루어진다. 상기 제1절연층(111)은 복수의 절연층 사이에 각각 금속 배선이 개재되어, 제1배선 패턴(112)과 제2배선 패턴(114) 사이의 연결을 재배선 할 수 있다. 그러므로 상기 제1절연층(111)은 파인 피치(fine pitch)를 갖는 반도체 패키지(100)에서 제1배선 패턴(112) 및 제1배선 패턴(112)의 연결을 용이하게 할 수 있으며, 전기적 단락을 방지할 수 있다. 이때, 상기 제1절연층(111)은 각각의 금속 배선이 복수의 절연층 사이에 개재되어 각각 전기적으로 분리된다.
상기 제1배선 패턴(112)은 상기 제1절연층(111)의 상면(111a)에 형성된다. 상기 제1배선 패턴(112)은 상기 도전성 비아(116)를 통해서 상기 제2배선 패턴(114)과 전기적으로 연결된다. 그리고 상기 제1배선 패턴(112)은 상기 반도체다이(130)의 본드 패드(131)와 도전성 와이어(140)를 통해서 전기적으로 연결될 수 있다. 그리고 상기 제1배선 패턴(112)은 상기 인터포저(120)의 배선 패턴(122)과 도전성 와이어(140)를 통해서 전기적으로 연결될 수 있다. 상기 제1배선 패턴(112)은 구리(Cu), 티나늄(Ti), 니켈(Ni) 및 팔라듐(Pd) 등이 사용될 수 있으나, 여기서 그 금속 재질을 한정하는 것은 아니다.
상기 제1솔더 마스크(113)는 상기 제1절연층(111)의 상면(111a)에서 상기 제1배선 패턴(112)의 외주연에 일정두께로 형성되어, 상기 제1배선 패턴(112)을 외부환경으로부터 보호한다. 즉, 상기 제1솔더 마스크(113)는 상기 제1절연층(111)의 상면(111a)에 형성되며, 상기 제1배선 패턴(112)의 일부를 외부로 노출 시킨다. 상기 제1솔더 마스크(113)는 통상의 폴리이미드(Polyimide), 에폭시(epoxy), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), 산화막, 질화막 및 그 등가물중 선택된 어느 하나로 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 제2배선 패턴(114)은 상기 제1절연층(111)의 하면(111b)에 형성된다. 상기 제2배선 패턴(114)은 상기 도전성 비아(116)를 통해서 상기 제1배선 패턴(112)과 전기적으로 연결된다. 그리고 상기 제2배선 패턴(114)은 상기 솔더볼(160)과 전기적으로 연결된다. 이러한 제2배선 패턴(114)은 상기 제1배선 패턴(112)과 동일한 재질로 이루어질 수 있으므로, 재질에 관한 설명을 생략한다.
상기 제2솔더 마스크(115)는 상기 제1절연층(111)의 하면(111b)에서 상기 제2배선 패턴(114)의 외주연에 일정두께로 형성되어, 상기 제2배선 패턴(114)을 외부환경으로부터 보호한다. 즉, 상기 제2솔더 마스크(115)는 상기 제1절연층(111)의 하면(111b)에 형성되며, 상기 제2배선 패턴(114)의 일부를 외부로 노출 시킨다. 상기 제2솔더 마스크(115)는 상기 제2배선 패턴(114)에 솔더볼(160)이 용착될 때, 상기 솔더볼(160)의 위치가 변화하지 않도록 한다. 상기 제2솔더 마스크(115)는 상기 제1솔더 마스크(113)와 동일한 재질로 이루어질 수 있으므로, 재질에 관한 설명을 생략한다.
상기 도전성 비아(116)는 상기 제1절연층(111)의 상면(111a)과 하면(111b)사이를 관통한다. 그러므로 상기 도전성 비아(116)는 상기 제1절연층(111)의 상면(111a)에 형성된 제1배선 패턴(112)과 상기 제1절연층(111)의 하면(111b)에 형성된 제2배선 패턴(114) 사이를 전기적으로 연결한다. 그리고 상기 도전성 비아(116)는 상기 제1절연막(111) 내부의 금속 배선과 전기적으로 연결되어, 상기 제1배선 패턴(112)과 상기 제2배선 패턴(114) 사이의 전기적 연결을 재배선 할 수 있다.
상기 인터포저(120)는 제2절연층(121) 및 상기 제2절연층(121)의 상면에 형성된 다수의 배선 패턴(122)을 포함한다. 상기 인터포저(120)는 상기 회로 기판(110)과 상기 반도체다이(130) 사이에 개재되어, 상기 회로 기판(110)과 상기 반도체다이(130)를 전기적으로 연결한다. 상기 인터 포저(120)는 일면에만 배선 패턴(122)이 형성된 단면 기판(Single Side PCB)이다.
상기 제2절연층(121)은 평평한 상면(121a)과 상기 상면(121a)의 반대면인 평평한 하면(121b)으로 이루어진다. 상기 제2절연층(121)은 상기 회로 기판(111)에 접착제(123)로 접착될 수 있다. 즉, 상기 제2절연층(121)은 상기 제1절연막(111)의 상면(111a)에 형성된 상기 제1솔더 마스크(113)에 접착제(123)로 접착될 수 있다. 상기 접착제(123)는 통상의 액상 에폭시 접착제, 접착 필름, 접착테이프 및 그 등가물중 선택된 어느 하나를 이용할 수 있으며, 여기서 그 종류를 한정하는 것은 아니다.
상기 배선 패턴(122)은 상기 제2절연층(121)의 상면(121a)에 형성된다. 그리고 상기 배선 패턴(122)은 상기 반도체다이(130)의 본드 패드(131)와 도전성 와이어(140)를 통해서 전기적으로 연결될 수 있다. 그리고 상기 배선 패턴(122)은 상기 회로 기판(110)의 제1배선 패턴(112)과 도전성 와이어(140)를 통해서 전기적으로 연결될 수 있다. 상기 제1배선 패턴(122)은 구리(Cu), 티나늄(Ti), 니켈(Ni) 및 팔라듐(Pd) 등이 사용될 수 있으나, 여기서 그 금속 재질을 한정하는 것은 아니다.
그리고 상기 인터포저(120)는 상기 제2절연층(121)의 상면(121a)에는 상기 배선 패턴(122)을 외부환경으로부터 보호하기 위한 솔더 마스크가 더 형성될 수 있다.
상기 인터포저(120)는 상기 회로 기판(110)과 상기 반도체다이(130) 사이를 직접 연결할 때, 제1배선 패턴(112)이 일정 면적에만 한정되는 것을 방지할 수 있다. 즉, 상기 인터포저(120)는 상기 회로 기판(110)과 상기 반도체다이(130) 사이에 개재되어 상기 회로 기판(110)의 제1배선 패턴(112)과 상기 반도체다이(130)의 본드 패드(131)의 연결을 용이하게 할 수 있다.
그리고 상기 인터포저(120)는 상기 회로 기판(110)과 상기 반도체다이(130) 사이에 개재되어, 다층 회로 기판의 금속 배선층을 줄일 수 있다. 즉, 상기 인터포저(120)는 상기 회로 기판(110)의 디자인을 간소화 시킬 수 있다.
예를 들어서, 상기 인터포저(120)는 4층의 금속 배선층을 갖는 상기 회로 기판(110)과 접착되어, 6층의 금속 배선층을 갖는 회로기판과 동일한 밀집도 및 실장률을 가질 수 있다.
그리고 상기 반도체다이(130)는 평평한 상면(130a)과, 상기 상면(130a)의 반대면으로서 평평한 하면(130b)을 가지며, 상기 상면(130a)에는 적어도 하나의 본드 패드(131)가 형성된다. 상기 반도체다이(130)의 본드 패드(131)는 상기 도전성 와이어(140)를 통해서 상기 회로 기판(110)의 제1배선 패턴(112) 또는 인터포저(120)의 배선 패턴(122)과 각각 전기적으로 연결된다. 상기 반도체다이(130)의 하면(130b)은 상기 인터포저(120)의 제2절연층(121)의 상면(121a)과 접착제(132)로 접착될 수 있다. 상기 접착제(132)는 통상의 액상 에폭시 접착제, 접착 필름, 접착테이프 및 그 등가물중 선택된 어느 하나를 이용할 수 있으며, 여기서 그 종류를 한정하는 것은 아니다.
상기 도전성 와이어(140)는 상기 회로 기판(110)의 제1배선 패턴(112)과 상기 인터포저(120)의 배선 패턴(122)을 상호간 전기적으로 연결한다. 그리고 상기 도전성 와이어(140)는 상기 회로 기판(110)의 제1배선 패턴(112)과 상기 반도체다이(130)의 본드 패드(131)를 상호간 전기적으로 연결한다. 그리고 상기 도전성 와이어(140)는 상기 인터포저(120)의 배선 패턴(122)과 상기 반도체다이(130)의 본드 패드(131)를 상호간 전기적으로 연결한다. 즉, 상기 도전성 와이어(140)는 상기 회로 기판(110)과 상기 인터포저(120) 사이, 상기 회로 기판(110)과 상기 반도체다이(130) 사이 및 상기 인터포저(120)와 상기 반도체다이(130) 사이를 각각 전기적으로 연결한다. 그리고 이러한 상기 도전성 와이어(140)는 상기 인캡슐란트(150)로 인캡슐레이션 된다. 상기 도전성 와이어(140)는 금(Au), 알루미늄(Al) 및 구리(Cu) 어느 하나 또는 그 합금을 이용하게 되는데, 본 발명에서 이를 한정하는 것은 아니다. 상기 도전성 와이어(140)는 바람직하게는 금(Au)으로 형성하는데, 연성과 전기전도도가 다른 금속에 비해서 높아서, 도전성 와이어(140)를 얇게 형성할 수 있으며, 얇게 형성하여도 전기전도도가 높아 와이어 본딩시에 용이하기 때문이다.
상기 인캡슐란트(150)는 상기 회로 기판(110), 상기 인터포저(120), 상기 반도체다이(130) 및 상기 도전성 와이어(140)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션(encapsulation)한다. 즉, 상기 인캡슐란트(150)는 상기 회로 기판(110)의 제1배선 패턴(112)과 제1솔더 마스크(113), 상기 인터포저(120), 상기 반도체다이(130) 및 상기 도전성 와이어(140)를 인캡슐레이션 한다. 그러므로 인캡슐란트(150)는 상기 회로 기판(110)의 제2배선 패턴(114)을 외부로 노출시킨다.
상기 솔더볼(160)은 상기 회로 기판(110)의 상기 제2배선 패턴(114)에 용착된다. 상기 솔더볼(160)은 상기 도전성 비아(116), 상기 제1배선 패턴(112) 및 도전성 와이어(140)를 통해서 상기 반도체다이(120)와 전기적으로 연결될 수 있다. 그리고 상기 솔더볼(160)은 상기 도전성 비아(116), 상기 제1배선 패턴(112), 상기 인터포저(120) 및 상기 도전성 와이어(140)를 통해서 상기 반도체다이(120)와 전기적으로 연결될 수 있다. 상기 솔더볼(350)은 주석/납, 납 없는 주석 및 그 등가물중 선택된 어느 하나로 형성될 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.
도 2를 참조하면, 도 1의 반도체 패키지의 제조 방법을 도시한 순서도가 도시되어 있다.
도 2에서 도시된 바와 같이 반도체 패키지의 제조 방법은 기판 준비 단계(S1), 인터포저 어태치 단계(S2), 반도체다이 어태치 단계(S3), 와이어 본딩 단계(S4), 인캡슐레이션 단계(S5) 및 솔더볼 용착 단계(S6)를 포함한다. 이러한, 상기 반도체 패키지의 제조방법은 하기할 도 3a 내지 도 3f를 참조하여 자세히 설명하고자 한다.
도 3a 내지 도 3f를 참조하면, 도 2에 도시된 반도체 패키지의 제조 방법을 도시한 단면도가 도시되어 있다.
도 3a에 도시된 바와 같이, 상기 기판 준비 단계(S1)에서는 평평한 상면(111a)과 상기 상면(111a)의 반대면으로서 평평한 하면(111b)을 갖는 제1절연층과, 상기 제1절연층(111)의 상면(111a)과 하면(111b) 사이를 관통하는 적어도 하나의 도전성 비아(116)가 형성된 회로기판(110)을 준비한다. 그리고 상기 제1절연층(111)의 상면(111a)에는 적어도 하나의 제1배선 패턴(112)을 형성한다. 그리고 상기 제1절연층(111)의 상면(111a)에는 상기 제1배선 패턴(112)의 일부가 외부로 노출되도록, 상기 제1배선 패턴(112)의 외주연에 제1솔더 마스크(113)를 형성한다. 그리고 상기 제1절연층(111)의 하면(111b)에는 적어도 하나의 제2배선 패턴(114)을 형성하고, 상기 제2배선 패턴(114)의 외주연에는 제2솔더 마스크(115)를 형성하여 회로 기판(110)을 준비한다. 이때, 상기 제1절연층(111)의 상면(111a)에 형성된 제1배선 패턴(112)은 상기 도전성 비아(116)를 통해서 상기 하면(111b)에 형성된 제2배선 패턴(114)과 전기적으로 연결된다.
도 3b에 도시된 바와 같이, 상기 인터포저 어태치 단계(S2)에서는 제2절연층(121)의 상면(121a)에 다수의 배선패턴(122)이 형성된 인터포저(120)를 상기 회로 기판(110)에 안착 시킨다. 이때 상기 인터포저(120)의 하면(121b)은 상기 회로 기판(110)의 제1솔더 마스크(113)에 접착제(123)로 접착될 수 있다. 상기 인터포저(120)는 이송부재(미도시)에 흡착하여 상기 회로 기판(110)의 상부로 이송할 수 있지만, 여기서 그 방법을 한정하는 것은 아니다. 상기 접착제(123)는 통상의 액상 에폭시 접착제, 접착 필름, 접착테이프 및 그 등가물중 선택된 어느 하나를 이용할 수 있으며, 여기서 그 종류를 한정하는 것은 아니다.
도 3c에 도시된 바와 같이, 상기 반도체다이 어태치 단계(S3)에서는 다수의 본드 패드(131)가 상면(130a)에 형성된 반도체다이(130)를 상기 인터포저(120)에 안착시킨다. 이때 상기 반도체다이(130)의 하면(121b)은 상기 인터포저(120)의 제2절연막(121)의 상면(121a)에 접착제(132)로 접착될 수 있다. 상기 반도체다이(130)는 이송부재(미도시)에 흡착하여 상기 인터포저(120)의 상부로 이송할 수 있지만, 여기서 그 방법을 한정하는 것은 아니다.
도 3d에 도시된 바와 같이, 상기 와이어 본딩 단계(S4)에서는 도전성 와이어(140)를 이용하여 상기 회로 기판(110)과 상기 인터포저(120) 사이, 상기 회로 기판(110)과 상기 반도체다이(130) 사이 및 상기 인터포저(120)와 상기 반도체다이(130) 사이를 각각 전기적으로 연결한다. 즉, 상기 도전성 와이어는 상기 회로 기판(110)의 제1배선 패턴(112)과 상기 인터포저(120)의 배선 패턴(122)을 상호간 전기적으로 연결한다. 그리고 상기 도전성 와이어(140)는 상기 회로 기판(110)의 제1배선 패턴(112)과 상기 반도체다이(130)의 본드 패드(131)를 상호간 전기적으로 연결한다. 그리고 상기 도전성 와이어(140)는 상기 인터포저(120)의 배선 패턴(122)과 상기 반도체다이(130)의 본드 패드(131)를 상호간 전기적으로 연결한다.
도 3e에 도시된 바와 같이, 상기 인캡슐레이션 단계(S5)에서는 상기 회로 기판(110), 상기 인터포저(120), 상기 반도체다이(130) 및 상기 도전성 와이어(140)를 인캡슐란트(150)를 이용하여 인캡슐레이션 한다. 즉, 상기 인캡슐란트(150)는 상기 회로 기판(110)의 제1배선 패턴(112)과 제1솔더 마스크(113), 상기 인터포저(120), 상기 반도체다이(130) 및 상기 도전성 와이어(140)를 인캡슐레이션 한다. 그러므로 상기 인캡슐란트(150)는 상기 회로 기판(110)의 상부는 인캡슐레이션하고, 상기 회로 기판(110)의 하부는 외부로 노출시킨다.
도 3f에 도시된 바와 같이, 상기 솔더볼 용착 단계(S6)에서는 상기 회로 기판(110)의 제2배선 패턴(114)에 솔더볼(160)을 용착한다. 예를 들면, 상기 제2배선 패턴(114)에 점도가 있는 휘발성 플럭스(flux)를 도포한 후, 그것에 솔더볼(160)을 임시로 안착한다. 이후, 반도체 패키지(100)를 대략 100 내지 300℃의 온도를 갖는 퍼니스(furnace)에 넣었다 꺼냄으로써, 상기 솔더볼(160)이 상기 제2배선 패턴(114)에 강하게 전기적 및 기계적으로 접속되도록 한다. 물론, 상기 퍼니스 내에서 상기 플럭스는 모두 휘발되어 제거된다. 상기 솔더볼(160)은 상기 회로 기판(110), 인터포저(120) 및 도전성 와이어(140)를 통해서 상기 반도체다이(130)와 전기적으로 연결될 수 있다. 그리고 상기 솔더볼(160)은 상기 회로 기판(110) 및 도전성 와이어(140)를 통해서 상기 반도체다이(130)와 전기적으로 연결될 수 있다. 그리고 상기 반도체 패키지(100)의 반도체다이(130)는 상기 솔더볼(160)을 통해서 외부 장치(미도시)에 실장 되어, 외부 장치와 전기적으로 연결될 수 있다.
도 4를 참조하면, 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도가 도시되어 있다.
도 4에서 도시된 바와 같이 반도체 패키지(200)는 회로 기판(210), 금속층(220), 다수의 본드 패드(131)가 형성된 반도체다이(130), 도전성 와이어(240), 인캡슐란트(150) 및 솔더볼(160)을 포함한다. 상기 반도체 패키지(200)의 반도체다이(130), 인캡슐란트(150) 및 솔더볼(160)은 상기 도 1에 도시된 반도체 패키지(100)와 동일하다. 그러므로 반도체 패키지(200)에서 반도체 패키지(100)와 상이한 회로 기판(210), 금속층(220) 및 도전성 와이어(240)를 위주로 설명하고자 한다.
상기 회로 기판(210)은 제1절연층(211), 상기 제1절연층(211)의 상면에 형성된 다수의 제1배선 패턴(212), 상기 제1절연층(211)에서 하면에 형성된 다수의 제2배선 패턴(214)을 포함한다. 그리고 상기 회로 기판(210)은 상기 제1배선 패턴(212)과 상기 제2배선 패턴(214)을 전기적으로 연결하는 도전성 비아(216)를 더 포함한다. 그리고 상기 회로 기판(210)은 상기 제1절연층(211)의 상면에 형성되어 상기 제1배선 패턴(212)의 일부를 노출시키는 제1솔더 마스크(213) 및 상기 제1절연층(211)의 하면에 형성되어 상기 제2배선 패턴(214)의 일부를 노출시키는 제2솔더 마스크(215)를 더 포함한다.
상기 제1절연층(211)은 평평한 상면(211a)과 상기 상면(211a)의 반대면인 평평한 하면(211b)으로 이루어진다.
상기 제1배선 패턴(212)은 상기 제1절연층(211)의 상면(211a)에 형성된다. 상기 제1배선 패턴(212)은 구리(Cu), 티나늄(Ti), 니켈(Ni) 및 팔라듐(Pd) 등이 사용될 수 있으나, 여기서 그 금속 재질을 한정하는 것은 아니다. 상기 제1배선 패턴(212)은 상기 반도체다이(130)와 전기적으로 연결된 시그널 패턴(212a, 212b) 및 상기 금속층(220)과 접착된 그라운드 패턴(212c)으로 이루어진다. 그리고 상기 시그널 패턴(212a, 212b)은 도전성 와이어(240)를 통해 상기 반도체다이(130)와 전기적으로 연결된 제1시그널 패턴(212a)과 상기 제1시그널 패턴(212a)과 재배선층(212d)을 통해 전기적으로 연결된 제2시그널 패턴(212b)으로 이루어진다.
상기 제1시그널 패턴(212a)은 상기 제1솔더 마스크(213)의 상부로 노출된다. 상기 제1시그널 패턴(212a)은 도전성 비아(216)를 통해서 상기 제2배선 패턴(214)과 전기적으로 연결될 수 있다. 상기 제1시그널 패턴(212a)은 재배선층(212d), 제2시그널 패턴(212b) 및 도전성 비아(216)를 통해서 상기 제2배선 패턴(214)과 전기적으로 연결될 수 있다. 즉, 상기 제1시그널 패턴(212a)은 도전성 비아(216)와 직접 연결되거나, 재배선층(212d) 및 제2시그널 패턴(212b)을 통해서 연결될 수 있다. 이때, 상기 제2시그널 패턴(212b)과 전기적으로 연결된 제1시그널 패턴(212a)은 도전성 비아(216)와 직접 연결되지 않아도 제2시그널 패턴(212b)을 통해서 도전성 비아(216)와 전기적으로 연결될 수 있다. 그러므로 상기 회로 기판(210)은 도전성 비아가(216)의 개수를 줄이고, 집적도를 높일 수 있다. 그리고 상기 회로 기판(210)은 제2시그널 패턴(212b)을 형성하여 복수의 입출력 패드를 확보할 수 있다.그리고 상기 제1시그널 패턴(212a)은 상기 도전성 와이어(240)를 통해서 상기 반도체다이(130)와 전기적으로 연결될 수 있다. 이때, 상기 제1시그널 패턴(212a)은 상기 금속층(220)과 이격되어 배치되므로 상기 금속층(220)과 전기적으로 분리된다.
상기 제2시그널 패턴(212b)은 상기 제1솔더 마스크(213)의 내측에 위치하고, 상기 제1솔더 마스크(213)의 상부에 금속층(220)이 접착된다. 즉, 상기 제2시그널 패턴(212b)은 상기 제1절연막(211)과 상기 제1솔더 마스크(213) 사이에 개재되며, 상기 제1솔더 마스크(213)에 의해서 상기 금속층(220)과 전기적으로 분리된다. 이러한 제2시그널 패턴(212b)은 상기 제1시그널 패턴(212a)과 재배선층(212d)을 통해서 전기적으로 연결된다. 그리고 상기 제2시그널 패턴(212b)은 도전성 비아(216)를 통해서 제2배선 패턴(214)과 전기적으로 연결될 수 있다. 상기 회로 기판(210)은 제2시그널 패턴(212b)이 형성되어, 상기 제1배선 패턴(212)이 형성되는 영역을 제1시그널 패턴(212a)이 형성된 상기 금속층(220)의 외주연인 일정 면적만으로 한정하지 않는다. 그러므로 상기 회로 기판(210)은 넓은 영역에 입출력 패턴을 형성할 수 있으므로, 각 입출력 패턴이 전기적으로 단락되는 것을 방지하고, 소형화될 수 있다.
상기 그라운드 패턴(212c)은 상기 제1솔더 마스크(213)의 상부로 노출되며, 상기 제2배선 패턴(214)과 도전성 비아(216)를 통해서 전기적으로 연결된다. 상기 그라운드 패턴(212c)은 상기 금속층(220)의 하부에 위치하며, 도전성 접착제(221)를 통해서 상기 금속층(220)과 전기적으로 연결된다.
상기 제1솔더 마스크(213)는 상기 제1절연층(211)의 상면(211a)에서 상기 제1배선 패턴(212)의 외주연에 일정두께로 형성되어, 상기 제1배선 패턴(212)을 외부환경으로부터 보호한다. 상기 제1솔더 마스크(213)는 상기 제1시그널 패턴(212a)과 상기 그라운드 패턴(212c)의 일부를 외부로 노출시키고, 상기 제2시그널 패턴(212b)을 모두 덮는다. 상기 제1솔더 마스크(213)는 통상의 폴리이미드(Polyimide), 에폭시(epoxy), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), 산화막, 질화막 및 그 등가물중 선택된 어느 하나로 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 제2배선 패턴(214)은 상기 제1절연층(211)의 하면(211b)에 형성된다. 상기 제2배선 패턴(214)은 상기 도전성 비아(216)를 통해서 상기 제1배선 패턴(212)과 전기적으로 연결된다. 그리고 상기 제2배선 패턴(214)은 상기 솔더볼(160)과 전기적으로 연결된다. 상기 제2배선 패턴(214)은 도전성 비아(216) 및 제2시그널 패턴(212b)을 통해서 제1시그널 패턴(212a)과 전기적으로 연결될 수 있다. 그리고 상기 제2배선 패턴(214)은 상기 도전성 비아(216)를 통해서 상기 제1시그널 패턴(212a)과 전기적으로 연결될 수 있다. 즉, 상기 제1시그널 패턴(212a)은 제2시그널 패턴(212b)을 통해서 상기 제2배선 패턴(214)과 전기적으로 연결되거나 제2시그널 패턴(212b)을 통하지 않고 제2배선 패턴(214)과 전기적으로 연결될 수 있다. 이러한 제2배선 패턴(214)은 상기 제1배선 패턴(212)과 동일한 재질로 이루어질 수 있으므로, 재질에 관한 설명을 생략한다.
상기 제2솔더 마스크(215)는 상기 제1절연층(211)의 하면(211b)에서 상기 제2배선 패턴(214)의 외주연에 일정두께로 형성되어, 상기 제2배선 패턴(214)을 외부환경으로부터 보호한다. 즉, 상기 제2솔더 마스크(215)는 상기 제1절연층(211)의 하면(211b)에 형성되며, 상기 제2배선 패턴(214)의 일부를 외부로 노출 시킨다. 상기 제2솔더 마스크(215)는 상기 제2배선 패턴(214)에 솔더볼(160)이 용착될 때, 상기 솔더볼(160)의 위치가 변화하지 않도록 한다. 상기 제2솔더 마스크(215)는 상기 제1솔더 마스크(213)와 동일한 재질로 이루어질 수 있으므로, 재질에 관한 설명을 생략한다.
상기 도전성 비아(216)는 상기 제1절연층(211)의 상면(211a)과 하면(211b)사이를 관통한다. 상기 도전성 비아(216)는 상기 제1절연층(211)의 상면(211a)에 형성된 상기 제1배선 패턴(212)과 상기 제1절연층(211)의 하면(211b)에 형성된 제2배선 패턴(214) 사이를 전기적으로 각각 연결한다.
상기 금속층(220)은 일정두께를 갖는 판 형상으로 도전성 접착제(221)를 통해서 상기 회로 기판(210)의 제1솔더 마스크(213)에 접착된다. 즉, 상기 금속층(220)과 상기 도전성 접착제(221)는 상기 금속층(220)과 상기 제1솔더 마스크(213) 사이에 개재된다. 이때, 상기 그라운드 패턴(212c)은 상기 제1솔더 마스크(213) 상부로 노출되어, 상기 도전성 접착제(221)를 통해서 상기 금속층(220)과 전기적으로 연결된다. 그리고 상기 제1시그널 패턴(212a)은 상기 금속층(220)의 상부로 노출되며, 상기 제1솔더 마스크(213)를 통해서 상기 금속층(220)과 전기적으로 분리된다. 그리고 상기 제2시그널 패턴(212b)은 제1솔더 마스크(213)의 내측에 위치하므로 상기 금속층(220)과 전기적으로 분리된다. 상기 금속층(220)은 상기 제1시그널 패턴(212a)과 그라운드 패턴(212c)의 상부와 대응되는 제1솔더 마스크(213)에 접착될 수 있다. 상기 도전성 접착제(221)는 접착제 성분에 도전성 금속이 포함된 전기 전도성이 있는 접착제로 바람직하게는 도전성 에폭시일 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 금속층(220)은 도전성 와이어(240)를 통해서 상기 반도체다이(130)의 그라운드와 전기적으로 연결된다. 상기 반도체다이(130)의 그라운드는 직접 제1배선 패턴(212)과 연결되지 않고, 상기 금속층(220)을 통해서 그라운드를 일괄적으로 연결된다. 그리고 상기 금속층(220)은 반도체 패키지가 요구하는 개수만큼 상기 그라운드 패턴(212c)과 전기적으로 연결될 수 있다. 그러므로 상기 반도체 패키지(200)의 그라운드를 위해 사용되는 그라운드 패턴(212c) 또는 외부 장치와 전기적으로 연결되는 제2배선 패턴(214)을 줄일 수 있다. 또한 그라운드 패턴(212c)이 금속층(220)과 접착제를 통해서 전기적으로 연결되므로, 도전성 와이어(240)의 길이가 짧아지게 되고, 그라운드 면적이 증가하게 됨으로써, 반도체 패키지(200)의 그라운드 특성이 우수하게 된다. 그리고 반도체 패키지(200)는 상기 금속층(220)의 하부 영역에 제2시그널 패턴(212b)이 형성되므로 제1배선 패턴(212)이 형성되는 영역을 상기 금속층(220)의 외주연인 일정 면적에만 한정하는 것을 방지할 수 있다. 그러므로 상기 반도체 패키지(200)의 집적도를 높이면서 사이즈를 줄일 수 있다.상기 금속층(220)은 바람직하게 알루미늄으로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 도전성 와이어(240)는 상기 회로 기판(210)의 제1시그널 패턴(212a)과 상기 반도체다이(130)의 본드 패드(131)를 상호간 전기적으로 연결한다. 그리고 상기 도전성 와이어(240)는 상기 금속층(220)과 상기 반도체다이(130)의 본드 패드(131)를 상호간 전기적으로 연결한다. 즉, 상기 도전성 와이어(240)는 상기 제1시그널 패턴(212a)과 상기 반도체다이(130) 사이 및 상기 금속층(220)과 상기 반도체다이(130) 사이를 각각 전기적으로 연결한다. 그리고 이러한 상기 도전성 와이어(240)는 상기 인캡슐란트(150)로 인캡슐레이션 된다. 상기 도전성 와이어(240)는 금(Au), 알루미늄(Al) 및 구리(Cu) 어느 하나 또는 그 합금을 이용하게 되는데, 본 발명에서 이를 한정하는 것은 아니다. 상기 도전성 와이어(240)는 바람직하게는 금(Au)으로 형성하는데, 연성과 전기전도도가 다른 금속에 비해서 높아서, 도전성 와이어(240)를 얇게 형성할 수 있으며, 얇게 형성하여도 전기전도도가 높아 와이어 본딩시에 용이하기 때문이다.
상기 반도체 패키지(200)는 도전성 와이어(240)의 본딩 상태를 확인하기 위해서 와이어 본딩 감지 장치(Wire Bonding Monitoring System)를 이용한다. 여기서, 상기 와이어 본딩 감지 장치(WBMS)는 접지로 인가되는 전류에 의해서 와이어의 본딩 상태를 검사하는 장치이다. 상기 반도체 패키지(200)는 반도체다이(130)의 그라운드가 금속층(220) 및 도전성 접착제(221)를 통해서 회로 기판(210)과 전기적으로 연결되어 있으므로, 별도의 그라운드 본딩 없이 상기 와이어 본딩 감지 장치를 통해서 와이어 본딩 상태를 확인할 수 있다.
도 5를 참조하면, 도 4의 반도체 패키지의 제조 방법을 도시한 순서도가 도시되어 있다.
도 5에서 도시된 바와 같이 반도체 패키지의 제조 방법은 기판 준비 단계(S1), 금속층 접착 단계(S21), 반도체다이 어태치 단계(S3), 와이어 본딩 단계(S4), 인캡슐레이션 단계(S5) 및 솔더볼 용착 단계(S6)를 포함한다. 이러한, 상기 반도체 패키지의 제조방법은 하기할 도 6a 내지 도 6f를 참조하여 자세히 설명하고자 한다.
도 6a 내지 도 6f를 참조하면, 도 5에 도시된 반도체 패키지의 제조 방법을 도시한 단면도가 도시되어 있다.
도 6a에 도시된 바와 같이, 상기 기판 준비 단계(S1)에서는 평평한 상면(211a)과 상기 상면(211a)의 반대면으로서 평평한 하면(211b)을 갖는 제1절연층과, 상기 제1절연층(211)의 상면(211a)과 하면(211b) 사이를 관통하는 적어도 하나의 도전성 비아(216)가 형성된 회로기판(210)을 준비한다. 그리고 상기 제1절연층(211)의 상면(211a)에는 다수의 제1배선 패턴(212)을 형성한다. 상기 제1배선 패턴(212)은 금속층(220) 또는 상기 반도체다이(130)와 전기적으로 연결된 시그널 패턴(212a, 212b) 및 상기 금속층(220)과 접착된 그라운드 패턴(212c)으로 이루어진다. 그리고 상기 시그널 패턴(212a, 212b)은 도전성 와이어(240)를 통해 상기 반도체다이(130)와 전기적으로 연결된 제1시그널 패턴(212a)과 상기 제1시그널 패턴(212a)과 전기적으로 연결된 제2시그널 패턴(212b)으로 이루어진다. 그리고 상기 제1절연층(211)의 상면(211a)에는 상기 제1시그널 패턴(212a)의 일부가 외부로 노출되도록 제1솔더 마스크(213)를 형성한다. 이때, 상기 제1솔더 마스크(213)는 패터닝 되어 상기 그라운드 패턴(212c)이 외부로 노출시킨다. 그리고 상기 제1절연층(211)의 하면(211b)에는 적어도 하나의 제2배선 패턴(214)을 형성하고, 상기 제2배선 패턴(214)의 외주연에는 제2솔더 마스크(215)를 형성하여 회로 기판(210)을 준비한다. 이때, 상기 제1절연층(211)의 상면(211a)에 형성된 제1배선 패턴(212)은 상기 도전성 비아(216)를 통해서 상기 하면(211b)에 형성된 제2배선 패턴(214)과 각각 전기적으로 연결된다.
도 6b에 도시된 바와 같이, 상기 금속층 접착 단계(S21)에서는 상기 회로 기판(210)의 제1솔더 마스크(213)에 금속층(220)을 접착한다. 이때 상기 금속층(220)은 상기 회로 기판(210)의 제1솔더 마스크(213)에 도전성 접착제(221)로 접착될 수 있다. 상기 금속층(220)은 상기 제1솔더 마스크(213)의 상부로 노출된 상기 그라운드 패턴(212c)과 상기 도전성 접착제(221)를 통해서 전기적으로 연결된다. 이때 상기 제1시그널 패턴(212a)은 상기 금속층(220)의 상부로 노출되며, 상기 금속층(220)과 전기적으로 분리된다.
도 6c에 도시된 바와 같이, 상기 반도체다이 어태치 단계(S3)에서는 다수의 본드 패드(131)가 상면(130a)에 형성된 반도체다이(130)를 상기 금속층(220)에 안착시킨다. 이때 상기 반도체다이(130)의 하면(221b)은 상기 금속층(220)에 접착제(132)로 접착될 수 있다. 상기 반도체다이(130)는 이송부재(미도시)에 흡착하여 상기 인터포저(220)의 상부로 이송할 수 있지만, 여기서 그 방법을 한정하는 것은 아니다.
도 6d에 도시된 바와 같이, 상기 와이어 본딩 단계(S4)에서는 도전성 와이어(140)를 이용하여 상기 회로 기판(210)과 상기 반도체다이(130) 사이 및 상기 금속층(220)과 상기 반도체다이(130) 사이를 각각 전기적으로 연결한다. 즉, 상기 도전성 와이어는 상기 회로 기판(210)의 제1시그널 패턴(212a)과 상기 반도체다이(130)의 본드 패드(131)를 상호간 전기적으로 연결한다. 그리고 상기 도전성 와이어(240)는 상기 금속층(220)과 상기 반도체다이(130)의 본드 패드(131)를 상호간 전기적으로 연결한다.
도 6e에 도시된 바와 같이, 상기 인캡슐레이션 단계(S5)에서는 상기 회로 기판(210), 상기 금속층(220), 상기 반도체다이(130) 및 상기 도전성 와이어(240)를 인캡슐란트(150)를 이용하여 인캡슐레이션 한다. 즉, 상기 인캡슐란트(150)는 상기 회로 기판(210)의 제1배선 패턴(212)과 제1솔더 마스크(213), 상기 금속층(220), 상기 반도체다이(130) 및 상기 도전성 와이어(240)를 인캡슐레이션 한다. 그러므로 상기 인캡슐란트(150)는 상기 회로 기판(210)의 상부는 인캡슐레이션하고, 상기 회로 기판(210)의 하부는 외부로 노출시킨다.
도 6f에 도시된 바와 같이, 상기 솔더볼 용착 단계(S6)에서는 상기 회로 기판(210)의 제2배선 패턴(214)에 솔더볼(160)을 용착한다. 예를 들면, 상기 제2배선 패턴(214)에 점도가 있는 휘발성 플럭스(flux)를 도포한 후, 그것에 솔더볼(160)을 임시로 안착한다. 이후, 반도체 패키지(200)를 대략 100 내지 300℃의 온도를 갖는 퍼니스(furnace)에 넣었다 꺼냄으로써, 상기 솔더볼(160)이 상기 제2배선 패턴(214)에 강하게 전기적 및 기계적으로 접속되도록 한다. 물론, 상기 퍼니스 내에서 상기 플럭스는 모두 휘발되어 제거된다. 상기 솔더볼(160)은 상기 회로 기판(210), 금속층(220) 및 도전성 와이어(240)를 통해서 상기 반도체다이(130)와 전기적으로 연결될 수 있다. 그리고 상기 솔더볼(160)은 상기 회로 기판(210) 및 도전성 와이어(240)를 통해서 상기 반도체다이(130)와 전기적으로 연결될 수 있다. 그리고 상기 반도체 패키지(200)의 반도체다이(130)는 상기 솔더볼(160)을 통해서 외부 장치(미도시)에 실장 되어, 외부 장치와 전기적으로 연결될 수 있다.
이상에서 설명한 것은 본 발명에 의한 반도체 패키지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100, 200; 반도체 패키지
110; 회로 기판 120; 인터포저
220; 금속층 130,230; 반도체다이
140, 240; 도전성 와이어 150; 인캡슐란트
160; 솔더볼
110; 회로 기판 120; 인터포저
220; 금속층 130,230; 반도체다이
140, 240; 도전성 와이어 150; 인캡슐란트
160; 솔더볼
Claims (10)
- 제1절연층, 상기 제1절연층의 상면에 형성된 복수의 제1배선 패턴, 상기 제1절연층의 하면에 형성된 복수의 제2배선 패턴 및 상기 제1절연층의 상면에 형성되며 복수의 제1배선 패턴의 일부를 외부로 노출시키는 제1솔더 마스크를 포함하는 회로 기판;
상기 제1솔더 마스크의 상부에 접착되고, 적어도 하나의 상기 제1배선 패턴에 접착되어 전기적으로 연결된 금속층;
상기 금속층의 상면에 형성되며, 복수의 본드 패드가 형성된 반도체 다이;
상기 회로 기판, 상기 금속층 및 상기 반도체 다이 사이를 각각 전기적으로 연결하는 다수의 도전성 와이어;
상기 회로 기판, 상기 금속층 및 상기 도전성 와이어를 인캡슐레이션 하되, 상기 회로 기판의 제2배선 패턴이 노출되도록 하는 인캡슐란트; 및
상기 회로 기판의 제2배선 패턴에 용착된 솔더볼을 포함하여 이루어진 것을 특징으로 하는 반도체 패키지. - 제 1 항에 있어서,
상기 제1배선 패턴은
상기 금속층과 도전성 접착제로 접착된 그라운드 패턴; 및
상기 반도체 다이 또는 상기 금속층과 전기적으로 연결된 복수의 시그널 패턴으로 이루어진 것을 특징으로 하는 반도체 패키지. - 제 2 항에 있어서,
상기 그라운드 패턴은 상기 금속층의 하부에 위치하며, 상기 제1솔더 마스크 상부로 노출된 것을 특징으로 하는 반도체 패키지. - 제 3 항에 있어서,
상기 도전성 접착제는 상기 금속층과 상기 제1솔더 마스크 사이에 개재되어, 상기 그라운드 패턴과 상기 금속층을 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지. - 제 2 항에 있어서,
상기 시그널 패턴은
상기 반도체 다이와 상기 도전성 와이어를 통해서 전기적으로 연결되며, 상기 제1솔더 마스크 상부로 노출된 제1시그널 패턴; 및
상기 제1솔더 마스크로 모두 덮이며, 상기 제1시그널 패턴과 전기적으로 연결된 제2시그널 패턴을 포함하여 이루어진 것을 특징으로 하는 반도체 패키지. - 제 5 항에 있어서,
상기 도전성 와이어는, 상기 반도체 다이의 본드 패드와 상기 회로 기판의 제1시그널 패턴 사이 및 상기 반도체 다이의 본드 패드와 상기 금속층 사이를 각각 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지. - 제 5 항에 있어서,
상기 제2시그널 패턴은 상기 금속층의 하부에 위치하며, 상기 제1솔더 마스를 통해서 상기 금속층과 전기적으로 분리된 것을 특징으로 하는 반도체 패키지. - 제 5 항에 있어서,
상기 제1시그널 패턴은 상기 금속층과 이격되어 위치하며, 상기 금속층과 전기적으로 분리된 것을 특징으로 하는 반도체 패키지. - 제 1 항에 있어서,
상기 회로 기판은 상기 제1절연층의 상면과 하면을 관통하여 상기 제1배선 패턴과 상기 제2배선 패턴 사이를 전기적으로 연결하는 도전성 비아를 더 포함하는 것을 특징으로 하는 반도체 패키지. - 제 1 항에 있어서,
상기 회로 기판은
상기 제1절연층의 하면에서 형성되며, 상기 제2배선 패턴의 일부가 노출되도록 형성된 제2솔더 마스크를 더 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110027538A KR101054578B1 (ko) | 2011-03-28 | 2011-03-28 | 반도체 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110027538A KR101054578B1 (ko) | 2011-03-28 | 2011-03-28 | 반도체 패키지 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090049556A Division KR101153000B1 (ko) | 2009-06-04 | 2009-06-04 | 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110049753A KR20110049753A (ko) | 2011-05-12 |
KR101054578B1 true KR101054578B1 (ko) | 2011-08-04 |
Family
ID=44360782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110027538A KR101054578B1 (ko) | 2011-03-28 | 2011-03-28 | 반도체 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101054578B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM506365U (zh) | 2013-07-03 | 2015-08-01 | Rosenberger Hochfrequenztech | 晶粒封裝用的混合阻抗引線 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050023538A (ko) * | 2003-08-28 | 2005-03-10 | 삼성전자주식회사 | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 |
KR20060000106A (ko) * | 2004-06-28 | 2006-01-06 | 삼성전자주식회사 | 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법 |
KR100648040B1 (ko) | 2005-11-25 | 2006-11-23 | 삼성전자주식회사 | 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지 |
-
2011
- 2011-03-28 KR KR1020110027538A patent/KR101054578B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050023538A (ko) * | 2003-08-28 | 2005-03-10 | 삼성전자주식회사 | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 |
KR20060000106A (ko) * | 2004-06-28 | 2006-01-06 | 삼성전자주식회사 | 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법 |
KR100648040B1 (ko) | 2005-11-25 | 2006-11-23 | 삼성전자주식회사 | 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지 |
Also Published As
Publication number | Publication date |
---|---|
KR20110049753A (ko) | 2011-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11955459B2 (en) | Package structure | |
US8456021B2 (en) | Integrated circuit device having die bonded to the polymer side of a polymer substrate | |
US8067823B2 (en) | Chip scale package having flip chip interconnect on die paddle | |
US10319608B2 (en) | Package structure and method therof | |
KR20180065907A (ko) | 매립된 인덕터 또는 패키지를 갖는 집적 sip 모듈을 형성하는 반도체 소자 및 방법 | |
KR101411741B1 (ko) | 반도체 디바이스 | |
KR101011840B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
CN108461406B (zh) | 衬底结构、半导体封装结构及其制造方法 | |
US20240145346A1 (en) | Semiconductor device with through-mold via | |
US20080116588A1 (en) | Assembly and Method of Placing the Assembly on an External Board | |
KR100961309B1 (ko) | 반도체 패키지 | |
KR101153000B1 (ko) | 반도체 패키지 | |
US20220293482A1 (en) | Semiconductor device and manufacturing method thereof | |
US20170025386A1 (en) | Semiconductor device | |
KR100961310B1 (ko) | 반도체 패키지 | |
KR100961311B1 (ko) | 반도체 패키지 | |
KR20120122107A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101054578B1 (ko) | 반도체 패키지 | |
KR101394647B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR20100025750A (ko) | 반도체 패키지 | |
KR100961308B1 (ko) | 반도체 패키지 | |
KR101217375B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101011930B1 (ko) | 반도체 디바이스 | |
JP2011077200A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140709 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150708 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170712 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 8 |