KR20060000106A - 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법 - Google Patents

최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법 Download PDF

Info

Publication number
KR20060000106A
KR20060000106A KR1020040049002A KR20040049002A KR20060000106A KR 20060000106 A KR20060000106 A KR 20060000106A KR 1020040049002 A KR1020040049002 A KR 1020040049002A KR 20040049002 A KR20040049002 A KR 20040049002A KR 20060000106 A KR20060000106 A KR 20060000106A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
external connection
layer
main body
Prior art date
Application number
KR1020040049002A
Other languages
English (en)
Inventor
김형섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040049002A priority Critical patent/KR20060000106A/ko
Priority to US11/048,870 priority patent/US7420129B2/en
Publication of KR20060000106A publication Critical patent/KR20060000106A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/856—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85611—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

최외곽 수지층의 접착력을 향상시킨 인쇄 회로 기판과 그 제조방법 그리고 이러한 인쇄 회로 기판을 포함하는 반도체 패키지 및 그 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 따른 인쇄 회로 기판은, 절연성 물질로 형성되어 있는 하나 이상의 지지층이 적층되어 있는 본체, 본체의 외면에 형성되어 있는 다수의 외부 연결 패드 및 하나 이상의 지지층 각각의 표면에 형성되어 있거나 하나 이상의 지지층의 내부를 관통하도록 형성되어 있는 다수의 내부 연결 배선을 포함하는 다수의 금속 배선, 본체의 외면에 형성되어 있으며, 다수의 외부 연결 패드 각각을 노출시키는 다수의 개구가 형성되어 있는 최외곽 수지층 패턴 및 다수의 내부 연결 배선 중에서 본체의 외면에 형성되어 있는 제1 내부 연결 배선과 최외곽 수지층 패턴 사이에 개재되어 있는 금속 산화막을 포함한다.
반도체, 패키지, 인쇄 회로 기판, 최외곽 수지층

Description

최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그 제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지 및 그 제조방법{Printed circuit board with enhanced binding of outmost resin layers, method of manufacturing the PCB, a semiconductor package comprising the PCB and method of manufacturing the semiconductor package}
도 1은 본 발명의 일 실시예에 따른 인쇄 회로 기판에 대한 개략적인 단면도이다.
도 2a은 도 1의 A부분에 대한 확대도이다.
도 2b는 도 1의 B부분에 대한 확대도이다.
도 2c는 도 1의 C부분에 대한 확대도이다.
도 3은 본 발명의 다른 실시예에 따른 인쇄 회로 기판에 대한 개략적인 단면도이다.
도 4a 내지 도 4d는 본 발명의 제1 실시예에 따른 인쇄 회로 기판의 제조방법을 공정 순서에 따라 개략적으로 도시한 단면도이다.
도 5a 내지 도 5d는 본 발명의 제2 실시예에 따른 인쇄 회로 기판의 제조방법을 공정 순서에 따라 개략적으로 도시한 단면도이다.
도 6은 도 1에 도시된 인쇄 회로 기판을 포함하는 반도체 패키지에 대한 개 략적인 단면도이다.
도 7은 도 3에 도시된 인쇄 회로 기판을 포함하는 반도체 패키지에 대한 개략적인 단면도이다.
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 구체적으로는 반도체 패키지에 사용되는 인쇄 회로 기판(Printed Circuit Board, PCB)과 상기 인쇄 회로 기판을 이용하는 반도체 패키지 및 그것들의 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는 패키지용 기판, 상기 패키지용 기판의 일면에 접착되어 있는 반도체 칩 그리고 상기 패키지용 기판의 반대쪽 면에 접착되어 있는 솔더 볼(solder ball)과 같은 도전성 부재를 포함한다. 반도체 패키지의 종류에 따라서 반도체 칩과 솔더 볼은 패키지용 기판의 동일한 면에 접착되어 있을 수도 있다.
현재 패키지용 기판으로는 인쇄 회로 기판을 주로 사용한다. 인쇄 회로 기판은 하나 이상의 지지층이 적층되어 있는 본체(main body), 상기 하나 이상의 지지층 각각의 표면에 그리고 그 내부를 관통하도록 형성되어 있는 금속 배선 및 최외곽 수지층 패턴을 포함하여 구성된다. 상기 지지층은 유리 섬유 수지(glass-fiber resin)로 형성되어 있는 절연층이다. 그리고, 상기 금속 배선은 구리(Cu) 등의 도전성 물질로 형성되며, 반도체 패키지에서 반도체 칩과 솔더 볼을 전기적으로 연결시켜는 역할을 한다. 상기 최외곽 수지층 패턴은 포토 솔더 레지스트(Photo Solder Resist, PSR)와 같은 물질로 형성되는데, 상기 본체의 표면에 형성되어 있는 금속 배선이 대기에 노출되지 않도록 밀봉하는 역할을 한다. 그러나, 상기 최외곽 수지층 패턴에 형성되어 있는 다수의 개구(opening)에 의하여 상기 본체의 표면에 형성되어 있는 금속 배선 중에서 일부는 노출된다. 이렇게 노출된 금속 배선은 반도체 칩 또는 솔더 볼과 전기적으로 연결되는 외부 접속 단자로서의 역할을 한다. 그리고, 외부 접속 단자의 노출면 상에는 필요에 따라서 니켈/금(Ni/Au) 등과 같은 도금이 더 형성되어 있다.
그런데, 상기 인쇄 회로 기판의 최외곽 수지층 패턴은 금속 배선 특히 구리 배선과 접착력이 좋지 않은 문제점이 있다. 최외곽 수지층과 구리 배선과의 접착력이 나쁘면, 최외곽 수지층 패턴이 박리되어서 계면에서 틈이 생길 수가 있다. 뿐만 아니라, 반도칩을 인쇄 회로 기판에 부착할 때에 가하는 압력에 의하여, 최외곽 수지층 패턴 및/또는 구리 배선에 크랙이 발생할 수도 있다. 이러한 문제점들은 반도체 패키지의 수명 및 신뢰성을 떨어뜨릴 염려가 있다.
이러한 문제점을 해결하기 위하여 제시된 한 가지 방법은 구리 배선의 표면적을 넓혀서 접착력을 향상시키는 것이다. 예를 들어, 구리 배선의 표면에 화학 약품을 처리하여 표면의 일부를 식각함으로써 표면의 거칠기를 크게 만든다. 그러면, 최외곽 수지층 패턴과 구리 배선의 접촉 면적은 증가하고 그 결과 접착력은 증가한다. 그러나, 이러한 접착력의 증가는 구리 배선과 최외곽 수지층 패턴 사이의 물리적인 밀착력만을 향상시키는 것으로서, 최외곽 수지층 패턴과 구리 패턴과의 접착력을 향상시키는 데에는 일정한 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 금속 배선과 최외곽 수지층 패턴과의 접착력을 향상시켜서, 금속 배선과 최외곽 수지층 패턴과의 계면에서 틈이 생기는 현상 및 금속 배선과 최외곽 수지층 패턴에 크랙이 생기는 현상을 방지할 수 있는 인쇄 회로 기판 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 금속 배선과 최외곽 수지층 패턴과의 접착력을 향상시켜서, 금속 배선과 최외곽 수지층 패턴과의 계면에서 틈이 생기는 현상 및 금속 배선과 최외곽 수지층 패턴에 크랙이 생기는 현상을 방지하여 수명 및 신뢰도를 향상시킬 수 있는 반도체 패키지 및 그 제조방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 인쇄 회로 기판은 금속 배선과 최외곽 수지층 패턴 사이에 금속 산화막을 개재시킴으로써, 최외곽 수지층 패턴과 금속 배선 예컨대 포토 솔더 레지스트와 구리의 접합력을 향상시킨다.
본 발명의 일 실시예에 따른 인쇄 회로 기판은 본체, 다수의 금속 배선, 최외곽 수지층 패턴 및 금속 산화막을 포함하여 구성된다. 상기 본체는 절연성 물질로 형성되어 있는 하나 이상의 지지층이 적층되어 있는 구조이다. 그리고, 상기 다수의 금속 배선은 상기 본체의 외면에 형성되어 있는 다수의 외부 연결 패드 및 상기 하나 이상의 지지층 각각의 표면에 형성되어 있거나 상기 하나 이상의 지지층 의 내부를 관통하도록 형성되어 있는 다수의 내부 연결 배선을 포함한다. 그리고, 상기 밀봉층 패턴은 상기 본체의 외면에 형성되어 있으며, 상기 다수의 외부 연결 패드 각각을 노출시키는 다수의 개구가 형성되어 있다. 그리고, 상기 금속 산화막은 상기 다수의 내부 연결 배선 중에서 상기 본체의 외면에 형성되어 있는 제1 내부 연결 배선과 상기 최외곽 수지층 패턴 사이에 개재되어 있다.
상기한 실시예의 일 측면에 의하면, 상기 금속 배선은 구리로 형성되고, 상기 금속 산화막은 CuO막이거나 Cu2O막일 수 있다. 그리고, 상기 다수의 외부 연결 패드의 표면 상에는 Au층, Ni/Au층, Ni/Au/Sn층 또는 Ni/Au/Sn/Pb층과 같은 도금층이 더 형성되어 있을 수 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 인쇄 회로 기판의 제조방법은 먼저, 절연성 물질로 형성되어 있는 하나 이상의 지지층이 적층되어 있으며, 금속막이 외면에 형성되어 있는 본체를 준비한 다음, 상기 금속막을 패터닝하여 상기 본체의 외면에 형성되어 있는 다수의 외부 연결 패드와 다수의 내부 연결 배선을 포함하는 다수의 금속 배선을 형성한다. 그리고, 상기 다수의 금속 배선 표면에 금속 산화막을 형성한 뒤에 상기 금속 산화막이 형성된 상기 본체의 외면에 최외곽 수지층을 형성한다. 그리고, 상기 최외곽 수지층을 패터닝하여 상기 다수의 외부 연결 패드를 노출시키는 개구를 형성하고, 상기 다수의 외부 연결 패드 표면에 형성되어 있는 상기 금속 산화막을 제거한다.
상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 인쇄 회 로 기판의 제조방법은 절연성 물질로 형성되어 있는 하나 이상의 지지층이 적층되어 있으며, 금속막이 외면에 형성되어 있는 본체를 준비한 다음, 상기 금속막을 패터닝하여 상기 본체의 외면에 형성되어 있는 다수의 외부 연결 패드와 다수의 내부 연결 배선을 포함하는 다수의 금속 배선을 형성한다. 그리고, 상기 다수의 금속 배선이 형성되어 있는 상기 본체의 외면에 마스크층을 형성하고, 상기 마스크층을 패터닝하여 상기 다수의 내부 연결 배선을 노출시키는 마스크 패턴을 형성한다. 그리고, 상기 다수의 내부 연결 배선의 표면에 금속 산화막을 형성한 다음, 상기 마스크 패턴을 제거한다. 그리고, 상기 금속 산화막이 형성된 상기 본체의 외면에 최외곽 수지층을 형성하고, 상기 최외곽 수지층을 패터닝하여 상기 다수의 외부 연결 패드를 노출시키는 개구를 한정하는 최외곽 수지층 패턴을 형성한다.
상기한 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 패키지는 전술한 실시예에 따른 인쇄 회로 기판을 포함하는 반도체 패키지이다. 여기서, 반도체 패키지의 유형, 패키지되는 반도체 칩의 종류 및 개수에는 특별한 제한이 없다. 즉, 본 발명에 따른 반도체 패키지는 본 발명이 속하는 기술 분야에서 숙련된 자에게 알려져 있는 어떠한 방식의 반도체 패키지도 될 수가 있다. 예를 들어, 본 발명의 일 실시예에 따른 반도체 패키지는 전술한 본 발명의 인쇄 회로 기판, 상기 인쇄 회로 기판에 패키지되어 있으며, 상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 일부를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되는 반도체 칩 및 상기 인쇄 회로 기판에 접착되어 있으며, 상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 나머지를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되는 솔더 볼을 포함할 수 있다.
상기한 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 패키지의 제조방법은 전술한 실시예에 따라서 제조된 인쇄 회로 기판을 사용하여 반도체 패키지를 제조하는 방법이다. 여기서, 반도체 패키지의 유형, 패키지되는 반도체 칩의 종류, 개수 및 반도체 패키지 제조방법에는 특별한 제한이 없다. 즉, 본 발명의 반도체 패키지의 제조방법은 본 발명이 속하는 기술 분야에서 숙련된 자에게 알려져 있는 어떠한 유형의 반도체 패키지 제조방법일 수도 있다. 예를 들어, 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법은 전술한 본 발명에 따라 인쇄 회로 기판을 제조한 다음, 상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 일부를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되도록 상기 인쇄 회로 기판에 반도체 칩을 패키지하고, 그리고 상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 나머지를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되도록 솔더 볼을 형성한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 1에는 본 발명의 실시예에 따른 인쇄 회로 기판(100)에 대한 개략적인 단면도가 도시되어 있다. 그리고, 도 2a 내지 도 2c에는 각각 도 1의 A, B 및 C부분에 대한 확대도가 도시되어 있다. 도 1, 도 2a 내지 도 2c를 참조하면, 인쇄 회로 기판(100)은 본체(110), 다수의 금속 배선(120a), 최외곽 수지층 패턴(130) 및 금속 산화막(124)을 포함하며, 임의적이지만 도금층(126)을 더 포함할 수도 있다.
도 1을 참조하면, 본체(110)는 절연성 물질로 형성되어 있는 하나 이상의 지지층으로 구성되어 있다. 지지층은 예컨대 유리-섬유 수지(glass-fiber resin) 등과 같은 수지로 형성될 수 있다. 그리고, 지지층은 단일 층으로 되어 있거나 또는 2층 이상의 다층 구조일 수 있다. 본 실시예에 따른 인쇄 회로 기판(100)에서는 상기 지지층의 층수에 대해서는 특별한 제한이 없다.
다수의 금속 배선(120a, 120b)은 상기 지지층의 표면과 상기 지지층의 내부를 관통하도록 형성되어 있다. 본체(110)가 다수의 지지층으로 구성되어 있는 경우에는 각각의 지지층 표면에 금속 배선 패턴이 형성되어 있을 수 있다. 그리고, 지지층 내부를 관통하는 금속 배선 패턴(미도시)도 다수의 지지층 전체를 관통하거나 일부의 지지층 만을 관통할 수도 있다. 본 실시예에 따른 인쇄 회로 기판(100)에서는 다수의 금속 배선(120a, 120b)의 패턴 형태에 대해서는 특별한 제한이 없다. 오히려, 이러한 금속 배선(120a, 120b)은 상기 인쇄 회로 기판(100)의 용도 에 따라서 본 발명이 속하는 기술 분야에서 숙련된 자에 의하여 다양한 형태로 변형될 수 있다. 다수의 금속 배선(120a, 120b)으로는 구리(Cu)가 일반적으로 사용된다.
다수의 금속 배선(120a, 120b)은 인쇄 회로 기판(100) 외부의 구성 요소와 전기적으로 연결하기 위한 다수의 외부 연결 패드(120b)와 외부 연결 패드(120b)를 서로 전기적으로 연결하기 위한 다수의 내부 연결 배선(120a)을 포함하여 구성된다. 다수의 외부 연결 패드(120b)는 반도체 칩과 전기적으로 연결되거나 또는 솔더 볼과 같은 외부 접속 단자와 전기적으로 연결될 수 있다.
최외곽 수지층 패턴(130)은 본체(110)의 표면에 형성되어 있는 금속 배선(120a)을 보호하기 위한 것이다. 즉, 최외곽 수지층 패턴(130)은 금속 배선(120a)을 대기로부터 밀봉시켜서, 공기 중의 수증기나 산소 등에 의하여 금속 배선(120a)의 표면이 산화되는 것을 방지하는 역할을 한다. 최외곽 수지층 패턴(130)에는 다수의 개구(H)가 형성되어 있는데, 개구(H)를 통하여 외부 연결 패드(120b)가 노출된다. 최외곽 수지층 패턴(130)은 포토 솔더 레지스트(PSR)와 같은 절연성 물질로 형성될 수 있다.
도 2a를 참조하면, 금속 산화막(124)이 내부 연결 배선(120a), 보다 정확하게는 다수의 내부 연결 배선(120a) 중에서 본체(110)의 외면에 형성되어 있는 내부 연결 배선(120a) 상에만 형성되어 있다. 즉, 최외곽 수지층 패턴(130)과 본체(110) 외면의 내부 연결 배선(120a) 사이에는 금속 산화막(124)이 개재되어 있다. 본 발명에 의하면, 금속 산화막(124)과 최외각 수지층 패턴(130)이 직접 접촉 하도록 함으로써, 최외각 수지층 패턴(130)의 접착력을 향상시킬 수가 있다. 금속 산화막(124)의 산소와 최외각 수지층 패턴(130)을 구성하는 원소가 화학 결합을 하기 때문에, 단순한 물리적인 결합에 비하여 최외각 수층의 접착력이 향상된다.
도 2b를 참조하면, 외부 연결 패드(120b) 상에는 도금층(126)이 더 형성되어 있을 수도 있다. 또한, 도 2c에 도시된 바와 같이, 외부 연결 패드(120b) 상에는 도금층(126)이 형성되어 있지 않을 수도 있다. 도금층(126)은 예컨대, Au층, Ni/Au층, Ni/Au/S층 또는 Ni/Au/Sn/Pb층일 수 있다. 도금층(126)의 형성 여부 및 도금층(126)의 종류는 반도체 패키지 형태에 따라 달라질 수 있다.
전술한 대로, 도 1에 도시되어 있는 인쇄 회로 기판(100)은 외부 연결 패드(126b)가 모두 동일한 면에 형성되어 있다. 즉, 반도체 칩과 전기적으로 연결하기 위한 외부 연결 패드 및 솔더 볼 등과 전기적으로 연결하기 위한 외부 연결 패드가 본체(110)의 상면에 형성되어 있다. 이러한 인쇄 회로 기판(100)은 일반적으로 플립 칩 패키지를 제조하는데 사용되는 것이다. 하지만, 본 발명에 따른 인쇄 회로 기판의 외부 연결 패턴(126b)의 배치 형태에는 특별한 제한이 없다.
예를 들어, 도 3에 도시되어 있는 인쇄 회로 기판(100')과 같이 외부 연결 패드(120b)가 본체(110)의 상, 하면 모두에 형성되어 있을 수도 있다. 이 경우, 본체(110)의 상면에 형성되어 있는 외부 연결 패드(120b)는 반도체 칩의 범퍼나 본딩 와이어와 전기적으로 접속하기 위한 것일 수 있고, 본체(110)의 하면에 형성되어 있는 외부 연결 패드(120b)는 솔더 볼과 전기적으로 접속하기 위한 것일 수 있다. 외부 연결 패드(120b) 상에는 도금층이 형성되어 있을 수도 있고, 그렇지 않 을 수도 있다. 하지만, 본 발명의 실시예에 따른 인쇄 회로 기판(100')에는 내부 연결 패드(120a)와 최외각 수지층(130) 사이에는 금속 산화막(미도시)이 필수적으로 개재되어 있다.
도 4a 내지 도 4d에는 본 발명의 제1 실시예에 따른 인쇄 회로 기판의 제조방법이 공정 순서에 따라 순차적으로 도시되어 있다.
도 4a를 참조하면, 먼저 그것의 외면에 금속막(120)이 형성되어 있는 본체(110)를 준비한다. 도 1을 참조하여 설명한 바와 같이, 본체(110)는 절연성 물질로 형성된 하나 이상의 지지층이 적층되어 있으며, 각각의 지지층 표면 등에는 내부 연결 배선이 형성되어 있다. 제조하고자 하는 인쇄 회로 기판의 종류에 따라서, 금속막(120)은 본체(110)의 상면에만 형성되어 있거나 본체(110)의 상, 하면 모두에 형성되어 있을 수 있다.
도 4b를 참조하면, 통상적인 포토리소그라피 및 식각 공정을 사용하여 금속막(120)을 패터닝한다. 그 결과, 내부 연결 배선(120a)과 외부 연결 패드(120b)로 구성된 다수의 금속 배선이 본체(110)의 표면에 형성된다.
도 4c를 참조하면, 내부 연결 배선(120a)과 외부 연결 패드(120b)의 표면에 금속 산화막(124)을 형성시킨다. 금속 산화막(124)을 형성하기 위하여 산 또는 알카리 용액과 산화제 등의 화학 물질을 사용할 수 있다. 상기 금속 배선(120a, 120b)을 구리(Cu)로 형성할 경우에, 금속 산화막(124)은 블랙 옥사이드(black oxide) 또는 브라운 옥사이드(brown oxide)로 불리는 CuO막, Cu2O막일 수 있다.
도 4d를 참조하면, 금속 산화막(124)이 형성된 결과물 상에 최외곽 수지층을 소정의 두께로 도포한다. 최외곽 수지층은 포토 솔더 레지스트와 같은 물질로 형성할 수 있다. 그리고, 통상적인 패터닝 공정을 이용하여 상기 최외곽 수지층을 식각함으로써, 외부 연결 단자(120b) 상의 금속 산화막(124)을 노출시키는 개구(H)를 형성한다. 그 결과, 다수의 개구(H)가 형성되어 있는 최외곽 수지층 패턴(134)이 형성된다.
계속해서, 개구(H)를 통하여 노출되어 있는 금속 산화막(124)을 제거한다. 그리고, 필요한 경우에는 금속 산화막(124)이 제거된 외부 연결 패드(120b) 상에 도금층(도 2b의 참조 번호 126참조)을 더 형성할 수 있다. 금속 산화막(124)의 제거 및 도금층(126)의 형성 공정에서는 이 분야의 통상적인 제조 공정이 사용된다. 그 결과, 도 1에 도시된 것과 같은 인쇄 회로 기판(100)이 완성된다.
도 5a 내지 도 5d에는 본 발명의 제2 실시예에 따른 인쇄 회로 기판의 제조방법이 도시되어 있다.
먼저, 도 5a를 참조하면, 상기 제1 실시예와 동일한 방법으로 그 외면에 다수의 금속 배선(120a, 120b)이 형성되어 있는 본체(110)를 준비한다.
도 5b를 참조하면, 다수의 금속 배선(120a, 120b)이 형성되어 있는 본체(110) 상에 마스크 패턴(140)을 형성한다. 마스크 패턴(140)은 절연 물질로 형성하는 것이 바람직하며, 후속 금속 산화막(124) 형성 공정에서 사용하는 화학 용액에 대하여 내성이 있는 물질로 형성하는 것이 바람직하다. 마스크 패턴(140)은 예컨대, 포토 솔더 레지스트, 에폭시 등과 같은 수지, 실리콘 산화물이나 실리 콘 질화물과 같은 반도체 제조 공정에 주로 사용하는 물질로 형성할 수 있다. 마스크 패턴(140)은 적어도 후속 공정에서 그것의 상면에 금속 산화막(124)이 형성될 내부 금속 배선(120a)은 노출시키고, 금속 산화막(124)이 형성되지 않을 외부 연결 패드(120b)는 노출시키지 않아야 한다.
도 5c를 참조하면, 마스크 패턴(140)을 마스크로 사용하여 내부 금속 배선(120a) 상에 금속 산화막(124)을 형성한 다음, 적절한 습식 식각액을 사용하여 마스크 패턴(140)을 제거한다.
도 5d를 참조하면, 제1 실시예와 동일한 방법으로 다수의 금속 배선(120a, 120b)이 형성되어 있는 본체(110)의 외면에 최외각 수지층을 형성한 다음 패터닝하여, 외부 연결 패드(120b)를 노출시키는 최외각 수지층 패턴(130)을 형성한다.
이상, 본 발명의 바람직한 제1 및 제2 실시예에 따른 인쇄 회로 기판의 제조방법에 의하면, 종래 사용하는 반도체 제조 공정의 단위 공정 및 금속 산화막 형성 공정을 이용함으로써, 접착력이 향상된 최외곽 수지층 패턴을 보다 용이하게 제조할 수가 있다.
도 6 및 도 7에는 본 발명의 바람직한 실시예들에 따른 반도체 패키지에 대한 개략적인 단면도가 도시되어 있다.
도 6 및 도 7을 참조하면 알 수 있는 바와 같이, 반도체 패키지는 도 1 또는 도 3에 도시된 것과 같은, 본 발명의 실시예에 따른 인쇄 회로 기판(100 또는 100')을 포함하는 것을 특징으로 한다. 반도체 패키지는 인쇄 회로 기판(100 또는 100'), 반도체 칩(200) 및 솔더 볼(300)을 포함한다.
예컨대, 도 6을 참조하면, 인쇄 회로 기판은, 도 1에 도시된 바와 같이, 본체(110), 다수의 금속 배선(120a, 120b), 금속 산화막(미도시) 및 최외곽 수지층 패턴(130) 등을 포함하여 구성된다. 반도체 칩(200)은 최외곽 수지층 패턴(130) 상에 접착제 등을 사용하여 본체(110)에 부착되어 있다. 여기서, 반도체 칩(200)의 범프(bump, 210)와 일부의 외부 연결 패드(120b)가 서로 접촉하고 있다. 그리고, 다른 외부 연결 패드(120b) 상에는 솔더 볼(300)이 형성되어 있다. 반도체 칩(200)과 인쇄 회로 기판의 연결 부위에는 봉지제(220) 등으로 언더-필(under-fill)을 한다.
그리고, 도 7을 참조하면, 인쇄 회로 기판은, 도3에 도시된 바와 같이, 본체(110), 다수의 금속 배선(120a, 120b), 금속 산화막(미도시) 및 최외각 수지층 패턴(130) 등을 포함하여 구성된다. 반도체 칩(200)은 최외곽 수지층 패턴(130) 상에 접착제 등을 사용하여 본체(110)에 부착되어 있다. 여기서, 반도체 칩(200)의 본딩 패드(미도시)와 일부의 외부 연결 패드(120b)가 본딩 와이어(230)에 의하여 서로 전기적으로 연결되어 있다. 그리고, 다른 외부 연결 패드(120b) 상에는 솔더 볼(300)이 형성되어 있을 수 있다. 그리고, 에폭시 수지 등과 같은 봉지제(240)에 의하여 반도체 칩(200) 및 본딩 와이어(230)는 몰딩되어 있다.
본 발명에 의하면, 금속 산화막과 최외각 수지층간의 화학적 결합을 유도함으로써 인쇄 회로 기판의 최외곽 수지층을 금속 배선 패턴에 강하게 접착시킬 수가 있다. 따라서, 최외곽 수지층의 박리 현상 및 이로 인한 크랙 발생이나 수분 침투 등의 문제를 방지할 수 있기 때문에, 이러한 인쇄 회로 기판을 포함하는 반도체 패키지의 수율 및 신뢰성을 향상시킬 수가 있다. 아울러, 본 발명에 의하면, 이러한 인쇄 회로 기판을 용이하게 제조할 수가 있다.

Claims (14)

  1. 절연성 물질로 형성되어 있는 하나 이상의 지지층이 적층되어 있는 본체;
    상기 본체의 외면에 형성되어 있는 다수의 외부 연결 패드 및 상기 하나 이상의 지지층 각각의 표면에 형성되어 있거나 상기 하나 이상의 지지층의 내부를 관통하도록 형성되어 있는 다수의 내부 연결 배선을 포함하는 다수의 금속 배선;
    상기 본체의 외면에 형성되어 있으며, 상기 다수의 외부 연결 패드 각각을 노출시키는 다수의 개구가 형성되어 있는 최외곽 수지층 패턴; 및
    상기 다수의 내부 연결 배선 중에서 상기 본체의 외면에 형성되어 있는 제1 내부 연결 배선과 상기 최외곽 수지층 패턴 사이에 개재되어 있는 금속 산화막을 포함하는 인쇄 회로 기판.
  2. 제1항에 있어서, 상기 금속 배선을 구리로 형성되며, 상기 금속 산화막은 CuO막 또는 Cu2O막인 것을 특징으로 하는 인쇄 회로 기판.
  3. 제1항에 있어서, 상기 다수의 외부 연결 패드의 표면 상에는 도금층이 더 형 성되어 있는 것을 특징으로 하는 인쇄 회로 기판.
  4. 제3항에 있어서, 상기 도금층은 Au층, Ni/Au층, Ni/Au/Sn층 또는 Ni/Au/Sn/Pb층인 것을 특징으로 하는 인쇄 회로 기판.
  5. 절연성 물질로 형성되어 있는 하나 이상의 지지층이 적층되어 있으며, 금속막이 외면에 형성되어 있는 본체를 준비하는 단계;
    상기 금속막을 패터닝하여 상기 본체의 외면에 형성되어 있는 다수의 외부 연결 패드와 다수의 내부 연결 배선을 포함하는 다수의 금속 배선을 형성하는 단계;
    상기 다수의 금속 배선 표면에 금속 산화막을 형성하는 단계;
    상기 금속 산화막이 형성된 상기 본체의 외면에 최외곽 수지층을 형성하는 단계;
    상기 최외곽 수지층을 패터닝하여 상기 다수의 외부 연결 패드를 노출시키는 개구를 형성하는 단계; 및
    상기 다수의 외부 연결 패드 표면에 형성되어 있는 상기 금속 산화막을 제거하는 단계를 포함하는 인쇄 회로 기판의 제조방법.
  6. 제5항에 있어서, 상기 금속 산화막은 상기 다수의 금속 배선의 표면을 산화제로 처리하여 형성하는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  7. 제5항에 있어서, 상기 금속 산화막을 제거한 다음에 상기 다수의 외부 연결 패드 표면에 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  8. 제7항에 있어서, 상기 도금층은 Au층, Ni/Au층, Ni/Au/Sn층 또는 Ni/Au/Sn/Pb층인 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  9. 절연성 물질로 형성되어 있는 하나 이상의 지지층이 적층되어 있으며, 금속막이 그 외면에 형성되어 있는 본체를 준비하는 단계;
    상기 금속막을 패터닝하여 상기 본체의 외면에 형성되어 있는 다수의 외부 연결 패드와 다수의 내부 연결 배선을 포함하는 다수의 금속 배선을 형성하는 단계;
    상기 다수의 금속 배선이 형성되어 있는 상기 본체의 외면에 마스크층을 형성하는 단계;
    상기 마스크층을 패터닝하여 상기 다수의 내부 연결 배선을 노출시키는 마스크 패턴을 형성하는 단계;
    상기 다수의 내부 연결 배선의 표면에 금속 산화막을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 금속 산화막이 형성된 상기 본체의 외면에 최외곽 수지층을 형성하는 단계; 및
    상기 최외곽 수지층을 패터닝하여 상기 다수의 외부 연결 패드를 노출시키는 개구를 한정하는 최외곽 수지층 패턴을 형성하는 단계를 포함하는 인쇄 회로 기판의 제조방법.
  10. 제9항에 있어서, 상기 금속 산화막은 상기 다수의 금속 배선의 표면을 산화제로 처리하여 형성하는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  11. 제9항에 있어서, 상기 개구를 형성한 다음에 상기 다수의 외부 연결 패드 표면에 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄 회로 기판의 제조방법.
  12. 제1항에 기술되어 있는 인쇄 회로 기판;
    상기 인쇄 회로 기판에 패키지되어 있으며, 상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 일부를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되는 반도체 칩; 및
    상기 인쇄 회로 기판에 접착되어 있으며, 상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 나머지를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되는 솔더 볼을 포함하는 반도체 패키지.
  13. 제5항에 기술되어 있는 인쇄 회로 기판의 제조 방법을 사용하여 상기 인쇄 회로 기판을 준비하는 단계;
    상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 일부를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되도록 상기 인쇄 회로 기판에 반도체 칩을 패키지하는 단계; 및
    상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 나머지를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되도록 솔더 볼을 형성하는 단계를 포함하는 반도체 패키지의 제조방법.
  14. 제9항에 기술되어 있는 인쇄 회로 기판의 제조 방법을 사용하여 상기 인쇄 회로 기판을 준비하는 단계;
    상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 일부를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되도록 상기 인쇄 회로 기판에 반도체 칩을 패키지하는 단계; 및
    상기 인쇄 회로 기판의 다수의 외부 연결 패드 중의 나머지를 통하여 상기 인쇄 회로 기판의 내부 연결 배선과 전기적으로 연결되도록 솔더 볼을 형성하는 단계를 포함하는 반도체 패키지의 제조방법.
KR1020040049002A 2004-06-28 2004-06-28 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법 KR20060000106A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040049002A KR20060000106A (ko) 2004-06-28 2004-06-28 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법
US11/048,870 US7420129B2 (en) 2004-06-28 2005-02-03 Semiconductor package including a semiconductor device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049002A KR20060000106A (ko) 2004-06-28 2004-06-28 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060000106A true KR20060000106A (ko) 2006-01-06

Family

ID=35504747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049002A KR20060000106A (ko) 2004-06-28 2004-06-28 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법

Country Status (2)

Country Link
US (1) US7420129B2 (ko)
KR (1) KR20060000106A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054578B1 (ko) * 2011-03-28 2011-08-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8513132B2 (en) * 2011-04-25 2013-08-20 Hynix Semiconductor Inc. Method for fabricating metal pattern in semiconductor device
KR102116619B1 (ko) * 2018-12-03 2020-05-28 허경호 반도체 제조용 더미 기판

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835720B1 (ko) 2006-12-04 2008-06-05 삼성전기주식회사 이미지센서 모듈 및 이를 이용한 카메라 모듈
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
US10153175B2 (en) 2015-02-13 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same
US9508664B1 (en) 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
CN111885827B (zh) * 2020-06-05 2022-03-22 江西一诺新材料有限公司 一种fpc板导体线路的填充方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2195264B (en) 1986-09-09 1990-10-24 Norsolor Sa A process for regenerating a catalyst and its application to an oxidative dehydrogenation process
US5468694A (en) * 1992-11-21 1995-11-21 Yamamura Glass Co. Ltd. Composition for producing low temperature co-fired substrate
JP3475569B2 (ja) 1995-03-28 2003-12-08 イビデン株式会社 パッケージ及びその製造方法
US5909633A (en) * 1996-11-29 1999-06-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronic component
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
JP4216483B2 (ja) * 2001-02-15 2009-01-28 株式会社東芝 半導体メモリ装置
KR20020072595A (ko) 2001-03-12 2002-09-18 (주)에스티디 동판의 산화막 형성방법 및 이에 의해 제조된 동판
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054578B1 (ko) * 2011-03-28 2011-08-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8513132B2 (en) * 2011-04-25 2013-08-20 Hynix Semiconductor Inc. Method for fabricating metal pattern in semiconductor device
KR102116619B1 (ko) * 2018-12-03 2020-05-28 허경호 반도체 제조용 더미 기판

Also Published As

Publication number Publication date
US20050285230A1 (en) 2005-12-29
US7420129B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
US9258899B2 (en) Method of fabricating a wiring board
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US8288875B2 (en) Method of manufacturing a semiconductor package and semiconductor package having an electrode pad with a small pitch
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
KR100664500B1 (ko) 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
US20050003649A1 (en) Semiconductor device and manufacturing method thereof
US8227298B2 (en) Semiconductor package having buss-less substrate
US20040150080A1 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JPH10313074A (ja) 半導体装置およびその製造方法
KR20070105924A (ko) 회로 장치 및 회로 장치의 제조 방법
US7420129B2 (en) Semiconductor package including a semiconductor device, and method of manufacturing the same
US20050054187A1 (en) Method for forming ball pads of BGA substrate
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
WO2008044537A1 (en) Semiconductor package and method for producing semiconductor package
JP4061506B2 (ja) 半導体装置の製造方法
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
JP2007317955A (ja) 部品内蔵回路モジュール基板
JPH11204560A (ja) 半導体装置及びその製造方法
JP5466096B2 (ja) 半導体装置及びその製造方法
JP2001068602A (ja) 半導体装置
KR100916695B1 (ko) 반도체 패키지 및 그 제조 방법
JP5432543B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application