KR102116619B1 - 반도체 제조용 더미 기판 - Google Patents

반도체 제조용 더미 기판 Download PDF

Info

Publication number
KR102116619B1
KR102116619B1 KR1020180153646A KR20180153646A KR102116619B1 KR 102116619 B1 KR102116619 B1 KR 102116619B1 KR 1020180153646 A KR1020180153646 A KR 1020180153646A KR 20180153646 A KR20180153646 A KR 20180153646A KR 102116619 B1 KR102116619 B1 KR 102116619B1
Authority
KR
South Korea
Prior art keywords
dummy substrate
semiconductor manufacturing
main body
adhesive layer
semiconductor
Prior art date
Application number
KR1020180153646A
Other languages
English (en)
Inventor
허경호
Original Assignee
허경호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허경호 filed Critical 허경호
Priority to KR1020180153646A priority Critical patent/KR102116619B1/ko
Application granted granted Critical
Publication of KR102116619B1 publication Critical patent/KR102116619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 제조용 더미 기판에 관한 것으로, 본 발명에 따른 반도체 제조용 더미 기판은, 판(plate) 형상으로 형성되고, 상하면을 관통하는 다수의 원형 관통홀(11)을 구비하는 본체(10); 및 본체(10)의 상하면을 커버하고, 외면에 서로 교차하면서 격자형으로 배열되는 다수의 그루브(21)가 형성된 접착층(20);을 포함한다.

Description

반도체 제조용 더미 기판{DUMMY SUBSTRATE FOR MANUFACTURING A SEMICONDUCTOR}
본 발명은 반도체 제조용 더미 기판에 관한 것으로, 더욱 상세하게는 반도체 패키지를 제조하는 몰딩금형의 이상 유무를 확인하거나 그 금형을 세정하기 위해 사용되는 더미 기판에 관한 것이다.
오늘날 현대인은 다양한 디지털 환경에서 생활하고 있으며, 그 환경을 구성하는 기기의 핵심에는 반도체가 있다. 다양한 반도체 제품을 설비하기 위해서는 먼저 제품의 구성에 따라 최적화된 회로 설계를 구성하고, 리소그래피(lithography) 및 에칭(etching) 공정을 통해 설계된 회로를 웨이퍼로 옮긴다. 다음에 반도체 소자 형성을 위해 웨이퍼 상에 특정 불순물을 주입하고, 반도체 소자들을 상호 연결한 후 그 표면에 절연막을 증착하는 방식으로 웨이퍼를 가공한다. 전기적·물리적 특성을 향상시키기 위해 세정 및 연마 공정을 거치고, 패키징(packaging) 공정에 따라 웨이퍼를 절단하고 리드 프레임 또는 기판에 결합시켜 완제품으로 조립하고, 와이어 본딩(wire bonding) 후, EMC(Epoxy Mold Compound)와 같은 화학 수지로 몰딩(molding)하여 연결부위를 밀봉하면 하나의 반도체칩이 완성된다. 패키징 공정이 완료되면, 패키지 형태로 만들어진 제품에 대해 전기적 특성, 기능적 특성, 동작 속도 등을 측정하여 불량 유무를 확인하는 패키지 테스트를 수행한다.
한편, 몰딩 공정은 고형의 몰딩수지가 고온 고압에서 용융되어 몰딩금형에 주입된 후 경화되면서 연결부위를 밀봉하는 방식으로 이루어지는데, 이때 몰딩수지가 몰딩금형에 접착되어 불량을 발생시키고, 잔류 몰딩수지에 의해 몰딩금형이 오염되는 문제가 발생하므로, 몰딩금형에 대한 세정작업이 요청된다. 또한, 몰딩 공정 수행 전에는 그 공정이 제대로 수행될 수 있는 조건 및 환경 그리고 장비 상태를 미리 확인할 필요가 있다.
이러한 몰딩금형의 이상 유무를 미리 확인하거나 그 금형을 세정하기 위해서 실제 반도체칩이 탑재된 기판을 사용하게 되면 비용이 상승하고 자원이 낭비되므로, 실제 공정에서는 하기 선행기술문헌의 특허문헌에 개시된 바와 같이, 더미 기판을 사용한다.
그러나 종래 더미 기판의 경우에는 반도체칩이 탑재되지 않거나, 와이어 본딩이나 도금 등이 이루어진 상태로 제조되므로, 액상의 몰딩수지가 본래 정해진 위치에서 경화되지 않고 외측으로 새어나가 몰딩금형 표면에 달라붙는 등 금형을 더욱 오염시키고 이로 인해 세정 효과도 떨어지는 문제가 있다.
이에 종래 더미 기판의 문제점을 해결하기 위한 방안이 절실히 요구되고 있는 상황이다.
KR 10-1590356 B1
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 반도체칩을 밀봉하는 몰딩수지가 안착되는 표면에 다수의 관통홀 및 그루브가 형성되어 몰딩수지와의 표면 접착력이 향상된 반도체 제조용 더미 기판을 제공하고자 하는 것이다.
또한, 본 발명의 다른 측면은 상기 표면에 대한 산화 처리, 표면 상 일 영역의 절곡, 및/또는 몰딩수지가 다른 부재와의 사이에 충진될 수 있는 구조 형성 등을 통해 몰딩수지와의 접착력을 증진시키고, 그 표면에 폐루프가 돌출 형성되어 몰딩수지가 외측으로 새는 것을 방지할 수 있는 반도체 제조용 더미 기판을 제공하는 데 있다.
본 발명에 따른 반도체 제조용 더미 기판은 판(plate) 형상으로 형성되고, 상하면을 관통하는 다수의 원형 관통홀을 구비하는 본체; 및 상기 본체의 상하면을 커버하고, 외면에 서로 교차하면서 격자형으로 배열되는 다수의 그루브가 형성된 접착층;을 포함한다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 상기 관통홀은 내면에 너트(nut) 형태로 나사산이 형성된다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 다수의 상기 관통홀은 상기 본체의 중심을 지나는 가상의 XY축에 대해 서로 대칭이 되도록 배열된다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 상기 접착층은 금속 산화물로 이루어진다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 상기 금속 산화물은 블랙 옥사이드(Black Oxide, CuO)이다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 다수의 상기 관통홀이 형성된 전 영역을 감싸도록, 상기 접착층의 상하면의 가장자리를 따라 폐루프(closed loop) 형태로 형성되고, 외면이 외측으로 볼록하게 라운드진 주 담장부;를 더 포함한다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 상기 주 담장부 내에 배치되고, 다수의 상기 관통홀 중 적어도 어느 하나 이상이 형성된 일 영역을 감싸도록 폐루프 형태로 형성되며, 외면이 외측으로 볼록하게 라운드진 적어도 하나 이상의 부 담장부;를 더 포함한다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 상기 본체는, 상기 본체의 상하면 중 일부 영역이 개방루프(open loop) 형태로 절제된 가장자리가 상기 본체의 상면에 대해 소정의 기울기로 절곡된 절곡부를 더 구비한다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 판(plate) 형상으로 형성되고, 상기 본체의 하면을 커버하는 상기 접착층과 마주보도록 배치되는 충진판; 및 서로 소정의 간격을 두고 이격되며, 상기 접착층과 상기 충진판 사이에 배치되는 다수의 연결부재;를 더 포함한다.
또한, 본 발명에 따른 반도체 제조용 더미 기판에 있어서, 상기 연결부재의 노출된 외면에 미세요철이 형성된다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 몰딩수지가 안착되는 더미 기판 표면의 독특한 구조, 산화 처리, 몰딩수지의 충진 공간 마련을 통해, 몰딩수지와 더미 기판 사이에 접착력을 향상시켜, 몰딩금형의 이상 유무 판단뿐만 아니라 이때 발생하는 몰딩금형의 오염을 방지하고, 그 금형에 대한 세정 효과를 향상시킬 수 있다.
또한, 더미 기판 표면 상에 폐루프 형태의 담장부가 제공됨으로써, 몰딩금형의 이상 유무를 판단하거나 세정하는 동안 몰딩수지가 그 기판 외측으로 새는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 제조용 더미 기판을 도시한 사시도이다.
도 2는 도 1의 A-A' 라인에 따른 횡단면도이다.
도 3은 도 2의 점선 원을 확대한 부분 확대도이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 제조용 더미 기판을 도시한 사시도이다.
도 5는 본 발명의 제3 실시예에 따른 반도체 제조용 더미 기판을 도시한 횡단면도이다.
도 6은 본 발명의 제4 실시예에 따른 반도체 제조용 더미 기판을 도시한 사시도이다.
도 7은 도 6의 B-B' 라인에 따른 횡단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 제조용 더미 기판을 도시한 사시도이고, 도 2는 도 1의 A-A' 라인에 따른 횡단면도이며, 도 3은 도 2의 점선 원을 확대한 부분 확대도이다.
도 1 내지 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 반도체 제조용 더미 기판은, 판(plate) 형상으로 형성되고, 상하면을 관통하는 다수의 원형 관통홀(11)을 구비하는 본체(10); 및 본체(10)의 상하면을 커버하고, 외면에 서로 교차하면서 격자형으로 배열되는 다수의 그루브(21)가 형성된 접착층(20);을 포함한다.
본 발명에 따른 반도체 제조용 더미 기판은 반도체 패키지를 제조하는 몰딩금형의 이상 유무를 확인하고 그 금형을 세정하기 위해 사용되는 더미 기판에 관한 것으로, 종래 더미 기판의 경우 액상의 몰딩수지가 외측으로 새어나가고 이로 인해 세정 효과가 저하되는 문제점이 야기되는바, 이를 해결하기 위한 방안으로 안출되었다. 여기서, 몰딩금형은 내부에 반도체 소자가 연결된 기판이 배치되면 용융된 액상 몰딩수지를 그 기판 상에 공급하여 반도체 몰딩 공정을 수행하는 장치이다.
구체적으로, 본 발명에 따른 반도체 제조용 더미 기판은, 본체(10) 및 접착층(20)을 포함한다.
본체(10)는 판(plate) 형상으로 형성된 부재로서, 몰딩금형 내의 소정의 위치에 안치되도록 실제 반도체 패키지 기판에 대응되는 장방형 형태를 가진다. 또한, 본체(10)는 다수의 원형 관통홀(11)을 구비한다. 원형 관통홀(11)은 본체(10)의 상하면을 일체로 관통하고, 단면이 원형인 구멍이다. 여기서, 본체(10)의 상하면은 판면 중 어느 일면과 그 반대쪽 타면에 대응하는 것으로, 상하방향이 상대적 위치에 따라 달라질 수 있어 도면에 표시된 방향을 기준으로 정한 것이다. 따라서, 본체(10)의 두께방향을 따라 일면과 타면을 관통하고, 두께방향에 대해 수직으로 절단한 단면이 원형으로 관통홀(11)을 형성하는 한, 본체(10)의 상하면에 의해 본 발명의 권리범위가 제한되어서는 안 된다.
이러한 관통홀(11)은 다수 개가 형성되는데, 일례로 본체(10)가 배치된 가상 XY평면 상에서, 본체(10)의 중심을 지나는 가상의 X축 및 Y축에 대해 서로 대칭이 되도록 규칙적으로 배열될 수 있다. 다만, 반드시 관통홀(11)의 배열에 규칙성이 부여되어야 하는 것은 아니고, 무작위적으로 배열되어도 무방하다. 여기서, X축은 본체(10)의 길이방향과 나란한 축이고, Y축은 본체(10)의 폭방향과 나란한 축을 의미한다.
한편, 본체(10)의 소재에 특별한 제한은 없지만, 가용성(flexibility)을 갖는 소재로 이루어지는 것이 바람직하다.
접착층(20)은 본체(10)의 상하면을 커버하는 박막층이다. 접착층(20)의 외면에는 상기 관통홀(11)과 소통되도록 연장된 구멍과, 다수의 그루브(groove, 21)가 형성된다. 그루브(21)는 접착층(20)의 외면이 오목하게 함몰된 장홈으로서, 상기 본체(10)의 길이방향(X축 방향) 및 본체(10)의 폭방향(Y축 방향)을 따라 곧게 형성된다. 따라서, 다수의 그루브(21)는 서로 교차하면서 격자형으로 배열된다. 이때, 그루브(21)에 의해 둘러싸인 영역은 그루브(21)의 바닥보다 돌출된 돌기부를 형성하게 되므로, 접착층(20)의 외면에는 요철(凹凸)이 형성된다.
이러한 본체(10) 및 접착층(20)으로 형성된 본 발명에 따른 반도체 제조용 더미 기판이 몰딩금형에 배치된 경우, 액상의 몰딩수지(1) 중 일부는 본체(10)의 상면에 형성된 상부 접착층(20a)의 외면을 커버하고, 다른 일부는 본체(10)의 관통홀(11)로 유입되어 경화된다. 따라서, 표면이 평평한 더미 기판에 비해, 요철이 형성된 표면과 구멍을 구비한 본 발명에 따른 반도체 제조용 더미 기판이 몰딩수지(1)와 효과적으로 접착하며, 액상 몰딩수지(1)가 측방으로 새는 것을 방지할 수 있다.
한편, 본체(10)의 두께방향으로의 결합력 향상을 위해서, 도 3과 같이, 관통홀(11)의 내면에 너트(nut) 형태로 나사산이 형성될 수 있다. 따라서, 액상 몰딩수지(1)가 관통홀(11) 내부에서 경화될 때에 관통홀(11) 내면과의 사이에 간극이 형성되더라도, 나사산에 의해 몰딩수지(1)와 본 발명에 따른 반도체 제조용 더미 기판이 견고하게 결합될 수 있다.
또한, 몰딩수지(1)와 접착층(20) 외면 사이의 접착력을 높이기 위해서, 접착층(20)은 금속 산화물로 이루어질 수 있다. 이 경우 본체(10)의 상하면에 금속을 도금한 후 이를 산화 처리하거나, 금속 재질의 본체(10)의 외면을 산화 처리하는 방식으로 접착층(20)을 형성할 수 있다. 금속 산화물로 이루어진 박막의 경우, 표면에 규칙적이거나 불규칙적인 미세한 요철이 형성되기 때문에, 몰딩수지(1)와의 접착력을 강화할 수 있다. 이러한 표면 요철을 형성하는 금속 산화물로는, 예를 들어 블랙 옥사이드(Black Oxide, CuO)가 적용될 수 있다. 블랙 옥사이드 피막은 말단이 바늘처럼 뾰족하고 표면 돌기가 거칠며 크기가 큰 특성을 가지므로, 표면적이 넓고 몰딩수지(1)와의 밀착력을 향상시킬 수 있다.
도 4는 본 발명의 제2 실시예에 따른 반도체 제조용 더미 기판을 도시한 사시도이다.
도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 반도체 제조용 더미 기판의 본체(10)는 절곡부(13)를 구비할 수 있다. 절곡부(13)는 본체(10)의 상하면 중 일부 영역이 개방루프(open loop) 형태로 절제되어 이루어진 가장자리가 본체(10)의 상면에 대해 소정의 기울기로 절곡되어 형성된다. 이때, 본체(10)의 상하면에는 절곡부(13)에 대응되는 형상으로 천공된 천공부(15)가 형성된다. 절곡부(13)의 가장자리는 도면에서 "ㄷ"자 형태로 도시되었지만, 반호, 또는 말단이 뾰족한 삼각형 형태 등과 같이 다양하게 형성될 수 있다. 이렇게 형성된 절곡부(13)의 외면은 접착층(20)에 의해 커버되고, 천공부(15)는 몰딩수지(1)가 유입되는 공간을 제공한다.
한편, 절곡부(13)의 기울기가 지나치게 완만하면 천공부(15) 내로 몰딩수지(1)가 제대로 유입되지 않고, 그 기울기가 너무 급하면 몰딩수지(1)가 경사면을 따라 흘러내리고 몰딩 금형에 안치될 때에 걸리므로, 5 ~ 15°의 기울기가 바람직하다. 다만, 그 기울기가 반드시 이에 한정되는 것은 아니고, 절곡부(13)의 길이 등을 고려하고, 실제 기판에 탑재되는 반도체 소자의 높이에 대응되도록 그 기울기를 정하는 것이 적합하다.
도 4에서 절곡부(13)는 본체(10) 상면 측방에 4개가 도시되었지만, 그 개수 및 위치에 특별한 제한이 있는 것은 아니다. 또한, 상향으로 구부러지고, 벌어진 방향이 본체(10)의 길이방향 일단을 향하도록 도시되었으나, 다수 개의 절곡부(13) 중 일부는 하향으로 구부러지고, 벌어진 방향이 서로 달라도 무방하다. 이때, 벌어진 방향은 본체(10)의 길이방향 일단, 그 반대쪽 타단, 본체(10)의 양측방, 길이방향에 대해 비스듬한 방향 등 어느 쪽이어도 상관없다. 일례로, 다수 개의 절곡부(13) 중 일부는 상향으로, 다른 일부는 하향으로 구부러지고, 각각의 벌어진 방향이 서로 다르게 형성될 수 있다.
이러한 절곡부(13)는 반도체 소자가 탑재된 기판과 유사한 형태를 구현하므로, 실제 몰딩 공정과 비슷한 환경에서 몰딩금형의 이상 유무를 확인하고 몰딩금형에 대한 세정공정을 수행할 수 있으며, 나아가 천공부(15)로 몰딩수지(1)가 유입되어 보다 효과적으로 몰딩금형을 세정할 수 있다.
도 5는 본 발명의 제3 실시예에 따른 반도체 제조용 더미 기판을 도시한 횡단면도로서, 도 1의 A-A'라인과 동일한 방향으로 절단한 단면도이다.
도 5를 참고로, 본 발명의 제3 실시예에 따른 반도체 제조용 더미 기판은, 충진판(50) 및 연결부재(60)를 더 포함할 수 있다.
충진판(50)은 판(plate) 형상으로 형성된 부재로서, 본체(10)의 하면을 커버하는 하부 접착층(20b)과 마주보도록 배치된다. 이때, 하부 접착층(20b)과 충진판(50)은 서로 이격된다.
연결부재(60)는 하부 접착층(20b)과 충진판(50) 사이에 배치되어, 하부 접착층(20b)과 충진판(50)을 서로 연결한다. 연결부재(60)는 다수 개로, 서로 소정의 간격을 두고 이격 배치된다. 따라서, 하부 접착층(20b)과 충진판(50) 사이의 공간은 통로가 서로 얽힌 메쉬(mesh) 형태로 구조화된다.
이 경우, 상부 접착층(20a)으로 공급되는 액상 몰딩수지(1)는 관통홀(11)을 통해 하부 접착층(20b)과 충진판(50) 사이 공간으로 유입되고, 연결부재(60) 사이의 간격을 따라 퍼져 나가면서 충진되므로, 몰딩수지(1)와의 밀착력이 향상됨은 물론이고, 상부 접착층(20a)의 외측으로 몰딩수지(1)가 새어나가는 것을 방지할 수 있다.
한편, 연결부재(60)의 노출된 외면에는 미세요철이 형성될 수 있다. 여기서, 노출된 외면은 연결부재(60)의 외면 중 하부 접착층(20b) 또는 충진판(50)과 결합된 부위를 제외한 부분을 의미하므로, 몰딩수지(1)와 접촉하는 외면이다. 따라서, 연결부재(60)의 외면에 형성된 미세요철로 인해 연결부재(60)와 몰딩수지(1)와의 접착력이 향상된다.
도 6은 본 발명의 제4 실시예에 따른 반도체 제조용 더미 기판을 도시한 사시도이고, 도 7은 도 6의 B-B' 라인에 따른 횡단면도이다.
도 6 내지 도 7에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 반도체 제조용 더미 기판은, 주 담장부(30)를 더 포함할 수 있다.
주 담장부(30)는, 다수의 관통홀(11)이 형성된 전 영역을 감싸도록 접착층(20)의 상하면의 가장자리를 따라 폐루프(closed loop) 형태로 형성된다. 이러한 형상의 주 담장부(30)는 접착층(20)의 외면을 따라 외측으로 몰딩수지가 새어 나가는 것을 방지한다. 한편, 주 담장부(30)의 외면은 외측으로 볼록하게 라운드(round)진 형태로 형성된다.
또한, 본 실시예에 따른 반도체 제조용 더미 기판은, 적어도 하나 이상의 부 담장부(40)를 더 포함할 수 있다.
부 담장부(40)는 상기 주 담장부(30)와 유사하게 외면이 외측으로 볼록하게 라운드진 폐루프 형태로 형성되고, 주 담장부(30) 내에 배치되어, 다수의 상기 관통홀(11) 중 적어도 어느 하나 이상이 형성된 일 영역을 감싼다. 따라서, 주 담장부(30)와 부 담장부(40)는 서로 이격된 다중벽 구조로 제공된다. 이때, 부 담장부(40)의 높이는 주 담장부(30)보다 낮게 형성될 수 있다. 이러한 부 담장부(40)는 실제 반도체 소자의 형태를 구현하고, 외측으로 새는 몰딩수지에 대한 1차 장벽으로 작용한다.
종합적으로, 본 발명에 따르면, 몰딩수지가 안착되는 더미 기판 표면의 독특한 구조, 산화 처리, 몰딩수지의 충진 공간 마련을 통해, 몰딩수지와 더미 기판 사이에 접착력을 향상시켜, 몰딩금형의 이상 유무 판단뿐만 아니라 이때 발생하는 몰딩금형의 오염을 방지하고, 그 금형의 세정 효과를 향상시킬 수 있다.
또한, 더미 기판 표면 상에 폐루프 형태의 담장부가 제공됨으로써, 몰딩금형의 이상 유무를 판단하거나 세정하는 동안 몰딩수지가 그 기판 외측으로 새는 것을 방지할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속한 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1: 몰딩수지 10: 본체
11: 관통홀 13: 절곡부
15: 천공부 20: 접착층
21: 그루브 30: 주 담장부
40: 부 담장부 50: 충진판
60: 연결부재

Claims (10)

  1. 판(plate) 형상으로 형성되고, 상하면을 관통하는 다수의 원형 관통홀을 구비하는 본체; 및
    상기 본체의 상하면을 커버하고, 외면에 서로 교차하면서 격자형으로 배열되는 다수의 그루브가 형성된 접착층;을 포함하고,
    다수의 상기 관통홀이 형성된 전 영역을 감싸도록, 상기 접착층의 상하면의 가장자리를 따라 폐루프(closed loop) 형태로 형성되고, 외면이 외측으로 볼록하게 라운드진 주 담장부;를 더 포함하는 반도체 제조용 더미 기판.
  2. 청구항 1에 있어서,
    상기 관통홀은 내면에 너트(nut) 형태로 나사산이 형성된 반도체 제조용 더미 기판.
  3. 청구항 1에 있어서,
    다수의 상기 관통홀은 상기 본체의 중심을 지나는 가상의 XY축에 대해 서로 대칭이 되도록 배열되는 반도체 제조용 더미 기판.
  4. 청구항 1에 있어서,
    상기 접착층은 금속 산화물로 이루어지는 반도체 제조용 더미 기판.
  5. 청구항 4에 있어서,
    상기 금속 산화물은 블랙 옥사이드(Black Oxide, CuO)인 반도체 제조용 더미 기판.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 주 담장부 내에 배치되고, 다수의 상기 관통홀 중 적어도 어느 하나 이상이 형성된 일 영역을 감싸도록 폐루프 형태로 형성되며, 외면이 외측으로 볼록하게 라운드진 적어도 하나 이상의 부 담장부;
    를 더 포함하는 반도체 제조용 더미 기판.
  8. 청구항 1에 있어서,
    상기 본체는, 상기 본체의 상하면 중 일부 영역이 개방루프(open loop) 형태로 절제된 가장자리가 상기 본체의 상면에 대해 소정의 기울기로 절곡된 절곡부를 더 구비하는 반도체 제조용 더미 기판.
  9. 청구항 1에 있어서,
    판(plate) 형상으로 형성되고, 상기 본체의 하면을 커버하는 상기 접착층과 마주보도록 배치되는 충진판; 및
    서로 소정의 간격을 두고 이격되며, 상기 접착층과 상기 충진판 사이에 배치되는 다수의 연결부재;
    를 더 포함하는 반도체 제조용 더미 기판.
  10. 청구항 9에 있어서,
    상기 연결부재의 노출된 외면에 미세요철이 형성되는 반도체 제조용 더미 기판.
KR1020180153646A 2018-12-03 2018-12-03 반도체 제조용 더미 기판 KR102116619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180153646A KR102116619B1 (ko) 2018-12-03 2018-12-03 반도체 제조용 더미 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180153646A KR102116619B1 (ko) 2018-12-03 2018-12-03 반도체 제조용 더미 기판

Publications (1)

Publication Number Publication Date
KR102116619B1 true KR102116619B1 (ko) 2020-05-28

Family

ID=70920255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180153646A KR102116619B1 (ko) 2018-12-03 2018-12-03 반도체 제조용 더미 기판

Country Status (1)

Country Link
KR (1) KR102116619B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000106A (ko) * 2004-06-28 2006-01-06 삼성전자주식회사 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법
KR20100011386A (ko) * 2008-07-25 2010-02-03 서경성 반도체 몰드 금형의 세정용 더미
KR20110039495A (ko) * 2008-09-16 2011-04-18 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 배치대
KR101590356B1 (ko) 2014-06-11 2016-02-01 김용구 반도체 패키지 제조용 금형의 세정용 더미 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000106A (ko) * 2004-06-28 2006-01-06 삼성전자주식회사 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법
KR20100011386A (ko) * 2008-07-25 2010-02-03 서경성 반도체 몰드 금형의 세정용 더미
KR20110039495A (ko) * 2008-09-16 2011-04-18 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 배치대
KR101590356B1 (ko) 2014-06-11 2016-02-01 김용구 반도체 패키지 제조용 금형의 세정용 더미 제조방법

Similar Documents

Publication Publication Date Title
US20090309201A1 (en) Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device
US11664239B2 (en) Lead frame for improving adhesive fillets on semiconductor die corners
US20150228563A1 (en) Lead frame with abutment surface
TWI546869B (zh) Manufacturing method of semiconductor device
KR20130087249A (ko) 반도체 장치 및 이를 이용한 이미지 센서 패키지
CN103515342A (zh) 封装结构及其形成方法
US11735503B2 (en) Method of manufacturing chip packaging structure with dissipation layer, flange and sealing pin
US7348681B2 (en) Electronic component and manufacturing method of the electronic component
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
TW200929469A (en) Substrate package structure
US10090216B2 (en) Semiconductor package with interlocked connection
TW201401459A (zh) 半導體裝置之製造方法及半導體裝置
KR102116619B1 (ko) 반도체 제조용 더미 기판
JP2012033884A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
US20200176271A1 (en) Method for manufacturing semiconductor device
JP2018029183A (ja) オプトエレクトロニクス部品およびその製造方法
CN108695273B (zh) 窗口型球栅阵列封装组件
US20160181180A1 (en) Packaged semiconductor device having attached chips overhanging the assembly pad
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
TWI703694B (zh) 半導體裝置之製造方法
JP7354513B2 (ja) 電子回路装置およびその製造方法
CN109729746B (zh) 具有载体和光电部件的装置
TW201417231A (zh) 封裝基板及晶片封裝構件
CN110349918B (zh) 半导体封装结构及其制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant