KR20020072595A - 동판의 산화막 형성방법 및 이에 의해 제조된 동판 - Google Patents

동판의 산화막 형성방법 및 이에 의해 제조된 동판 Download PDF

Info

Publication number
KR20020072595A
KR20020072595A KR1020010012494A KR20010012494A KR20020072595A KR 20020072595 A KR20020072595 A KR 20020072595A KR 1020010012494 A KR1020010012494 A KR 1020010012494A KR 20010012494 A KR20010012494 A KR 20010012494A KR 20020072595 A KR20020072595 A KR 20020072595A
Authority
KR
South Korea
Prior art keywords
copper plate
oxide film
copper
oxide
needle
Prior art date
Application number
KR1020010012494A
Other languages
English (en)
Inventor
정옥민
Original Assignee
(주)에스티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에스티디 filed Critical (주)에스티디
Priority to KR1020010012494A priority Critical patent/KR20020072595A/ko
Publication of KR20020072595A publication Critical patent/KR20020072595A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Chemical Treatment Of Metals (AREA)

Abstract

본 발명은 동판 표면의 산화막에 침상구조의 스멋이 성장되는 것을 억제하여, 별도의 스멋제거공정을 거치지 않더라도 이 동판을 이용한 제품의 불량을 방지할 수 있어, 제품의 생산성을 향상시킴과 더불어 불량률을 줄일 수 있도록 된 동판의 산화막 형성방법 및 이에 의해 제조된 동판에 관한 것이다.
본 발명에 따르면, 동판(10) 표면의 이물질을 제거하고 산성용액으로 에칭하여 후공정에서 산화반응이 활성화되도록 하는 전처리단계(ST1,ST2)와, 상기 동판(10)의 표면에 산화물을 반응시켜 얇은 산화막(15)을 형성하는 산화단계((ST4)를 포함하는 동판의 산화막 형성방법에 있어서, 상기 전처리단계(ST1,ST2)와 산화단계(ST4) 사이에 동판(10)의 표면장력을 줄여주기 위한 계면활성제를 도포하는 계면활성제 도포단계(ST3)가 더 구비되며, 이 계면활성제 도포단계(ST3)에서 동판(10)의 표면장력을 줄여주어 후공정인 산화단계(ST)에서 생성되는 구리산화물이 동판(10)의 표면을 따라 넓게 확산되어 침상구조의 스멋(20)이 성장되는 것을 억제하도록 된 것을 특징으로 하는 동판의 산화막 형성방법이 제공된다.

Description

동판의 산화막 형성방법 및 이에 의해 제조된 동판{OXIDIZATION FILM FORMATION METHOD FOR COPPER BOARD AND COPPER BOARD THEREBY}
본 발명은 동판의 산화막 형성방법 및 이에 의해 제조된 동판에 관한 것으로서, 보다 상세하게는 동판 표면의 산화막에 침상구조의 스멋이 성장되는 것을 억제하여, 별도의 스멋제거공정을 거치지 않더라도 이 동판을 이용한 제품의 불량을 방지할 수 있어, 제품의 생산성을 향상시킴과 더불어 불량률을 줄일 수 있도록 된 동판의 산화막 형성방법 및 이에 의해 제조된 동판에 관한 것이다.
BGA반도체나, 이에 부착되는 방열판 또는 다층회로기판 등에 사용되는 동판은 통상 몰딩용 컴파운드 등의 다른 물질과의 부착력을 향상시키기 위해 그 표면에 산화막을 형성하게 된다. 이러한 산화막 형성방법은 도 1에서와 같이, 탈지제 등으로 동판 표면의 이물질을 제거하고(ST1), 이를 유기산으로 에칭처리하여 후공정에서 반응이 활성화되도록 한다(ST2). 이어서, 상기 동판을 수산화나트륨 등으로 중화시킨 후(ST3), 산화물과 반응시켜 동판의 표면에 산화막(CuO)을 형성하고(ST4), 이를 열풍기에 의해 건조시키게 된다(ST5).
그러나, 이러한 공정에 의해 형성된 산화막은 도 2에서와 같이, 동판(10)의 표면장력에 의해 평탄하게 확산되지 못하고, 동판(10)의 표면에 대해 직각방향으로 뾰족하게 성장된 침상구조의 스멋(SMUT)(20)이 발생된다. 따라서, 상기 동판(10)은 침상구조의 스멋(20)이 조밀하게 형성되어 그 사이에 수분(35)이나 먼지(30) 등의 이물질이 쉽게 고착되어, 이를 이용한 BGA반도체 등에 좋지 않은 영향을 미치게 된다. 또한, 상기 스멋(20)은 길이가 긴 침상구조로 성장되기 때문에, 제품 성형시 쉽게 탈락되어 도 3에서와 같이, 리드프레임(40)의 실버스폿(SILVER SPOT)(45)에위치되어 반도체칩(43)과 연결되는 와이어(46)의 접속불량 등을 유발하는 문제점이 있다. 그 외에도, 상기 스멋(20)이 동판(10)과 컴파운드 등의 피부착물 사이에 개재되면 피부착물의 부착력이 약화되어 제품의 불량을 초래하게 되는 등의 여러가지 문제점이 있다.
따라서, 종래에는 동판(10)에 산화막(15)을 형성한 후 블라스팅공정을 거쳐 그 표면에 성장된 스멋(20)을 물리적으로 제거하였으나, 이러한 물리적 제거방법은 산화막 형성공정과는 별도로 추가적인 공정에서 진행되므로 제품의 생산성이 저하됨은 물론, 과다한 블라스팅시 산화막(15)이 손상되어 피부착물과의 부착력이 약해지며, 스멋(20)을 제대로 제거하지 못했을 경우에는 전술한 문제점이 그대로 상존하게 되는 등의 문제점이 발생된다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 동판 표면의 산화막에 침상구조의 스멋이 성장되는 것을 억제하여, 별도의 블라스팅공정 등을 거치지 않더라도 이 동판을 이용한 제품의 불량을 방지할 수 있어, 제품의 생산성을 향상시킴과 더불어 불량률을 줄일 수 있도록 된 동판의 산화막 형성방법 및 이에 의해 제조된 동판을 제공하는 것이다.
도 1은 종래의 산화막 형성단계를 보인 공정도
도 2는 종래의 방법에 의해 산화막이 형성된 동판의 단면도
도 3은 종래의 동판에 의해 제조된 반도체의 평면도
도 4는 본 발명의 따른 동판의 산화막 형성단계를 보인 공정도
도 5는 본 발명에 따른 동판의 일예를 보인 단면도
도 6은 본 발명에 따른 동판의 다른예를 보인 단면도
<도면의 주요부분에 대한 부호의 설명>
10 : 동판15 : 산화막
20 : 스멋30 : 먼지
35 : 수분
본 발명에 따르면, 동판(10) 표면의 이물질을 제거하고 산성용액으로 에칭하여 후공정에서 산화반응이 활성화되도록 하는 전처리단계(ST1,ST2)와, 상기 동판(10)의 표면에 산화물을 반응시켜 얇은 산화막(15)을 형성하는 산화단계((ST4)를 포함하는 동판의 산화막 형성방법에 있어서, 상기 전처리단계(ST1,ST2)와 산화단계(ST4) 사이에 동판(10)의 표면장력을 줄여주기 위해 계면활성제를 도포하는 계면활성제 도포단계(ST3)가 더 구비되며, 이 계면활성제 도포단계(ST3)에서 동판(10)의 표면장력을 줄여서, 후공정인 산화단계(ST4)에서 생성되는 구리산화물이 동판(10)의 표면을 따라 평탄하게 확산되어 침상구조의 스멋(20)이 성장되는 것을 억제하도록 된 것을 특징으로 하는 동판의 산화막 형성방법이 제공된다.
본 발명의 다른 특징에 따르면, 반도체용 리드프레임(40)이나 방열판, 다층회로기판 등에 사용되는 동판에 있어서, 상기 동판(10)은 산화반응에 의해 생성된 구리산화물이 동판(10)의 표면을 따라 확산되어 평탄한 산화막(15)이 형성되어 구성되며, 별도의 스멋제거공정을 거치지 않더라도 스멋(20)에 의한 제품불량을 방지할 수 있도록 된 것을 특징으로 하는 산화막이 형성된 동판이 제공된다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 설명하면 다음과 같다. 도 4는 본 발명의 따른 동판의 산화막 형성단계를 보인 공정도이고, 도 5와 도 6은 본 발명에 따른 동판의 단면도이다. 이를 참조하면, 상기 동판(10)은 그 표면을 산화시키기 전에 계면활성제를 동판(10)의 표면에 도포시켜 표면장력을 줄여서, 산화단계에서 생성된 구리산화물이 동판(10)의 표면을 따라 평탄하게 확산되어 침상구조의 스멋(20)이 발생되지 않거나 발생되더라도 탈락되지 않도록 짧게 형성된 평탄한 산화막(15)이 형성된다.
따라서, 이러한 동판(10)은 컴파운드 등의 다른물질과의 부착력은 우수하면서도, 별도의 스멋제거공정을 거치지 않아도 스멋(20)이 탈락되지 않으므로, 제품의 생산성이 향상됨과 더불어 스멋(20)에 의한 제품의 불량이 발생되지 않아 품질이 향상된다.
이상의 산화막(15)을 갖는 동판(10)을 형성하는 방법은 동판(10)의 표면을 탈지제 등으로 세척하여 이물질을 제거한 후 이 동판(10)을 유기산 등으로 에칭하여 후공정에서 반응이 활성화되도록 하는 전처리단계(ST1,ST2)와, 동판의 표면에 계면활성제를 도포시켜 동판의 표면장력을 줄여주는 계면활성제 도포단계(ST3)와, 상기 동판(10)의 표면에 산화물을 반응시켜 평탄한 산화막(15)을 형성하는 산화단계(ST4)와, 산화막(15)이 형성된 동판(10)을 열풍기 등에 의해 건조시키는 건조단계(ST5)로 이루어진다.
상기 전처리단계(ST1,ST2)는 탈지제 등으로 동판(10)의 표면을 세척하여 기름기 등의 이물질을 제거하는 세척단계(ST1)와, 세척된 동판(10)을 유기산 등에 의해 에칭하여 후공정에서 동판(10)의 산화반응이 활성화되도록 하는 에칭단계(ST2)로 이루어진다.
상기 계면활성제 반응단계(ST3)는 에칭된 동판(10)의 표면에 계면활성제를 도포하여 표면장력을 줄여주므로써, 후공정에서 산화반응에 의해 생성된 구리산화물이 동판(10)의 표면을 따라 평탄하게 확산되어 침상구조의 스멋(20)이 길게 성장되는 것을 억제할 수 있도록 하는 것이다.
상기 산화단계(ST4)는 동판(10)의 표면에 산화물을 반응시켜 구리산화물에 의해 산화막(15)을 형성하는 단계로서, 이때 동판(10)에는 계면활성제가 도포되어 표면장력이 줄어든 상태이기 때문에, 생성된 구리산화물이 동판(10) 표면을 따라 평탄하게 확산되므로, 이 구리산화물이 침상구조로 길게 성장되는 것이 억제된다. 따라서, 상기 동판(10)은 산화막(15)의 표면에 침상구조의 스멋(20)이 발생되지 않거나, 발생되더라도 탈락되지 않도록 짧게 형성되므로, 종래와 같이 스멋(20) 사이에 수분이나 이물질이 고착되는 것을 방지할 수 있고, 스멋(20)이 탈락되어 제품의 불량을 유발시키는 것을 방지할 수 있으며, 몰딩 후에도 컴파운드와의 박리현상 등이 발생되지 않는 장점이 있다. 이러한 산화막(15)이 동판(10) 표면에 형성되면, 이를 열풍기 등에 의해 건조시켜 산화막(15)이 형성된 동판(10)을 완성하게 된다(ST5).
이상에서와 같은 본 발명에 의하면, 상기 동판(10)은 산화막(15)의 표면에 스못(20)이 침상구조로 길게 성장되는 것이 억제되어 컴파운드 등의 다른물질과의 부착력이 우수하면서도, 별도의 스멋제거공정을 거치지 않아도 스멋(20)이 탈락되지 않으므로, 제품의 생산성이 향상됨과 더불어 스멋(20)에 의한 제품불량이 발생되지 않아 품질이 향상된다.

Claims (2)

  1. 동판(10) 표면의 이물질을 제거하고 산성용액으로 에칭하여 후공정에서 산화반응이 활성화되도록 하는 전처리단계(ST1,ST2)와, 상기 동판(10)의 표면에 산화물을 반응시켜 얇은 산화막(15)을 형성하는 산화단계((ST4)를 포함하는 동판의 산화막 형성방법에 있어서, 상기 전처리단계(ST1,ST2)와 산화단계(ST4) 사이에 동판(10)의 표면장력을 줄여주기 위해 계면활성제를 도포하는 계면활성제 도포단계(ST3)가 더 구비되며, 이 계면활성제 도포단계(ST3)에서 동판(10)의 표면장력을 줄여서, 후공정인 산화단계(ST4)에서 생성되는 구리산화물이 동판(10)의 표면을 따라 평탄하게 확산되어 침상구조의 스멋(20)이 성장되는 것을 억제하도록 된 것을 특징으로 하는 동판의 산화막 형성방법.
  2. 반도체용 리드프레임(40)이나 방열판, 다층회로기판 등에 사용되는 동판에 있어서, 상기 동판(10)은 산화반응에 의해 생성된 구리산화물이 동판(10)의 표면을 따라 확산되어 평탄한 산화막(15)이 형성되어 구성되며, 별도의 스멋제거공정을 거치지 않더라도 스멋(20)에 의한 제품불량을 방지할 수 있도록 된 것을 특징으로 하는 산화막이 형성된 동판.
KR1020010012494A 2001-03-12 2001-03-12 동판의 산화막 형성방법 및 이에 의해 제조된 동판 KR20020072595A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010012494A KR20020072595A (ko) 2001-03-12 2001-03-12 동판의 산화막 형성방법 및 이에 의해 제조된 동판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010012494A KR20020072595A (ko) 2001-03-12 2001-03-12 동판의 산화막 형성방법 및 이에 의해 제조된 동판

Publications (1)

Publication Number Publication Date
KR20020072595A true KR20020072595A (ko) 2002-09-18

Family

ID=27697049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010012494A KR20020072595A (ko) 2001-03-12 2001-03-12 동판의 산화막 형성방법 및 이에 의해 제조된 동판

Country Status (1)

Country Link
KR (1) KR20020072595A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420129B2 (en) 2004-06-28 2008-09-02 Samsung Electronics Co., Ltd. Semiconductor package including a semiconductor device, and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0633268A (ja) * 1992-07-16 1994-02-08 Asahi Denka Kogyo Kk 銅及び銅合金の表面処理方法
KR19980052501A (ko) * 1996-12-24 1998-09-25 김무 리드프레임의 화학적 용해처리를 위한 산세용액
KR20010053454A (ko) * 1998-07-10 2001-06-25 데머 얀, 당코 제니아 떼. 기판면으로부터 포토레지스트 및 유기 물질을스트리핑하기 위한 조성물
KR20020030742A (ko) * 1999-05-21 2002-04-25 월터 알란 이. 구리함유 표면을 갖는 전자부품의 습가공 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0633268A (ja) * 1992-07-16 1994-02-08 Asahi Denka Kogyo Kk 銅及び銅合金の表面処理方法
KR19980052501A (ko) * 1996-12-24 1998-09-25 김무 리드프레임의 화학적 용해처리를 위한 산세용액
KR20010053454A (ko) * 1998-07-10 2001-06-25 데머 얀, 당코 제니아 떼. 기판면으로부터 포토레지스트 및 유기 물질을스트리핑하기 위한 조성물
KR20020030742A (ko) * 1999-05-21 2002-04-25 월터 알란 이. 구리함유 표면을 갖는 전자부품의 습가공 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420129B2 (en) 2004-06-28 2008-09-02 Samsung Electronics Co., Ltd. Semiconductor package including a semiconductor device, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100648916B1 (ko) 반도체 패키지용 인쇄회로기판의 윈도우 가공방법
KR101453088B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
US6518230B2 (en) Solvent for dissolving cured adhesive
KR20020072595A (ko) 동판의 산화막 형성방법 및 이에 의해 제조된 동판
KR101540583B1 (ko) 반도체 패키지용 전자파 차폐층 제조방법
JP3815429B2 (ja) 半導体装置用テープキャリアの製造方法
KR101153701B1 (ko) 메탈 인쇄회로기판의 제조방법
KR20030068354A (ko) 반도체 웨이퍼의 재생방법
JP2007088211A (ja) リードフレーム及びその製造方法
KR0144312B1 (ko) 반도체패키지의 방열판 표면처리 방법
TWI822620B (zh) 銅箔基板的前處理方法
KR20010089238A (ko) 개선된 예비-게이트 세척을 포함하는 방법
KR20130028249A (ko) 다단 에칭을 이용한 미세 패턴 형성방법
KR100509391B1 (ko) 인쇄 배선판 제조 방법
US7250361B2 (en) Method for forming a bonding pad of a semiconductor device including a plasma treatment
JPH04233260A (ja) 電子部品搭載用基板におけるリードフレームの表面処理方法
KR100254277B1 (ko) 인쇄회로기판의 홀 가공방법
KR100632597B1 (ko) 보드 온 칩 볼 그리드 어레이 기판의 제조 방법
KR20220070660A (ko) 구리 밀착 증가용 조도 형성을 위한 식각액 조성물
JPH11135917A (ja) プリント配線板の製造方法
CN115696762A (zh) 一种zta产品的热处理特性改善方法
JP4380100B2 (ja) 半導体装置用テープキャリアの製造方法
JPH03265586A (ja) 窒化アルミニウム基板の製造方法
KR100254258B1 (ko) 리드 프레임의 제조방법
JP2001111212A (ja) 配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application