TWI666737B - 佈線基板、製造佈線基板之方法及電子組件裝置 - Google Patents

佈線基板、製造佈線基板之方法及電子組件裝置 Download PDF

Info

Publication number
TWI666737B
TWI666737B TW104139407A TW104139407A TWI666737B TW I666737 B TWI666737 B TW I666737B TW 104139407 A TW104139407 A TW 104139407A TW 104139407 A TW104139407 A TW 104139407A TW I666737 B TWI666737 B TW I666737B
Authority
TW
Taiwan
Prior art keywords
electronic component
electrode pad
insulating layer
pad
component mounting
Prior art date
Application number
TW104139407A
Other languages
English (en)
Other versions
TW201631715A (zh
Inventor
小林和貴
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201631715A publication Critical patent/TW201631715A/zh
Application granted granted Critical
Publication of TWI666737B publication Critical patent/TWI666737B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一種佈線基板包括一電子組件安裝墊；一電極墊，其配置在該電子組件安裝墊之一外側上；一第一絕緣層，其形成於該電子組件安裝墊及該電極墊上；一開口，其形成於該電子組件安裝墊上之該第一絕緣層中；一連接孔，其形成於該電極墊上之該第一絕緣層中；以及複數個凹部，其分別形成於該開口中之該電子組件安裝墊及該連接孔中之該電極墊。

Description

佈線基板、製造佈線基板之方法及電子組件裝置
本揭露係有關於一種佈線基板、一種製造該佈線基板之方法及一種電子組件裝置。
在相關技藝中，已知一種電子組件裝置，其中在一佈線基板上安裝像半導體晶片等之電子組件。在該電子組件裝置之佈線基板的一實例中，一由玻璃環氧樹脂所製成之基板形成有貫穿孔，以及該基板之兩個表面形成有經由在該等貫穿孔中之貫穿電極彼此連接的佈線層。
近年來，當製造更小且更薄之電子組件裝置，需要一種用以使該佈線基板變薄之技術。
[專利文件1]日本專利申請案公開第平成11-354673A號。
如一種初步技術(它將被描述於後)之段落所述，對於該電子組件裝置之佈線基板，使用由玻璃環氧樹脂所製成的基板來製備該佈線層。然而，因為它在技術上受限於該佈線基板之每一層的厚度之變薄，所以很難應付變薄之需求。
本發明之示範性具體例提供一種可製成薄的佈線基 板、一種製造該佈線基板之方法及一種電子組件裝置。
依據本發明之一第一態樣的一種佈線基板包括：一電子組件安裝墊；一電極墊，其配置在該電子組件安裝墊之一外側上；一第一絕緣層，其形成於該電子組件安裝墊及該電極墊上；一開口，其形成於該電子組件安裝墊上之該第一絕緣層中；一連接孔，其形成於該電極墊上之該第一絕緣層中；以及複數個凹部，其分別形成於該開口中之該電子組件安裝墊及該連接孔中之該電極墊。
依據本發明之一第二態樣的一種電子組件裝置包括：一電子組件安裝墊；一電極墊，其配置在該電子組件安裝墊之一外側；一第一絕緣層，其形成於該電子組件安裝墊及該電極墊上；一開口，其形成於該電子組件安裝墊上之該第一絕緣層中；一連接孔，其形成於該電極墊上之該第一絕緣層中；複數個凹部，其分別形成於該開口中之該電子組件安裝墊及該連接孔中之該電極墊；一電子組件，其安裝於該電子組件安裝墊上；以及一金屬線，其使該電子組件與該電極墊彼此連接。
依據本發明之一第三態樣的一種製造佈線基板之方法包括：藉由一貫穿製程(penetrating process)在一樹脂膜中形成一開口及一在該開口之一外側的連接孔；黏貼一金屬箔至該樹脂膜之一表面； 圖案化該金屬箔，以在一包含該樹脂膜之開口的區域中配置一電子組件安裝墊及在一包含該樹脂膜之連接孔的區域中配置一電極墊；以及分別形成複數個凹部於該樹脂膜之開口中的該電子組件安裝墊及該樹脂膜之連接孔中的該電極墊。
依據下面揭露，在該電子組件裝置之佈線基板中，該第一絕緣層係形成於該電子組件安裝墊及在該電子組件安裝墊之外側上所配置的該電子墊上。該第一絕緣層具有該開口在該電子組件安裝墊上及具有該連接孔在該電極墊上。
並且，該等凹部係分別形成於該第一絕緣層之開口中的該電子組件安裝墊及該連接孔中之該電極墊。
從而，因為可減少在該第一絕緣層之開口中的電子組件安裝墊之厚度及增加被該第一絕緣層覆蓋之電子組件安裝墊及電極墊的部分之厚度，所以可確保該佈線基板之預定剛性。
因為該電子組件係安裝在該電子組件安裝墊上，以致於它從該第一絕緣層之上表面突出，所以在該電子組件裝置中該佈線基板之實質厚度為該電子組件安裝墊之厚度。
從而，因為可減少在該電子組件裝置中之該佈線基板的厚度，所以可使該電子組件裝置變薄。
1‧‧‧佈線基板
1a‧‧‧佈線基板
1b‧‧‧佈線基板
1c‧‧‧佈線基板
2‧‧‧電子組件裝置
2a‧‧‧電子組件裝置
2b‧‧‧電子組件裝置
2c‧‧‧電子組件裝置
2d‧‧‧電子組件裝置
2e‧‧‧電子組件裝置
2f‧‧‧電子組件裝置
10‧‧‧聚醯亞胺薄膜
10a‧‧‧開口
12‧‧‧光阻層
12a‧‧‧開口
14‧‧‧保護膜
20‧‧‧銅箔
22‧‧‧鍍鎳(Ni)/金(Au)層
24‧‧‧鍍銅層
30‧‧‧防焊層
30a‧‧‧開口
40‧‧‧電子組件
42‧‧‧連接電極
44‧‧‧晶粒黏著材料
46‧‧‧金屬線
50‧‧‧封裝樹脂
52‧‧‧底部填充樹脂
60‧‧‧半導體晶片
62‧‧‧連接電極
64‧‧‧焊料
70‧‧‧電容元件
72‧‧‧連接電極
100‧‧‧佈線基板
200‧‧‧基板
300‧‧‧佈線層
320‧‧‧銅箔
340‧‧‧鍍銅層
400‧‧‧電子組件
420‧‧‧連接電極
500‧‧‧金屬線
600‧‧‧封裝樹脂
A‧‧‧侵蝕部分
C1‧‧‧第一凹部
C2‧‧‧第二凹部
C3‧‧‧第三凹部
C4‧‧‧第四凹部
E‧‧‧電極墊
H‧‧‧連接孔
H1‧‧‧第一連接孔
H2‧‧‧第二連接孔
L‧‧‧共同電鍍饋線
P‧‧‧電子組件安裝墊
TC‧‧‧貫穿導體
TH‧‧‧貫穿孔
W‧‧‧佈線部分
圖1係描述關於一種初步技術之電子組件裝置的剖面圖。
圖2係描述依據一第一示範性具體例之製造佈線基板的方法之剖面圖。
圖3係描述依據該第一示範性具體例之製造佈線基板的方法之剖面圖及縮小平面圖。
圖4係描述依據該第一示範性具體例之製造佈線基板的方法之剖面圖及縮小平面圖。
圖5係描述依據該第一示範性具體例之製造佈線基板的方法之剖面圖。
圖6係描述依據該第一示範性具體例之製造佈線基板的方法之剖面圖及縮小底視圖。
圖7係描述依據該第一示範性具體例之製造佈線基板的方法之剖面圖及縮小底視圖。
圖8係描述依據該第一示範性具體例之製造佈線基板的方法之剖面圖。
圖9係描述依據該第一示範性具體例之佈線基板的剖面圖。
圖10係圖9之佈線基板在分別從上面及下面觀看時的縮小平面圖及縮小底視圖。
圖11係描述藉由使用圖9之佈線基板來製造電子組件裝置之方法的剖面圖。
圖12係描述藉由使用圖9之佈線基板來製造電子組件裝置之方法的剖面圖。
圖13係描述該第一示範性具體例之電子組件裝置的剖面圖。
圖14係描述該第一示範性具體例之一第一修改具體例的電子組件裝置之剖面圖。
圖15係描述該第一示範性具體例之一第二修改具體例的電子組件裝置之剖面圖。
圖16係描述該第一示範性具體例之一第三修改具體例的電子組件裝置之剖面圖。
圖17A及17B係描述依據一第二示範性具體例之製造佈線基板的方法之剖面圖。
圖18係描述該第二示範性具體例之佈線基板的剖面圖。
圖19係該第二示範性具體例之一修改具體例的佈線基板之剖面圖。
圖20係描述該第二示範性具體例之電子組件裝置的剖面圖。
圖21係描述一第三示範性具體例之佈線基板的剖面圖。
圖22係描述該第三示範性具體例之電子組件裝置的剖面圖。
圖23係描述該第三示範性具體例之一修改具體例的電子組件裝置之剖面圖。
圖24係描述依據一修改具體例之佈線基板的剖面圖。
圖25係描述一修改具體例之電子組件裝置的剖面圖。
以下，將根據該等所附圖式來描述示範性具體例。
在描述該等示範性具體例前，先描述為該揭露之基礎的初步技術。圖1係描述關於該初步技術之電子組件裝置的剖面圖。
如圖1所示，依據該電子組件裝置之一佈線基板100，一由玻璃環氧樹脂所製成之基板200係形成有貫穿孔TH。
該基板200之兩個表面分別形成有經由在該等貫穿孔TH中之貫穿導體TC彼此連接之佈線層300。該佈線層300具有從下面依序形成之一銅箔320及一鍍銅層340。該鍍銅層340連接至該貫穿導體TC。
在該基板200之上表面的中心部分上形成一電子組件安裝墊P。該電子組件安裝墊P具有相同於該佈線層300之層，亦即，具有該銅箔320及該鍍銅層340。
在該電子組件安裝墊P上，安裝一電子組件400且該電子組件400之連接電極420面向上。
該電子組件400之連接電極420藉由金屬線500電連接至該佈線基板100之上表面的佈線層300。並且，以一封裝樹脂600密封該電子組件400及該等金屬線500。
在此，該佈線基板100之個別元件的典型厚度係如下：該基板200之厚度：50μm；兩側銅箔320之厚度：36μm(18μm+18μm)；兩側鍍銅層340之厚度：20μm(10μm+10μm)。因此，該佈線基板100之典型總厚度為106μm。
近年來，當製造更小且更薄的電子組件裝置時，需要一種用以使該佈線基板100變薄之技術。然而，依據圖1所示之初步技術的電子組件裝置的佈線基板100，因為它在技術上受限於該基板200、銅箔320及鍍銅層340之厚度的變薄，所以很難應付變薄之需求。
稍後所描述之示範性具體例可解決上述問題。
(第一示範性具體例)
圖2至14描述一第一示範性具體例之佈線基板及電子組件裝置。在下面，描述該佈線基板及該電子組件裝置之結構，同時描述製造該佈線基板及該電子組件裝置之方法。
依據製造該第一示範性具體例之佈線基板的方法，如圖2所示，先製備一具有約25μm至50μm之厚度的聚醯亞胺薄膜 10。
該聚醯亞胺薄膜10之下表面具有一由熱固性環氧樹脂等所製成之黏著層(未顯示)。該聚醯亞胺薄膜10係一第一絕緣層之有利實例。除了該聚醯亞胺薄膜10外，亦可以使用像聚酯、LCP(液晶聚合物)等之各種樹脂膜。
然後，如圖3所示，該聚醯亞胺薄膜10經歷一貫穿製程，更特別地，藉由一模具衝床(mold punch，未顯示)朝厚度方向對該聚醯亞胺薄膜10實施衝孔。從而，在一產品區域之中心部分上形成一開口10a及在外側區域上形成連接孔H，該等連接孔H彼此相對且有該開口10a介於其間。
圖3之縮小平面圖係圖3之剖面圖在從上面觀看時的示意圖。並且，沿著圖3之縮小平面圖的線I-I所取得之剖面對應於圖3之剖面圖。此亦應用於下述。
在圖3中，顯示該聚醯亞胺薄膜10對應於一產品區域之區域。實際上，有複數個產品區域被對準及界定。
如圖4之剖面圖及縮小平面圖，將一銅箔20黏貼至該聚醯亞胺薄膜10之一表面(下表面)。
該銅箔20之厚度例如係18μm至35μm。藉由在約150℃下加熱及加壓該銅箔與該聚醯亞胺薄膜10，使在該聚醯亞胺薄膜10之下表面上的黏著層(未顯示)軟化，以便將該銅箔20黏貼至該聚醯亞胺薄膜10。之後，藉由在約150℃下實施加熱處理約1小時，使該黏著層硬化。
亦可使用為金屬箔的範例之且金屬箔為其它金屬之金屬箔的銅箔20。可替代地，可使用薄金屬板。
接著，如圖5所示，藉由微影製程在該銅箔20之下表面上形成一用以圖案化該銅箔20之具有開口12a的光阻層12。並且，將一保護膜14黏貼至該聚醯亞胺薄膜10之上表面。
然後，使用該光阻層12做為光罩，藉由濕式蝕刻經由該等開口12a移除銅箔20。接著，移除該光阻層12及該保護膜14。
從而，如圖6之剖面圖及縮小底視圖所示，該銅箔20被圖案化，以致於在一產品區域之中心部分形成一電子組件安裝墊P及在外側區域中形成一對電極墊E，該對電極墊E彼此相對且有該電子組件安裝墊P介於其間。
圖6之縮小底視圖係圖6之剖面圖在從下面觀看時的示意圖。並且，沿著圖6之縮小底視圖的線I-I所取得之剖面對應於圖6之剖面圖。
如圖6之縮小底視圖所示，該銅箔20被圖案化，以致於一共同電鍍饋線L連接至該複數個電極墊E。使圖6之連接至該等電極墊E的電鍍饋線L連接至在其它周圍產品區域中的電極墊E，以便可將電鍍用之電力同時饋送至所有的電極墊E。
該電子組件安裝墊P沒有與該電鍍饋線L連接且處於浮接狀態。
如圖7之剖面圖及縮小底視圖所示，在該電子組件安裝墊P及該電極墊E之下表面上設置一感光防焊材料(未顯示)且根據微影製程實施曝光及顯影，以便形成一防焊層30。可以使用丙烯酸樹脂、環氧基樹脂、聚酯類樹脂等做為該防焊材料。
該防焊層30係一第二絕緣層之有利實例。除了該防 焊層30外，還可以使用各種絕緣樹脂層。
沿著圖7之縮小底視圖的線I-I所取得之剖面對應於圖7之剖面圖。該防焊層30在每一電極墊E之下表面上形成有開口30a。該防焊層30之厚度為10μm至30μm。在圖7之縮小底視圖，以透視法描述該防焊層30。
該防焊層30可以藉由塗佈一液體防焊材料或黏貼一薄膜狀防焊材料所形成。
然後，如圖8所示，以濕式蝕刻劑經由該聚醯亞胺薄膜10之開口10a及連接孔H以及該防焊層30之開口30a蝕刻該電子組件安裝墊P及該等電極墊E。
使用氯化銅水溶液、氯化鐵水溶液、硫酸/過氧化氫水溶液、鹼基蝕刻劑之類做為該電子組件安裝墊P及該等電極墊E(該銅箔20)之濕式蝕刻劑。
從而，經由該聚醯亞胺薄膜10之開口10a蝕刻該電子組件安裝墊P之上表面，以便形成一第一凹部C1。並且，經由該聚醯亞胺薄膜10之連接孔H該等電極墊E之上表面，以便形成第二凹部C2。
再者，經由該防焊層30之開口30a蝕刻該等電極墊E之下表面，以便形成第三凹部C3。
該電極墊E之第二凹部C2及第三凹部C3係形成於該電極墊E之上下表面上，以便彼此相對。
藉由濕式蝕刻等向性地蝕刻該電子組件安裝墊P及該等電極墊E。基於此理由，如圖8所示，該等第一、第二及第三凹部C1、C2、C3具有一帶有侵蝕部分A之底切形狀，其中當從該 聚醯亞胺薄膜10之開口10a及連接孔H的每一內壁朝內側進行側面蝕刻時，形成該侵蝕部分A。
該等第一、第二及第三凹部C1、C2、C3之深度設定為例如5μm至10μm。在一有利實例中，調整該銅箔20之厚度及該等第一、第二及第三凹部C1、C2、C3之深度，以便該電子組件安裝墊P及該電極墊E之最後厚度係在8μm至15μm間。
因為該電極墊E從上下表面形成有該第二凹部C2及該第三凹部C3，所以該電極墊E之連接部分比該電子組件安裝墊P薄有該第三凹部C3之深度。
當在圖4之製程中將該銅箔20黏貼至該聚醯亞胺薄膜10時，如果該銅箔20係極薄的，則很可能在該銅箔20中出現皺紋。當在該銅箔20中出現皺紋時，很難可靠地形成該電子組件安裝墊P及該等電極墊E。
基於此理由，將具有約18μm或更大之厚度的該相對厚銅箔20黏貼至該聚醯亞胺薄膜10、將該銅箔20處理成該電子組件安裝墊P及該等電極墊E，及然後使該電子組件安裝墊P及該等電極墊E變薄。
如此，可由該銅箔20可靠地形成該電子組件安裝墊P及該等電極墊E成為一有利圖案。再者，因為形成薄的電子組件安裝墊P，所以可使該佈線基板變薄。
接著，如圖9所示，藉由使用圖6之電鍍饋線L做為一電鍍饋徑，實施一電解電鍍，以便將金屬電鍍在被連接至該電鍍饋線L之該等電極墊E上。
從而，在該聚醯亞胺薄膜10之連接孔H中的電極墊 E之上表面的第二凹部C2上形成做為接觸層之鍍鎳(Ni)/金(Au)層22。
同時，在該防焊層30之開口30a中的電極墊E之下表面的第三凹部C3上亦形成做為接觸層之鍍鎳(Ni)/金(Au)層22。
該鍍鎳(Ni)/金(Au)層22係由一鎳層及一在該鎳層上之金層所形成。例如，該鎳層之厚度為1.0μm至10μm，以及該金層之厚度為0.1μm至1.0μm。
並且，可以形成像鎳(Ni)層/鈀(Pd)層/金(Au)層之其它鍍層做為該接觸層。
因為該電子組件安裝墊P沒有連接至該電鍍饋線L，所以該電子組件安裝墊P沒有形成有一鍍層。
從而，如圖9所示，獲得該第一示範性具體例之佈線基板1。如下所述，使該佈線基板1安裝有電子組件，及接著被切割以獲得每一產品區域。在另一選擇中，可以在該佈線基板1上安裝該等電子組件前，切割該佈線基板1。
圖10係圖9之佈線基板1在分別從上面及下面觀看時的縮小平面圖及縮小底視圖。以透視法描述圖10之個別元件。
如圖9及圖10之縮小平面圖所示，該第一示範性具體例之佈線基板1具有該電子組件安裝墊P及在該等外側區域上配置之彼此相對且有該電子組件安裝墊介於其中的一對電極墊E。該電子組件安裝墊P及該等電極墊E係由相同層所形成且藉由圖案化該銅箔20所形成。
並且，在該電子組件安裝墊P及該等電極墊E上，形成有該聚醯亞胺薄膜10，其中該開口10a係配置在該電子組件安裝 墊P之一主要部分上及該等連接孔H係配置在該等電極墊E之連接部分上。該聚醯亞胺薄膜10係該第一絕緣層之一實例。
該電子組件安裝墊P及該等電極墊E係藉由其上所配置之該聚醯亞胺薄膜10來保持及整合。
並且，如圖9及圖10之縮小底視圖所示，該防焊層30係形成於該電子組件安裝墊P及該等電極墊E下面，其中該等開口30a係配置在該等電極墊E之連接部上。該防焊層30被形成為以填充該電子組件安裝墊P與該等電極墊E間之間隙。
像該聚醯亞胺薄膜10，該防焊層30亦具有保持該電子組件安裝墊P及該等電極墊E之功能。該防焊層30係該第二絕緣層之一實例。
並且，該第一凹部C1係形成於該聚醯亞胺薄膜10之開口10a中的該電子組件安裝墊P，以致於使該電子組件安裝墊P變薄。
並且，該等第二凹部C2係形成於該聚醯亞胺薄膜10之連接孔H中的該等電極墊E之上表面。再者，該等第三凹部C3係形成於該防焊層30之開口30a中的該等電極墊E之下表面上。
如上所述，該等第一、第二及第三凹部C1、C2、C3係分別形成有一具有侵蝕部分A之底切形狀。
如圖9所示，該電子組件安裝墊P及該等電極墊E之周圍部分係以該聚醯亞胺薄膜10來覆蓋，以致於沒有形成凹部。因此，該等周圍部分具有相同於該銅箔20之厚度。
如此，甚至當使該電子組件安裝墊P及該等電極墊E之個別中心部分變薄時，該電子組件安裝墊P及該等電極墊E之個 別周圍部分獲得厚的厚度。
從而，可使該電子組件安裝墊P變薄且獲得該佈線基板1之預定剛性。
當建構一電子組件裝置時，在該電子組件安裝墊P上安裝一電子組件，以致於該電子組件從該聚醯亞胺薄膜10之上表面突出。基於此理由，在該電子組件裝置中之佈線基板1的實質厚度為該電子組件安裝墊P及該防焊層30之總厚度。
例如，當使用具有18μm厚之銅箔20及該第一凹部C1之深度設定為5μm時，該電子組件安裝墊P之厚度為13μm、該防焊層30之厚度為10μm及該佈線基板1之實質厚度為23μm。
如此，相較於依據該初步技術之佈線基板100的厚度(106μm)，可使該示範性具體例之佈線基板1薄得很多。
隨後，描述一種在該第一示範性具體例之佈線基板1(圖9)上安裝一電子組件來製造一電子組件裝置之方法。
如圖11所示，製備一在其一表面上具有連接電極42之電子組件40。在該等連接電極42面向上之情況下，藉由一晶粒黏著材料44將該電子組件40之背面安裝且固定在該佈線基板1之電子組件安裝墊P上。例如，可以使用樹脂基(例如，環氧基)黏著劑做為該晶粒黏著材料44。
如上所述，因為在該電子組件安裝墊P上沒有形成一鍍鎳/金層，所以可藉由該晶粒黏著材料44將該電子組件40牢固地黏貼在該電子組件安裝墊P上。其原因在於：當使用該樹脂基(例如，環氧基)黏著劑做為該晶粒黏著材料44時，該晶粒黏著材料44對金層具有弱的黏著性及對由該銅箔20所構成之該電子組件安裝 墊P具有強黏著性。
使用半導體晶片、MEMS(微機電系統)元件之類做為該電子組件40之一特定實例。在另一選擇中，使用結合之像電容元件及電阻元件的被動元件。
然後，如圖12所示，以打線方法藉由金屬線46使該電子組件40之連接電極42與該佈線基板1之電極墊E電連接。可以使用金(Au)線、銅(Cu)線、銀(Ag)線等做為該金屬線46。
如上所述，在此示範性具體例中，即使藉由在該電子組件安裝墊P及該等電極墊E上形成該等第一、第二及第三凹部C1、C2、C3，使該佈線基板1變薄，該佈線基板1具有該預定剛性。基於此理由，當以打線方法使該等金屬線46連接至該佈線基板1之電極墊E時，可可靠地實施連接操作。
接著，如圖13所示，藉由將樹脂注入模具之轉注成形法(transfer mold method)形成一用以密封該佈線基板1、該電子組件40及該等金屬線46之封裝樹脂50。
如圖8之製程所述，該等第一、第二及第三凹部C1、C2、C3係形成有該底切形狀且具有從該聚醯亞胺薄膜10之開口10a及連接孔H的每一內壁朝內側之該侵蝕部分A。
以該封裝樹脂50填充該等侵蝕部分A，以便以良好黏著性在該佈線基板1上形成該封裝樹脂50。
接著，沿著切割線切割該佈線基板1，以便獲得每一產品區域。從而，如圖13所示，獲得該第一示範性具體例之電子組件裝置2。
在該第一示範性具體例之電子組件裝置2中，如圖9之佈線基板1所述，從該電子組件安裝墊P之上面安裝有該電子組 件40的安裝面至該防焊層30之下表面的範圍為該佈線基板1之實質厚度。
因為因該第一凹部C1而使該電子組件安裝墊P之安裝面變薄，所以可減少該電子組件裝置2之整體厚度。並且，因為實施該電子組件40之縮小，所以可使該電子組件裝置變得薄、小且輕。
在該第一示範性具體例之電子組件裝置2中，該佈線基板1之電極墊E的下表面之第三凹部C3具有一像焊球之外部連接端且連接至一像母板之安裝基板。
圖14描述依據該第一示範性具體例之第一修改具體例的電子組件裝置2a。在圖14之第一修改具體例中，該佈線基板1之電極墊E的上表面之第二凹部C2與其下表面之第三凹部C3係配置成彼此偏離，以致於它們位於沒有彼此重疊之區域中，以及該第三凹部C3沒有配置在一對應於該第二凹部C2之部分中(該第二凹部C2之位置與該第三凹部C3之位置在水平方向上沒有彼此重疊)。
在圖14之實例中，該佈線基板1之電極墊E的第三凹部C3係配置成朝內部區域偏離該第二凹部C2。然而，相反地，該第三凹部C3可以配置成朝外部區域偏離該第二凹部C2。
從而，不像圖9所示之電子組件裝置2的佈線基板1，因為以該防焊層30覆蓋該電極墊E之形成有該第三凹部C3的下表面，所以在該第二凹部C2下方沒有空間。
因此，當使該金屬線46接合至該佈線基板1之電極墊E的第二凹部C2時，即使該第二凹部C2係形成比較深，不會 使該電極墊E彎曲。基於此理由，可可靠地且穩定地實施打線。因為圖14之其它元件係相同於圖13，所以以相同元件符號來表示它們及省略其敘述。
圖15描述依據該第一示範性具體例之第二修改具體例的電子組件裝置2b。像圖15之第二修改具體例，可以從圖13所示之電子組件裝置2的佈線基板1移除該防焊層30。圖15之其它元件係相同於圖13。
圖16描述依據該第一示範性具體例之第三修改具體例的電子組件裝置2c。像圖16之第三修改具體例，可以省略該防焊層30、可以不在該電極墊E之下表面上形成該第三凹部C3，及該電極墊E之整體下表面可以是平坦的。
為了製造圖16所示之第三修改具體例的電子組件裝置2c，在該整體下表面上黏貼一保護膜，以取代在圖7之製程中圖案化在該電子組件安裝墊P及該等電極墊E下面的該防焊層30。
從而，在圖8之製程中在該電子組件安裝墊P及該等電極墊E上形成該等第一及第二凹部C1及C2之製程期間，沒有在該電極墊E之下表面上形成該第三凹部C3。
再者，較佳地，在該保護膜黏貼在該電子組件安裝墊P及該等電極墊E之整體下表面上的情況下，形成一鍍鎳/金層。接著，移除該保護膜。圖16之其它元件係相同於圖13。
(第二示範性具體例)
圖17至20描述一第二示範性具體例之佈線基板及電子組件裝置。
在該第一示範性具體例之佈線基板1(圖9)中，當該 連接孔H之深寬比(aspect ratio)增加時，打線裝置之瓷嘴(capillary)無法到達該連接孔H之底部的電極墊E，以致於很難實施打線。該第二示範性具體例可解決此問題。
如圖17A所示，製備大致相同於圖8所示之第一示範性具體例的結構。圖17A不同於圖8之處在於：該聚醯亞胺薄膜10之連接孔H的深寬比係較大的。
在圖17A之實例中，使該聚醯亞胺薄膜10變厚及減少該連接孔H之直徑，以便增加該連接孔H之深寬比。
然後，如圖17B所示，將該保護膜14黏貼至該防焊層30之下表面。接著，像該第一示範性具體例之圖9的製程，藉由使用該電鍍饋線L做為電鍍饋徑來實施電解電鍍，以便在該連接孔H中之電極墊E上形成一鍍銅層24。
從而，以該鍍銅層24填充該聚醯亞胺薄膜10之連接孔H。較佳地，以該鍍銅層24完全填充該連接孔H，以便該鍍銅層24之上表面係與該聚醯亞胺薄膜10之上表面同高。
隨後，如圖18所示，在移除該保護膜14後，藉由相同的電解電鍍在該鍍銅層24及該電極墊E之下表面上形成鍍鎳/金層22。從而，獲得該第二示範性具體例之佈線基板1a。
在另一選擇中，像一修改具體例之佈線基板1b(圖19)，當在該聚醯亞胺薄膜10之連接孔H中的電極墊E上形成該鍍銅層24時，該鍍銅層24係形成達到該連接合H之深度的一部分。接著，藉由相同方法在該鍍銅層24及該電極墊E之下表面上形成該等鍍鎳/金層22。
然後，如圖20所示，像該第一示範性具體例之圖11 至13的製程，將該電子組件40安裝在圖18所示之佈線基板1a的電子組件安裝墊P上。並且，藉由該等金屬線46使該電子組件40之連接電極42與該佈線基板1a之電極墊E連接。
接著，形成用以密封該佈線基板1a、該電子組件40及該等金屬線46之該封裝樹脂50。從而，獲得該第二示範性具體例之電子組件裝置2d。
在該第二示範性具體例之佈線基板1a中，藉由該鍍銅層24將該鍍鎳/金層22(它是該金屬線46之接合面)從該電極墊E提升至該聚醯亞胺薄膜10之上表面。
從而，因為打線裝置之瓷嘴的尖端可輕易地到達該鍍鎳/金層22而無關於該連接孔H之深寬比，所以可改善打線特性。
並且，在該修改具體例之佈線基板1b(圖19)中，因為大大地減少該連接孔H之深寬比，所以可改善打線特性。
(第三示範性具體例)
圖21至23描述一第三示範性具體例之佈線基板及電子組件裝置。
該第三示範性具體例之佈線基板係一可讓一電子組件以覆晶方式連接之佈線基板。
如圖21所示，在該第三示範性具體例之佈線基板1c中，該第一示範性具體例之佈線基板1(圖9)的電子組件安裝墊P係形成做為一佈線部分W，以及在該佈線部分W之外側配置一對電極墊E。
在該佈線部分W上配置該聚醯亞胺薄膜10之第一連 接孔H1，以及在該等電極墊E上配置該聚醯亞胺薄膜10之第二連接孔H2。
並且，在該聚醯亞胺薄膜10之第一連接孔H1中的佈線部分W上形成第四凹部C4。在該佈線部分W之第四凹部C4上亦形成該鍍鎳/金層22。
圖21所示之佈線基板1c的其它元件係相同於該第一示範性具體例之佈線基板1(圖9)。
為了製造該第三示範性具體例之佈線基板1c，在該第一示範性具體例之圖3的製程中該聚醯亞胺薄膜10先形成有該等第一連接孔H1及該等第二連接孔H2。
接著，在圖5及6之製程中，圖案化該銅箔20，以在一包含該等第一連接孔H1之區域中配置該佈線部分W及在一包含該等第二連接孔H2之區域中配置該等電極墊E。並且，像該第一示範性具體例，該佈線部分W及該等電極墊E之下表面形成有該防焊層30(第二絕緣層)，該防焊層30在該等電極墊E上具有開口30a。
藉由相同方法，在該醯亞胺薄膜10之第一連接孔H1中的佈線部分W上形成該等第四凹部C4，以及在該等第二連接孔H2中之電極墊E的上表面上形成該等第二凹部C2。同時，在該防焊層30之開口30a中的電極墊E之下表面上形成該等第三凹部C3。
然後，在該佈線部分W之第四凹部C4及該等電極墊E之兩個表面的第二凹部C2及第三凹部C3上形成該等鍍鎳/金層22。在該第三示範性具體例中，該電鍍饋線亦連接至該佈線部分W，以便同時對該佈線部分W之第四凹部C4實施金屬電鍍。
並且，在該第三示範性具體例之佈線基板1c中，可以採用相同於該第一示範性具體例之修改具體例。
並且，如圖22所示，製備一在其下表面上具有連接電極62之半導體晶片60做為該電子組件。該半導體晶片60之連接電極62係以覆晶方式經由焊料64連接至該佈線基板1c之第一連接孔H1中的佈線部分W之第四凹部C4中之一及該佈線基板1c之第二連接孔H2中的電極墊E之第二凹部C2中之一。
並且，製備一在水平方向上之兩個端面上具有連接電極72之電容元件70。在該電容元件70之兩個端面上的該等連接電極72經由焊料64連接至該佈線基板1c之第一連接孔H1中的佈線部分W之第四凹部C4中之另一者及該佈線基板1c之第二連接孔H2中的電極墊E之第二凹部C2中之另一者。
如此，該半導體晶片60經由該佈線基板1c之佈線部分W電連接至該電容元件70。除了該電容元件70外，亦可以連接像電阻元件之其它被動元件。
在該佈線基板1c之上表面上，以該封裝樹脂50密封該半導體晶片60及該電容元件70。
從而，如圖22所示，建構該第三示範性具體例之電子組件裝置2e。
像圖23所示之修改具體例的電子組件裝置2f，可以以一底部填充樹脂52密封該半導體晶片60與該佈線基板1c間之間隙，以取代該封裝樹脂50。
在該第三示範性具體例之電子組件裝置2e、2f中，在該聚醯亞胺薄膜10之第一連接孔H1中的佈線部分W上形成該 等第四凹部C4，以及在該等第二連接孔H2中之電極墊E上形成該等第二凹部C2，以致於使每一連接部分之厚度變薄。
以覆晶方式使該半導體晶片60連接至每一連接部，其中使該佈線部分W及該電極墊E變薄。
從而，藉由該等第二及第四凹部C2、C4之深度進一步降低使用該銅箔20所製造之該薄佈線基板1c的第一及第二連接孔H1、H2中之連接部分的高度位置。基於此理由，因為可降低該安裝半導體晶片60之高度位置，所以可減少該電子組件裝置之整體厚度。
在上述具體例中，該電子組件安裝墊P沒有形成有一鍍層；然而，本發明並非侷限於這些具體例。更特別地，如圖24及25所示，該電子組件安裝墊P可以形成有一鍍層22。在此情況下，圖案化該銅箔20，以便在圖5及6所示之製程中使該共同電鍍饋線L連接至該複數個電極墊E及該電子組件安裝墊P，以及接著，在圖9所示之製程中，藉由使用該電鍍饋線L做為一電鍍饋徑，實施電解電鍍，以便在被連接至該電鍍饋線L之該等電極墊E及該電子組件安裝墊P上電鍍金屬。例如，當使用該焊料做為該晶粒黏著材料44，以便將該電子組件40安裝在該電子組件安裝墊P上時，可藉由在該電子組件安裝墊P上提供該鍍層22，改善該晶粒黏著材料44之黏著強度。

Claims (13)

  1. 一種佈線基板，其包括：一電子組件安裝墊；一電極墊，其配置在該電子組件安裝墊之一外側上；一第一絕緣層，其形成於該電子組件安裝墊及該電極墊上；一開口，其形成於該電子組件安裝墊上之該第一絕緣層中；一連接孔，其形成於該電極墊上之該第一絕緣層中；以及複數個凹部，其分別形成於該開口中之該電子組件安裝墊及該連接孔中之該電極墊；該凹部係具備有自該第一絕緣層之開口及連接孔的各內壁而侵蝕至內側的侵蝕部分。
  2. 一種佈線基板，其包括：一電極墊；一第一絕緣層，其形成於該電極墊上；一連接孔，其形成於該電極墊上之該第一絕緣層中；一第一凹部，其形成於該連接孔中之該電極墊；一第二絕緣層，其形成於該電極墊之下；一開口，其形成於該電極墊之下之該第二絕緣層；及一第二凹部，其形成於該開口中之該電極墊；該第一凹部係具備有自該第一絕緣層之連接孔的內壁而侵蝕至內側的侵蝕部分。
  3. 如請求項1之佈線基板，進一步包括：一第二絕緣層，其形成於該電子組件安裝墊及該電極墊下面；以及一開口，其形成於該電極墊下面之該第二絕緣層中；其中一凹部係形成於該第二絕緣層之開口中的該電極墊。
  4. 如請求項1之佈線基板，其中，該電子組件安裝墊及該電極墊係由一金屬箔所形成。
  5. 如請求項1或2之佈線基板，其中，該第一絕緣層係一樹脂膜。
  6. 如請求項1或2之佈線基板，其中，一鍍金屬層係形成於該連接孔中之該電極墊上。
  7. 如請求項3之佈線基板，其中，在該第一絕緣層之連接孔中的該電極墊所形成之該凹部及在該第二絕緣層之開口中的該電極墊所形成之該凹部係配置成彼此偏離，以便它們位於彼此沒有重疊之區域中。
  8. 一種電子組件裝置，其包括：一電子組件安裝墊；一電極墊，其配置在該電子組件安裝墊之一外側；一第一絕緣層，其形成於該電子組件安裝墊及該電極墊上；一開口，其形成於該電子組件安裝墊上之該第一絕緣層中；一連接孔，其形成於該電極墊上之該第一絕緣層中；複數個凹部，其分別形成於該開口中之該電子組件安裝墊及該連接孔中之該電極墊；一電子組件，其安裝於該電子組件安裝墊上；以及一金屬線，其使該電子組件與該電極墊彼此連接；該凹部係具備有自該第一絕緣層之開口及連接孔的各內壁而侵蝕至內側的侵蝕部分。
  9. 一種電子組件裝置，其包括：一電極墊；一第一絕緣層，其形成於該電極墊上；一連接孔，其形成於該電極墊上之該第一絕緣層中；一第一凹部，其形成於該連接孔中之該電極墊；一第二絕緣層，其形成於該電極墊之下；一開口，其形成於該電極墊之下之該第二絕緣層；一第二凹部，其形成於該開口中之該電極墊；及一電子組件，其以覆晶方式連接至該連接孔中之該電極墊的該第一凹部；該第一凹部係具備有自該第一絕緣層之連接孔的內壁而侵蝕至內側的侵蝕部分。
  10. 一種製造佈線基板之方法，該方法包括：藉由一貫穿製程在一樹脂膜中形成一開口及一在該開口之一外側的連接孔；黏貼一金屬箔至該樹脂膜之一表面；圖案化該金屬箔，以在一包含該樹脂膜之開口的區域中配置一電子組件安裝墊及在一包含該樹脂膜之連接孔的區域中配置一電極墊；以及將該樹脂膜作為光罩而針對該樹脂膜之開口中的該電子組件安裝墊及該樹脂膜之連接孔中的該電極墊進行濕式蝕刻，藉此分別形成凹部，該等凹部係具備有自該樹脂膜之開口及連接孔的各內壁而侵蝕至內側的侵蝕部分。
  11. 一種製造佈線基板之方法，該方法包括：藉由一貫穿製程在一樹脂膜中形成一連接孔；黏貼一金屬箔至該樹脂膜之一表面；圖案化該金屬箔，以在一包含該樹脂膜之連接孔的區域中配置一電極墊；以及將該樹脂膜作為光罩而針對該樹脂膜之連接孔中的該電極墊進行濕式蝕刻，藉此形成凹部，該凹部係具備有自該樹脂膜之連接孔的內壁而侵蝕至內側的侵蝕部分。
  12. 如請求項10之方法，進一步包括：在圖案化該金屬箔後，在該電子組件安裝墊及該電極墊之相對於黏貼有該樹脂膜之表面的表面上形成一在該電極墊上具有一開口之第二絕緣層，其中在形成該凹部中，同時在該第二絕緣層之開口中的該電極墊形成一凹部。
  13. 如請求項11之方法，進一步包括：在圖案化該金屬箔後，在該電極墊之相對於黏貼有該樹脂膜之表面的表面上形成一在該電極墊上具有一開口之第二絕緣層，其中在形成該凹部中，同時在該第二絕緣層之開口中的該電極墊形成一凹部。
TW104139407A 2014-11-27 2015-11-26 佈線基板、製造佈線基板之方法及電子組件裝置 TWI666737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-239557 2014-11-27
JP2014239557A JP6453625B2 (ja) 2014-11-27 2014-11-27 配線基板及びその製造方法と電子部品装置

Publications (2)

Publication Number Publication Date
TW201631715A TW201631715A (zh) 2016-09-01
TWI666737B true TWI666737B (zh) 2019-07-21

Family

ID=56080094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139407A TWI666737B (zh) 2014-11-27 2015-11-26 佈線基板、製造佈線基板之方法及電子組件裝置

Country Status (4)

Country Link
US (1) US9837337B2 (zh)
JP (1) JP6453625B2 (zh)
CN (1) CN105655319B (zh)
TW (1) TWI666737B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6743728B2 (ja) * 2017-03-02 2020-08-19 三菱電機株式会社 半導体パワーモジュール及び電力変換装置
JP6856444B2 (ja) * 2017-05-12 2021-04-07 新光電気工業株式会社 配線基板、配線基板の製造方法
JP7248038B2 (ja) * 2018-12-06 2023-03-29 株式会社村田製作所 モジュールおよびその製造方法
CN109926566A (zh) * 2019-04-03 2019-06-25 上海迈铸半导体科技有限公司 一种结合微电子机械和铸造的金属沉积方法
US20200395272A1 (en) 2019-06-11 2020-12-17 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
JP7483595B2 (ja) * 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法
JP7482072B2 (ja) 2021-03-22 2024-05-13 株式会社東芝 半導体装置
US11942448B2 (en) * 2021-07-16 2024-03-26 Texas Instruments Incorporated Integrated circuit die pad cavity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354673A (ja) * 1998-06-05 1999-12-24 Toshiba Microelectronics Corp 半導体装置
US20100258934A1 (en) * 2009-04-10 2010-10-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
DE10116510A1 (de) * 2000-11-27 2002-05-29 Orient Semiconductor Elect Ltd Ultradünnfilm-Kapselung
JP2007027924A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 圧電デバイスおよびリードフレーム
JP2007059767A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP2009277987A (ja) * 2008-05-16 2009-11-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
CN101615583B (zh) * 2008-06-25 2011-05-18 南茂科技股份有限公司 芯片堆栈结构的形成方法
JP2011077200A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 半導体装置およびその製造方法
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354673A (ja) * 1998-06-05 1999-12-24 Toshiba Microelectronics Corp 半導体装置
US20100258934A1 (en) * 2009-04-10 2010-10-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201631715A (zh) 2016-09-01
US20160157345A1 (en) 2016-06-02
JP6453625B2 (ja) 2019-01-16
JP2016103502A (ja) 2016-06-02
CN105655319B (zh) 2019-06-21
CN105655319A (zh) 2016-06-08
US9837337B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
US11735561B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9595453B2 (en) Chip package method and package assembly
US9437459B2 (en) Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
TWI595813B (zh) 配線基板及製造其之方法
TWI741021B (zh) 導線架及電子組件裝置
WO2010035499A1 (ja) リードフレーム基板とその製造方法ならびに半導体装置
KR101538541B1 (ko) 반도체 디바이스
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI413210B (zh) 電子裝置封裝及製造方法
CN107833871B (zh) 引线框架和电子部件装置
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
CN108074903B (zh) 引线框架和电子元件装置
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
TW202205555A (zh) 電子封裝及其製造方法
JP2009141139A (ja) 半導体装置