JP7248038B2 - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
JP7248038B2
JP7248038B2 JP2020559082A JP2020559082A JP7248038B2 JP 7248038 B2 JP7248038 B2 JP 7248038B2 JP 2020559082 A JP2020559082 A JP 2020559082A JP 2020559082 A JP2020559082 A JP 2020559082A JP 7248038 B2 JP7248038 B2 JP 7248038B2
Authority
JP
Japan
Prior art keywords
layer
solder
conductor pattern
module
land portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020559082A
Other languages
English (en)
Other versions
JPWO2020116240A1 (ja
Inventor
洋輔 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2020116240A1 publication Critical patent/JPWO2020116240A1/ja
Application granted granted Critical
Publication of JP7248038B2 publication Critical patent/JP7248038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、モジュールおよびその製造方法に関するものである。
配線パターン層が形成されたセラミックグリーンシートを積層して、圧着、脱バインダ処理、焼成などの処理を行なうことによってセラミック多層基板を得ることが、国際公開WO2006/027888号(特許文献1)に記載されている。特許文献1では、セラミック多層基板の電極上にNi/SnまたはNi/Auなどを湿式めっきなどの方法で成膜することが記載されている。
国際公開WO2006/027888号
セラミック多層基板の電極としては、ランド電極だけでなくそれらを結ぶ配線を設けることが考えられる。配線もランド電極と同様に外側表面に設けてもよい。この場合、ランド電極と配線とは一体的な導体パターンによって形成することが可能である。通常、ランド電極には部品がはんだで実装されるが、はんだを介して部品を載せた後でリフローのために加熱する工程が行なわれるので、はんだが流動性を有する状態となる。ここで、セラミック多層基板の外側表面にランド電極と配線とが一体的に形成されている場合には、流動性を有したはんだが配線の材料と触れて合金化してしまい、はんだが元のあるべき位置から流出してしまうという現象が起こりうる。
はんだの流出が起こると、搭載すべき部品がはんだの流れによって本来の位置からずれてしまうという不良が起こりうる。また、はんだが配線の材料と合金化することによって配線の材料が取り去られてしまう、いわゆる「はんだ食われ」という不良が起こりうる。
そこで、本発明は、部品実装時にはんだが配線の材料と触れて合金化することがないモジュールを提供することを目的とする。
上記目的を達成するため、本発明に基づくモジュールは、主表面を有するセラミック多層基板と、上記主表面に配置され、ランド部および上記ランド部から延在する配線部を含むように一体的に形成された表層導体パターンと、上記配線部の少なくとも一部を露出させつつ上記ランド部を覆うように配置され、導電性を有し、上記表層導体パターンの材料に比べてはんだとの親和性が低い材料からなる第1層と、上記第1層に上記はんだを介して実装された部品とを備え、上記はんだは上記表層導体パターンに直接接していない。
本発明によれば、はんだは表層導体パターンに直接接していないので、部品の実装時にはんだが配線部上に流れることを防止することができる。したがって、はんだが配線の材料と触れて合金化することがないモジュールを実現することができる。
本発明に基づく実施の形態1におけるモジュールの模式的な平面図である。 図1におけるII-II線に関する矢視断面図である。 におけるZ部の部分拡大図である。 本発明に基づく実施の形態1におけるモジュールの変形例の部分拡大図である。 本発明に基づく実施の形態2におけるモジュールの製造方法のフローチャートである。 本発明に基づく実施の形態2におけるモジュールの製造方法の第1の工程の説明図である。 図6に対応する平面図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第2の工程の説明図である。 図8に対応する平面図である。 図9におけるX-X線に関する矢視断面図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第3の工程の説明図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第4の工程の説明図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第5の工程の説明図である。 図13に対応する平面図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第6の工程の説明図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第7の工程の説明図である。 本発明に基づく実施の形態2におけるモジュールの製造方法の第8の工程の説明図である。 本発明に基づく実施の形態1におけるモジュールに含まれる表層導体パターンの第1の変形例である。 本発明に基づく実施の形態1におけるモジュールに含まれる表層導体パターンの第2の変形例である。 本発明に基づく実施の形態1におけるモジュールに含まれる表層導体パターンの第3の変形例である。 本発明に基づく実施の形態1におけるモジュールに含まれる表層導体パターンの第4の変形例である。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
(実施の形態1)
図1~図4を参照して、本発明に基づく実施の形態1におけるモジュールについて説明する。本実施の形態におけるモジュール101の模式的な平面図を図1に示す。説明の便宜のため、図1では、モジュール101が本来備えているモールド樹脂、部品、はんだなどを取り去った状態で示している。図1では、部品3は二点鎖線で仮想的に示されている。図1において、はんだを介して部品3を実装し、モールド樹脂で封止した状態のII-II線に関する矢視断面図を図2に示す。
本実施の形態におけるモジュール101は、主表面1uを有するセラミック多層基板1と、主表面1uに配置され、ランド部11およびランド部11から延在する配線部12を含むように一体的に形成された表層導体パターン6と、第1層8と、部品3とを備える。第1層8は、配線部12の少なくとも一部を露出させつつランド部11を覆うように配置されている。第1層8は導電性を有する。第1層8は、表層導体パターン6の材料に比べてはんだ4との親和性が低い材料を有する。部品3は、第1層8に電気的に接続するようにはんだ4を介して実装されている。はんだ4は表層導体パターン6に直接接していない。部品3が「第1層8にはんだ4を介して実装されている」ということは、部品3と第1層8との間にはんだ4のみが存在する構成を主に意味するが、これに限らず、はんだ4以外の材料の層が間に存在している構成であってもよい。
なお、本実施の形態では、基板としてセラミック多層基板を用いているが、多層基板の代わりに単層基板であってもよい。また、基板は樹脂基板であってもよい。基板が樹脂基板である場合、多層基板であっても単層基板であってもよい。
表層導体パターン6はたとえば銅を主成分とする材料で形成されている。表層導体パターン6は、平面図で示したときに、たとえば図1に示すような形状を有している。図1では主表面1uに3つの表層導体パターンが配置されている。そのうち1つの表層導体パターン6に注目して、以下説明を続ける。ここで示す例では、2つのランド部11が1本の配線部12によって接続されている。ランド部11は部品3などを載せて電気的接続を図るための部分である。配線部12は、主表面1uに平行な方向での電気的接続を図るための部分である。第1層8はたとえばニッケルを主成分とする材料で形成されている。第1層8はめっきで形成された膜である。ここで、「主成分とする」とは、対象を構成する材料が重量比で2分の1以上を占めていることをいうものとする。
部品3は、モールド樹脂5によって封止されている。モールド樹脂5は主表面1uを覆うように形成されている。図1においては、主表面1u上に同じサイズの2個の部品3が実装されている例を示したが、ここで実装されている部品の個数、サイズ、向き、位置関係は、あくまで一例として示すものであって、この通りとは限らない。
図2におけるZ部を拡大したところを図3に示す。図3に示すように、第1層8の上側に直接はんだ4が載っていてよいが、実際には、第1層8にはんだ4が付きやすくするために、第1層の上面にはんだとの親和性が高い材料の第2層9を予め設けておくことがありうる。このような第2層9は、部品3の実装のためにはんだを載せて加熱した際にはんだとの間で合金を形成することによってほぼ消失すると考えられるが、図4に示すように、第1層8とはんだ4との間に第2層9が残っていてもよい。
本実施の形態では、表層導体パターン6のランド部11を覆うように、はんだ4との親和性が低い第1層8が配置されており、なおかつ、はんだ4は表層導体パターン6に直接接していないので、部品3の実装時にはんだ4が配線部12上に流れることを防止することができる。したがって、部品の実装ずれを抑制することができる。また、はんだが配線の材料と触れて合金化することを回避することができる。
はんだ4は、ランド部11の全周において、表層導体パターン6に直接接していないことが求められるが、ランド部11の周囲の中でも特に、配線部12が延在している側において、はんだ4が表層導体パターン6に直接接していないことが重要である。
本実施の形態で示したように、少なくとも部品3を封止するモールド樹脂5を備え、配線部12においては、モールド樹脂5が、表層導体パターン6に直接接する状態で表層導体パターン6を覆っていることが好ましい。
本実施の形態で示したように、表層導体パターン6は銅を主成分とする材料で形成されていることが好ましい。この構成を採用することにより、電気抵抗値が低い表層配線を実現することができる。
本実施の形態で示したように、第1層8はニッケルを主成分とする材料で形成されていることが好ましい。この構成を採用することにより、はんだが銅の露出部分に流れていくことを防止することができる。
第1層8は、ランド部11に接する下端よりはんだ4に接する上端の方が配線部12に向かって張り出していることが好ましい。この構成を採用することにより、はんだ4が配線部12に流出することを効率良く防ぐことができる。第1層8において、ランド部11に接する下端よりはんだ4に接する上端の方が配線部12に向かって張り出している例は、図3に示されている。
(実施の形態2)
図5~図17および図2を参照して、本発明に基づく実施の形態2におけるモジュールの製造方法について説明する。実施の形態2におけるモジュールの製造方法は、実施の形態1で説明したモジュール101を得るためのものである。このモジュールの製造方法のフローチャートを図5に示す。
本実施の形態におけるモジュールの製造方法は、最外層の表面である主表面にランド部および前記ランド部から延在する配線部を含むように一体的に形成された表層導体パターンを備える基板を用意する工程S1と、前記ランド部を覆わずに前記配線部を覆うようにレジスト膜を形成する工程S2と、前記ランド部の表面に、前記表層導体パターンの材料に比べてはんだとの親和性が低い材料を有する第1層をめっき成長させる工程S3と、前記第1層の表面に、前記第1層の材料に比べてはんだとの親和性が高い材料を有する第2層を成長させる工程S4と、前記レジスト膜を除去する工程S5と、前記第2層に載るようにはんだペーストを配置する工程S6と、前記はんだペーストに載るように部品を載置してから加熱する工程S7とを含む。ここで示す例では、モジュールの製造方法は、さらに、少なくとも前記部品を封止するようにモールド樹脂を形成する工程S8を含む。以下、各工程について図面を参照しつつ、より詳しく説明する。
まず、工程S1として、図6に示すように、「基板」としてセラミック多層基板1を用意する。この状態のセラミック多層基板1の平面図を図7に示す。セラミック多層基板1は最外層の表面として主表面1uを有する。主表面1uには表層導体パターン6が形成されている。表層導体パターン6は印刷によって形成することができる。表層導体パターン6はランド部11および配線部12を含む。配線部12はランド部11から延在する。セラミック多層基板1は、複数のセラミックグリーンシートを積層したものの最外層に表層導体パターン6を印刷し、その後で焼成したものである。セラミック多層基板1は内部に導体パターンを含んでいてもよい。
次に、工程S2として、図8に示すようにレジスト膜15を形成する。レジスト膜15は、ランド部11を覆わずに配線部12を覆う。この状態の平面図を図9に示す。図9におけるX-X線に関する矢視断面図を図10に示す。配線部12の必ずしも全部がレジスト膜15に覆われている必要はない。配線部12の一部がレジスト膜15に覆われていなくてもよい。配線部12の中央部はレジスト膜15に覆われている。配線部12のうち、図中左側のランド部11に接続する部分と、図中右側のランド部11に接続する部分とは、レジスト膜15に覆われた領域によって隔てられている。すなわち、図中左側のランド部11から表層導体パターン6に沿って図中右側のランド部11へと行こうとした場合には、レジスト膜15に覆われた領域を少なくとも1度は通過しなければならない。なお、レジスト膜15の形成は、スクリーン印刷によって行なってもよく、インクジェット法によって行なってもよい。
工程S3として、図11に示すように、ランド部11の表面に第1層8をめっき成長させる。第1層8は、表層導体パターン6の材料に比べてはんだとの親和性が低い材料からなる。第1層8の材料はたとえばニッケルであってよいので、ニッケルをめっき成長させる。ランド部11の側面が露出している場合には、その側面も覆うように第1層8が形成されてよい。
工程S4として、図12に示すように、第1層8の表面に第2層9を成長させる。第2層9は、第1層8の材料に比べてはんだとの親和性が高い材料からなる。第2層9の材料は、たとえば金であってよい。第2層9を成長させるに当たっては、たとえばスパッタリングによって金の膜を形成すればよい。図12においては、図示の都合から、第1層8と第2層9とを同じ厚みで表示しているが、実際には、第2層9は、第1層8に比べて薄くてよい。
工程S5として、レジスト膜15を除去する。レジスト膜15の除去は、強アルカリの液によって行なうことができる。強アルカリの液とは、たとえばNaOH溶液であってよい。工程S5を行なうことによって、図13に示す構造が得られる。この状態の平面図を図14に示す。表層導体パターン6のうち配線部12の少なくとも一部が露出している。これ以外の部分においては、表層導体パターン6の表面は、第1層8および第2層9によって覆われている。ランド部11の配線部12側の側面においては、第1層8が露出している。ランド部11の配線部12側の側面においては、第2層9が表層導体パターン6から離隔している。
工程S6として、図15に示すように、第2層9に載るようにはんだペースト14を配置する。
工程S7として、はんだペースト14に載るように部品3を配置してから加熱する。この加熱は、リフローのための加熱である。この加熱はたとえば約260℃であってよい。加熱されることによって、はんだペースト14は流動性を持つようになり、図16に示すように、部品3の電極がはんだによって覆われた状態となる。図16では、第2層9が存在するように描かれているが、実際には、第2層9の材料ははんだとの間で合金を形成し、第2層9がはんだの中に溶け出すことによって、第2層9はほぼ消失する。第2層9の材料が金である場合、はんだは正確にははんだと金との合金となる。この後、温度が常温にまで下がることによって、はんだは固化し、図17に示すように、はんだ4によって部品3が実装された構造が得られる。図17では、第2層9は既にほぼ消失しているので第1層8とはんだ4との間に第2層9は描かれていない。
工程S8として、少なくとも部品3を封止するようにモールド樹脂5を形成する。これによって、図2に示したモジュール101が得られる。図6~図17および図2においては、1個のモジュールに相当するサイズの構造体を示しつつ、説明してきたが、これはあくまで説明の便宜によるものである。実際には、集合基板の状態で複数個のモジュールのための構造を同時並行して製造した後で、この集合基板から個別のサイズに切断することによって複数個のモジュールを得るという方法を採用してもよい。工程S8は必須ではない。モジュールを完成させるためにモールド樹脂5が不要であれば、工程S8は行なわなくてもよい。
本実施の形態では、工程S2でレジスト膜15を形成した後で、工程S3,S4を行なって第1層8および第2層9を形成して、その後で工程S5でレジスト膜15を除去しているので、第2層9と配線部12との間を離隔させることができる。その後で、工程S6,S7を行なうことによって部品3を実装しているので、配線部12に対してはんだが直接接しないままモジュールを製造することができる。このようにして、はんだが配線の材料と触れて合金化することがないモジュールを得ることができる。
なお、レジスト膜15を形成する工程S2は、インクジェット法によって行なわれることが、好ましい。この方法を採用することにより、レジスト膜15を所望の領域に高精度で形成することができる。
なお、実施の形態1においては、図1に示したような、U字状の表層導体パターン6を例に説明したが、表層導体パターンの形状は、これに限らず他の形状であってもよい。たとえば、図18に示す表層導体パターン6iのような、H字状のものであってもよい。図19に示す表層導体パターン6jのような、鉤状のものであってもよい。表層導体パターン6jでは、2つのランド部11が互いに異なる向きに配置されているが、このようなものであってもよい。2つのランド部11は平行に配置されているとは限らない。配線部12の両端に必ずランド部11が存在するとは限らない。たとえば図20に示す表層導体パターン6kのような、L字状のものであってもよい。図21に示す表層導体パターン6nのような、ランド電極の辺の中央部から配線部が延在しているT字状のものであってもよい。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 セラミック多層基板、1u 主表面、3 部品、4 はんだ、5 モールド樹脂、6,6i,6j,6k,6n 表層導体パターン、7 電極、8 第1層、9 第2層、11 ランド部、12 配線部、14 はんだペースト、15 レジスト、101 モジュール。

Claims (6)

  1. 主表面を有する基板と、
    前記主表面に配置され、ランド部および前記ランド部から延在する配線部を含むように一体的に形成された表層導体パターンと、
    直線状の辺を境界として前記配線部の少なくとも一部を露出させつつ前記ランド部を覆うように配置され、導電性を有し、前記表層導体パターンの材料に比べてはんだとの親和性が低い材料を有する第1層と、
    前記第1層に前記はんだを介して実装された部品とを備え、
    前記はんだは前記表層導体パターンに直接接しておらず、
    前記第1層は、前記ランド部の上面に接する下端より前記はんだに接する上端の方が前記配線部に向かって張り出しており、
    前記第1層は、前記ランド部の側面の少なくとも一部を覆う、モジュール。
  2. 少なくとも前記部品を封止するモールド樹脂を備え、
    前記配線部においては、前記モールド樹脂が、前記表層導体パターンに直接接する状態で前記表層導体パターンを覆っている、請求項1に記載のモジュール。
  3. 前記表層導体パターンは銅を主成分とする材料で形成されている、請求項1または2に記載のモジュール。
  4. 前記第1層はニッケルを主成分とする材料で形成されている、請求項1から3のいずれかに記載のモジュール。
  5. 最外層の表面である主表面にランド部および前記ランド部から延在する配線部を含むように一体的に形成された表層導体パターンを備える基板を用意する工程と、
    直線状の辺を境界として前記ランド部を覆わずに前記配線部を覆うようにレジスト膜を形成する工程と、
    前記ランド部の表面に、前記表層導体パターンの材料に比べてはんだとの親和性が低い材料を有する第1層をめっき成長させる工程と、
    前記第1層の表面に、前記第1層の材料に比べてはんだとの親和性が高い材料を有する第2層を成長させる工程と、
    前記レジスト膜を除去する工程と、
    前記第2層に載るようにはんだペーストを配置する工程と、
    前記はんだペーストに載るように部品を載置してから加熱する工程とを含み、
    前記第1層は、前記ランド部の上面に接する下端より前記第2層に接する上端の方が前記配線部に向かって張り出し、前記第1層は、前記ランド部の側面の少なくとも一部を覆うように形成される、モジュールの製造方法。
  6. 前記レジスト膜を形成する工程は、インクジェット法によって行なわれる、請求項に記載のモジュールの製造方法。
JP2020559082A 2018-12-06 2019-11-26 モジュールおよびその製造方法 Active JP7248038B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018229177 2018-12-06
JP2018229177 2018-12-06
PCT/JP2019/046180 WO2020116240A1 (ja) 2018-12-06 2019-11-26 モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020116240A1 JPWO2020116240A1 (ja) 2021-09-27
JP7248038B2 true JP7248038B2 (ja) 2023-03-29

Family

ID=70974663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020559082A Active JP7248038B2 (ja) 2018-12-06 2019-11-26 モジュールおよびその製造方法

Country Status (3)

Country Link
US (1) US20210289624A1 (ja)
JP (1) JP7248038B2 (ja)
WO (1) WO2020116240A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210406728A1 (en) * 2020-06-30 2021-12-30 Dell Products L.P. Human Experience Insights Architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115244A (ja) 2011-11-29 2013-06-10 Kyocera Corp 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2016076534A (ja) 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
WO2016190440A1 (ja) 2015-05-27 2016-12-01 Ngkエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632367B2 (ja) * 1989-01-24 1994-04-27 富士通株式会社 セラミック基板のi/oパッドの形成方法
JP2001320168A (ja) * 2000-03-02 2001-11-16 Murata Mfg Co Ltd 配線基板およびその製造方法、ならびにそれを用いた電子装置
US6485843B1 (en) * 2000-09-29 2002-11-26 Altera Corporation Apparatus and method for mounting BGA devices
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、lga型半導体装置、及び配線基板の製造方法
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
JP5405339B2 (ja) * 2010-02-03 2014-02-05 日本メクトロン株式会社 配線回路基板及びその製造方法
JP6453625B2 (ja) * 2014-11-27 2019-01-16 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2018014381A (ja) * 2016-07-20 2018-01-25 富士通株式会社 基板及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115244A (ja) 2011-11-29 2013-06-10 Kyocera Corp 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2016076534A (ja) 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
WO2016190440A1 (ja) 2015-05-27 2016-12-01 Ngkエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
US20210289624A1 (en) 2021-09-16
JPWO2020116240A1 (ja) 2021-09-27
WO2020116240A1 (ja) 2020-06-11

Similar Documents

Publication Publication Date Title
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
TWI503061B (zh) 陶瓷基板及其製造方法
US9408310B2 (en) Substrate with built-in component and method for manufacturing the same
JP2010016071A (ja) 積層セラミック電子部品
CN102349359B (zh) 树脂布线基板
JP2009218552A (ja) チップ抵抗器およびその製造方法
JP6499007B2 (ja) チップ抵抗器
KR20100089875A (ko) 표면파 장치 및 그 제조방법
JP2006344477A (ja) チップ型ヒューズ
JP6687081B2 (ja) 樹脂多層基板
JP4612066B2 (ja) チップヒューズ及びその製造方法
JP7248038B2 (ja) モジュールおよびその製造方法
US10743414B2 (en) Resin multilayer substrate and method of manufacturing the same
TWI571994B (zh) 封裝基板及其製作方法
TWI656820B (zh) 多層基板的製造方法
JPWO2018037871A1 (ja) 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法
US11856713B2 (en) Multilayer resin substrate and method of manufacturing multilayer resin substrate
TWM568017U (zh) Circuit board structure with caulking layer
US11382218B2 (en) Printed wiring board and method for manufacturing the same
JP2006147901A (ja) 積層電子部品、その製造方法およびその特性測定方法
JP5593625B2 (ja) 多層配線基板の製造方法
JP5458029B2 (ja) 多数個取り配線基板
JP5242614B2 (ja) チップ抵抗器およびその製造方法
CN104124180A (zh) 芯片封装结构的制作方法
JP3235826U (ja) 高電力抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221124

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221202

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7248038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150