TWI571994B - 封裝基板及其製作方法 - Google Patents

封裝基板及其製作方法 Download PDF

Info

Publication number
TWI571994B
TWI571994B TW104121019A TW104121019A TWI571994B TW I571994 B TWI571994 B TW I571994B TW 104121019 A TW104121019 A TW 104121019A TW 104121019 A TW104121019 A TW 104121019A TW I571994 B TWI571994 B TW I571994B
Authority
TW
Taiwan
Prior art keywords
copper layer
layer
copper
thickness
edge
Prior art date
Application number
TW104121019A
Other languages
English (en)
Other versions
TW201701433A (zh
Inventor
莊誌宏
吳健鴻
Original Assignee
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭德科技股份有限公司 filed Critical 旭德科技股份有限公司
Priority to TW104121019A priority Critical patent/TWI571994B/zh
Priority to CN201510506831.0A priority patent/CN106328625B/zh
Priority to US14/846,991 priority patent/US9693468B2/en
Priority to EP15190233.5A priority patent/EP3113213B1/en
Priority to JP2015224238A priority patent/JP6326026B2/ja
Publication of TW201701433A publication Critical patent/TW201701433A/zh
Application granted granted Critical
Publication of TWI571994B publication Critical patent/TWI571994B/zh
Priority to US15/594,673 priority patent/US10123413B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Description

封裝基板及其製作方法
本發明是有關於一種封裝基板及其製作方法，且特別是有關於一種無核心(coreless)封裝基板及其製作方法。
目前在半導體製程中，晶片封裝載板是經常使用的封裝元件之一。晶片封裝載板例如為一單層線路板、一雙層線路板或一多層線路板，其主要是由多層線路層以及多層介電層交替疊合所構成。一般而言，上述多層線路板以往是在一核心基板上製作多層線路與多層介電層，且核心基板為具有一定厚度的載體。隨著電子元件薄型化，此核心基板的厚度需配合變薄，以配置在電子元件的有限空間內。然而，當核心基板的厚度縮減時，薄型化的核心基板由於剛性不足，因此容易增加基板製程以及封裝製程的困難度和不良率。
有鑑於此，目前已發展用於多層線路板的無核心製程，藉由此無核心製程所製造的多層線路板以解決上述封裝製程之問題。簡單地說，所謂無核心製程就是不具有上述之核心基板，而 利用一暫時性之載板做為支撐，並在其上製作增層線路，且在增層線路製程完成後，藉由分離此載板與此多層線路板，以完成用於封裝製程的一多層線路板。在習知的無核心製程中，是先以黏著膠結合局部的載板的邊緣與局部的多層線路板的邊緣。在多層線路板經過多道製程(例如為蝕刻、壓合線路或是雷割)後，切除載板與多層線路板之間具有黏著膠的部分，以獲得用於封裝製程的多層線路板。然而，當封裝基板的厚度愈來愈薄時，在習知的無核心製程中，因為載板與多層線路板僅局部藉由黏著膠結合，因此容易於上述多道製程中產生相對移動，或是由載板與多層線路板於未黏貼部分產生變形，進而增加了無核心製程的不良率。如何提供穩定的暫時性載板，增進製程中以及後續分離製程的良率，是急待解決的問題。
本發明提供一種封裝基板及其製作方法，其可增進製作 時暫時承載板的強度與漲縮均勻性，且具有方便解板的優勢，大幅增進製作過程與解板的良率。
本發明的一種封裝基板的製作方法，包括以下步驟。提 供一第一銅層及已形成於其上的一第一電鍍銅層、一第一介電層、一第二銅層及已形成於其上的一第二電鍍銅層、一第二介電層以及一第三銅層及已形成於其上的一第三電鍍銅層。第一介電層位於第一銅層與第二銅層之間，而第二介電層位於第二電鍍銅 層與第三銅層之間。第二銅層的邊緣相較於第一銅層的邊緣及第三銅層的邊緣向內縮一距離。壓合第一銅層、第一介電層、第二銅層、第二介電層以及第三銅層，以使第一介電層與第二介電層完全包覆第二銅層的邊緣及其上的第二電鍍銅層的邊緣且切齊於第一銅層的邊緣與第三銅層的邊緣，而形成一暫時承載板。形成二線路結構於暫時承載板的相對兩表面上，其中每一線路結構至少包括二圖案化線路層、一位於圖案化線路層之間的絕緣層以及多個貫穿絕緣層且電性連接圖案化線路層的導電通孔結構。切割暫時承載板與線路結構，以暴露出第二銅層的邊緣與第二電鍍銅層的邊緣。沿著被暴露出的第二銅層的邊緣與第二電鍍銅層的邊緣分離暫時承載板與線路結構，而形成二各自獨立的封裝基板。
在本發明的一實施例中，上述的第一銅層的厚度、第二 銅層的厚度以及第三銅層的厚度分別大於第一電鍍銅層的厚度、第二電鍍銅層的厚度及第三電鍍銅層的厚度。
在本發明的一實施例中，上述的第一銅層的厚度、第二銅層的厚度及第三銅層的厚度介於10微米至35微米之間。
在本發明的一實施例中，上述的第一電鍍銅層的厚度、第二電鍍銅層的厚度及第三電鍍銅層的厚度介於1微米至7微米之間。
在本發明的一實施例中，上述的壓合第一銅層、第一介電層、第二銅層、第二介電層以及第三銅層的方法為熱壓合法。
在本發明的一實施例中，上述的形成二線路結構於暫時 承載板的相對兩表面上的步驟，包括：分別形成一圖案化線路層於暫時承載板的相對兩表面上，其中圖案化線路層分別暴露出部分第一電鍍銅層與部分第三電鍍銅層；分別壓合一絕緣層及其上的一線路層於圖案化線路層上；移除部分絕緣層與線路層，而形成暴露出圖案化線路層的多個盲孔；形成多個導電通孔結構於盲孔內，其中導電通孔結構填滿盲孔且連接線路層；以及圖案化線路層，而形成另二圖案化線路層，其中圖案化線路層透過導電通孔結構與另二圖案化線路層電性連接。
在本發明的一實施例中，上述的沿著被暴露出的第二銅 層的邊緣與第二電鍍銅層的邊緣分離暫時承載板與線路結構的步驟，包括：進行一第一分離程序，以分離第二銅層與第二電鍍銅層；進行一第二分離程序，以使第一銅層與第三銅層分別與第一電鍍銅層及第三電鍍銅層分離；以及進行一第三分離程序，以使第一電鍍銅層與第三電鍍銅層分別與圖案化線路層分離，而形成各自獨立的封裝基板。
本發明的線路板，其包括一第一銅層、一第二銅層、一 第三銅層、一第一電鍍銅層、一第二電鍍銅層、一第三電鍍銅層、一第一介電層以及一第二介電層。第二銅層位於第一銅層與第三銅層之間，且第二銅層的邊緣相較於第一銅層的邊緣及第三銅層的邊緣向內縮一距離。第一電鍍銅層配置於第一銅層上且直接覆蓋第一銅層。第二電鍍銅層配置於第二銅層上且直接覆蓋第二銅層。第三電鍍銅層配置於第三銅層上且直接覆蓋第三銅層。第一 介電層配置於第一銅層與第二銅層之間。第二介電層配置於第二銅箔層與第三銅層之間，其中第一介電層與第二介電層完全包覆第二銅層的邊緣與第二電鍍銅層的邊緣。
在本發明的一實施例中，上述的第一銅層的厚度、第二銅層的厚度以及第三銅層的厚度分別大於第一電鍍銅層的厚度、第二電鍍銅層的厚度及第三電鍍銅層的厚度。
在本發明的一實施例中，上述的第一銅層的厚度、第二銅層的厚度及第三銅層的厚度介於10微米至35微米之間。
在本發明的一實施例中，上述的第一電鍍銅層的厚度、第二電鍍銅層的厚度及第三電鍍銅層的厚度介於1微米至7微米之間。
在本發明的一實施例中，上述的第一電鍍銅層及第三電鍍銅層分別位於第一銅層與第三銅層的外側。
在本發明的一實施例中，上述的第一介電層與第二介電層約略切齊於第一銅層的邊緣與第三銅層的邊緣。
基於上述，由於本發明的第一介電層與第二介電層完全包覆相對於第一銅層與第三銅層的邊緣內縮一距離的第二銅層及其上的第二電鍍銅層的邊緣，且切齊於第一銅層的邊緣與第三銅層的邊緣，即介電層可完全密封第二銅層與第二電鍍銅層，而形成完整的密封邊框，因此本發明的暫時承載板具有強化密封邊界的能力。此外，由於第一介電層與第二介電層完全包覆第二銅層的邊緣與第二電鍍銅層的邊緣，因此可有效增進暫時承載板的強 度及漲縮均勻性。此外，沿著因為切割暫時承載板與線路結構而所暴露出的第二銅層的邊緣與第二電鍍銅層的邊緣，來分離暫時承載板與線路結構，而形成二各自獨立的封裝基板，可具有方便解板的優勢。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20‧‧‧封裝基板
100‧‧‧暫時承載板
101、102‧‧‧表面
110‧‧‧第一銅層
112‧‧‧第一電鍍銅層
120‧‧‧第一介電層
130‧‧‧第二銅層
132‧‧‧第二電鍍銅層
140‧‧‧第二介電層
150‧‧‧第三銅層
152‧‧‧第三電鍍銅層
160、170‧‧‧圖案化線路層
180‧‧‧導電通孔結構
190‧‧‧絕緣層
B‧‧‧盲孔
C‧‧‧線路層
CS1、CS2‧‧‧線路結構
D‧‧‧距離
圖1A至圖1K繪示為本發明的一實施例的一種封裝基板的製作方法的剖面示意圖。
圖2繪示為圖1B的暫時承載板的俯視示意圖。
圖1A至圖1K繪示為本發明的一實施例的一種封裝基板的製作方法的剖面示意圖。請先參考圖1A，依照本實施例的封裝基板的製作方法，首先，提供一第一銅層110及已形成於其上的一第一電鍍銅層112、一第一介電層120、一第二銅層130及已形成於其上的一第二電鍍銅層132、一第二介電層140以及一第三銅層150及已形成於其上的一第三電鍍銅層152。詳細來說，第一介電層120位於第一銅層110與第二銅層130之間，而第二介電層140位於第二電鍍銅層132與第三銅層150之間。特別是，本實施 例的第二銅層130的邊緣相較於第一銅層110的邊緣及第三銅層150的邊緣向內縮一距離D，如第2圖所示。也就是說，本實施例的第二銅層130及其上的第二電鍍銅層132的寬度/長度小於第一銅層110的寬度/長度以及第三銅層150的寬度/長度。在一變化實施例中，亦可僅第二銅層130及其上的第二電鍍銅層132的寬度小於第一銅層110的寬度以及第三銅層150的寬度。在另一變化實施例中，亦可僅第二銅層130及其上的第二電鍍銅層132的長度小於第一銅層110的長度以及第三銅層150的長度。
如圖1A所示，在本實施例中，第一銅層110、第二銅層 130以及第三銅層150例如是銅箔層，或者是化鍍銅層，而第一電鍍銅層112、第二電鍍銅層132以及第三電鍍銅層152是藉由電鍍的方式直接且分別形成於第一銅層110、第二銅層130以及第三銅層150上。也就是說，第一電鍍銅層112的邊緣、第二電鍍銅層132的邊緣以及第三電鍍銅層152的邊緣可分別與第一銅層110的邊緣、第二銅層130的邊緣以及第三銅層150的邊緣切齊。此處，第一銅層110的厚度、第二銅層130的厚度以及第三銅層150的厚度分別大於第一電鍍銅層112的厚度、第二電鍍銅層132的厚度及第三電鍍銅層152的厚度。較佳地，第一銅層110的厚度、第二銅層130的厚度及第三銅層150的厚度介於10微米至35微米之間。第一電鍍銅112層的厚度、第二電鍍銅層132的厚度及第三電鍍銅層152的厚度介於1微米至7微米之間。
請參考圖1B，壓合第一銅層110、第一介電層120、第 二銅層130、第二介電層140以及第三銅層150，以使第一介電層120與第二介電層140完全包覆第二銅層130的邊緣及其上的第二電鍍銅層132的邊緣且切齊於第一銅層110的邊緣與第三銅層150的邊緣，而形成一暫時承載板100。此處，壓合第一銅層110、第一介電層120、第二銅層130、第二介電層140以及第三銅層150的方法為熱壓合法。
本實施例的第一介電層120與第二介電層140會因為熱 壓合時的溫度而呈微熔態，且透過此微熔態延伸包覆第二銅層130的邊緣及其上的第二電鍍銅層132的邊緣並彼此黏接在一起，而形成完整的密封邊框。如此一來，本實施例的暫時承載板100可具有強化密封邊界的能力。此時，第二銅層130的邊緣相較於第一銅層110的邊緣及第三銅層150的邊緣向內縮距離D，此距離D如圖2所示，為結構的長邊與短邊皆內縮距離D。於其他未繪示的實施例中，亦可僅有結構的長邊內縮一距離，或結構的短邊內縮一距離，於此並不加以限制。此外，由於第一介電層120與第二介電層140完全包覆第二銅層130的邊緣與第二電鍍銅層132的邊緣，因此可有效增進暫時承載板100的強度及漲縮均勻性。 也就是說，被第一介電層120與第二介電層140所包覆的第二銅層130與第二電鍍銅層132不會因為製程時的熱漲冷縮而產生太劇烈的變化(如過度翹曲(warp)或彎曲(bend))，可使得暫時承載板100具有較佳的結構強度與漲縮均勻性。
接著，請先參考圖1G，形成二線路結構CS1、CS2於暫 時承載板100的相對兩表面101、102上，其中每一線路結構CS1(或CS2)至少包括二圖案化線路層160、170、一位於圖案化線路層160、170之間的絕緣層190以及多個貫穿絕緣層190且電性連接圖案化線路層160、170的導電通孔結構180。詳細來說，形成線路結構CS1、CS2於暫時承載板100的相對兩表面上101、102的步驟，首先，請參考圖1C，分別形成一圖案化線路層160於暫時承載板100的相對兩表面101、102上，其中圖案化線路層160分別暴露出部分第一電鍍銅層112與部分第三電鍍銅層152。接著，請參考圖1D，分別壓合一絕緣層190及其上的一線路層C於圖案化線路層160上，其中壓合絕緣層190及其上的線路層C於圖案化線路層160上的方式例如是熱壓合法。
接著，請參考圖1E，移除部分絕緣層190與線路層C，而形成暴露出圖案化線路層160的多個盲孔B。此處，移除部分絕緣層190與線路層C例如是雷射燒蝕或是機械鑽孔，但並不以此為限。接著，請參考圖1F，形成多個導電通孔結構180於盲孔B內，其中導電通孔結構180填滿盲孔B且連接線路層C。此處，形成導電通孔結構180的方法例如是電鍍填孔法。接著，請參考圖1G，圖案化線路層C，而形成另二圖案化線路層170，其中圖案化線路層160透過導電通孔結構180與圖案化線路層170電性連接。至此，以將線路結構CS1、CS2形成於暫時承載板100上。
接著，請參考圖1H，切割暫時承載板100與線路結構CS1、CS2，以暴露出第二銅層130的邊緣與第二電鍍銅層132的 邊緣。此處，切割暫時承載板100與線路結構CS1、CS2的方法例如是雷射切割法或機械切割法。
接著，請同時參考圖1I與圖1K，沿著被暴露出的第二銅層130的邊緣與第二電鍍銅層132的邊緣分離暫時承載板100與線路結構CS1、CS2，而形成二各自獨立的封裝基板10、20。詳細來說，沿著被暴露出的第二銅層130的邊緣與第二電鍍銅層132的邊緣分離暫時承載板100與線路結構CS1、CS2的步驟，首先，請參考圖1I，進行一第一分離程序，以分離第二銅層130與第二電鍍銅層132。由於第二銅層130與第二電鍍銅層132僅為表面附著，可以輕易地以機械力剝離，第二銅層130與第二電鍍銅層132。接著，請參考圖1J，進行一第二分離程序，以使第一銅層110與第三銅層150分別與第一電鍍銅層112及第三電鍍銅層152分離。例如，以機械力剝離第一銅層110與第一電鍍銅層112，以及以機械力剝離第三銅層150與第三電鍍銅層152。最後，請同時參考圖1J與圖1K，進行一第三分離程序，以使第一電鍍銅層112與第三電鍍銅層152分別與線路結構CS1、CS2的圖案化線路層160分離，而形成各自獨立的封裝基板10、20。至此，已完成封裝基板10、20的製作。第三分離程序例如是可以機械力剝離，或者是微蝕刻的方式製作。
由於本實施例是沿著因為切割暫時承載板100與線路結構CS1、CS2而所暴露出的第二銅層130的邊緣與第二電鍍銅層132的邊緣，來分離暫時承載板100與線路結構CS1、CS2，以形 成各自獨立的封裝基板10、20，因此可具有方便解板的優勢。
綜上所述，由於本發明的第一介電層與第二介電層完全 包覆相對於第一銅層與第三銅層的邊緣內縮一距離的第二銅層及其上的第二電鍍銅層的邊緣，且切齊於第一銅層的邊緣與第三銅層的邊緣，即第一介電層與第二介電層可完全密封第二銅層與第二電鍍銅層，而形成完整的密封邊框，因此本發明的暫時承載板具有強化密封邊界的能力。此外，由於第一介電層與第二介電層完全包覆第二銅層的邊緣與第二電鍍銅層的邊緣，因此可有效增進封暫時承載板的強度及漲縮均勻性。此外，沿著因為切割暫時承載板與線路結構而所暴露出的第二銅層的邊緣與第二電鍍銅層的邊緣，來分離暫時承載板與線路結構，而形成二各自獨立的封裝基板，可具有方便解板的優勢，大幅增進製作過程與解板的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧暫時承載板
110‧‧‧第一銅層
112‧‧‧第一電鍍銅層
120‧‧‧第一介電層
130‧‧‧第二銅層
132‧‧‧第二電鍍銅層
140‧‧‧第二介電層
150‧‧‧第三銅層
152‧‧‧第三電鍍銅層
D‧‧‧距離

Claims (11)

  1. 一種封裝基板的製作方法，包括：提供一第一銅層及已形成於其上的一第一電鍍銅層、一第一介電層、一第二銅層及已形成於其上的一第二電鍍銅層、一第二介電層以及一第三銅層及已形成於其上的一第三電鍍銅層，該第一介電層位於該第一銅層與該第二銅層之間，而該第二介電層位於該第二電鍍銅層與該第三銅層之間，其中該第二銅層的邊緣相較於該第一銅層的邊緣及該第三銅層的邊緣向內縮一距離；壓合該第一銅層、該第一介電層、該第二銅層、該第二介電層以及該第三銅層，以使該第一介電層與該第二介電層完全包覆該第二銅層的邊緣及其上的該第二電鍍銅層的邊緣且切齊於該第一銅層的邊緣與該第三銅層的邊緣，而形成一暫時承載板；形成二線路結構於該暫時承載板的相對兩表面上，其中各該線路結構至少包括二圖案化線路層、一位於該些圖案化線路層之間的絕緣層以及多個貫穿該絕緣層且電性連接該些圖案化線路層的導電通孔結構；切割該暫時承載板與該些線路結構，以暴露出該第二銅層的邊緣與該第二電鍍銅層的邊緣；以及沿著被暴露出的該第二銅層的邊緣與該第二電鍍銅層的邊緣分離該暫時承載板與該些線路結構，而形成二各自獨立的封裝基板。
  2. 如申請專利範圍第1項所述的封裝基板的製作方法，其中該第一銅層的厚度、該第二銅層的厚度以及該第三銅層的厚度分別大於該第一電鍍銅層的厚度、該第二電鍍銅層的厚度及該第三電鍍銅層的厚度。
  3. 如申請專利範圍第2項所述的封裝基板的製作方法，其中該第一銅層的厚度、該第二銅層的厚度及該第三銅層的厚度介於10微米至35微米之間。
  4. 如申請專利範圍第2項所述的封裝基板的製作方法，其中該第一電鍍銅層的厚度、該第二電鍍銅層的厚度及該第三電鍍銅層的厚度介於1微米至7微米之間。
  5. 如申請專利範圍第1項所述的封裝基板的製作方法，其中壓合該第一銅層、該第一介電層、該第二銅層、該第二介電層以及該第三銅層的方法為熱壓合法。
  6. 如申請專利範圍第1項所述的封裝基板的製作方法，其中形成二線路結構於該暫時承載板的相對兩表面上的步驟，包括：分別形成一圖案化線路層於該暫時承載板的相對兩表面上，其中該些圖案化線路層分別暴露出部分該第一電鍍銅層與部分該第三電鍍銅層；分別壓合一絕緣層及其上的一線路層於該些圖案化線路層上；移除部分該些絕緣層與該些線路層，而形成暴露出該些圖案化線路層的多個盲孔； 形成多個導電通孔結構於該些盲孔內，其中該些導電通孔結構填滿該些盲孔且連接該些線路層；以及圖案化該些線路層，而形成另二圖案化線路層，其中該些圖案化線路層透過該些導電通孔結構與該另二圖案化線路層電性連接。
  7. 如申請專利範圍第1項所述的封裝基板的製作方法，其中沿著被暴露出的該第二銅層的邊緣與該第二電鍍銅層的邊緣分離該暫時承載板與該些線路結構的步驟，包括：進行一第一分離程序，以分離該第二銅層與該第二電鍍銅層；進行一第二分離程序，以使該第一銅層與該第三銅層分別與該第一電鍍銅層及該第三電鍍銅層分離；以及進行一第三分離程序，以使該第一電鍍銅層與該第三電鍍銅層分別與該些圖案化線路層分離，而形成該些各自獨立的封裝基板。
  8. 一種暫時承載板，包括：一第一銅層；一第二銅層；一第三銅層，其中該第二銅層位於該第一銅層與該第三銅層之間，且該第二銅層的邊緣相較於該第一銅層的邊緣及該第三銅層的邊緣向內縮一距離；一第一電鍍銅層，配置於該第一銅層上，且直接覆蓋該第一銅層； 一第二電鍍銅層，配置於該第二銅層上，且直接覆蓋該第二銅層；一第三電鍍銅層，配置於該第三銅層上，且直接覆蓋該第三銅層，其中該第一銅層的厚度、該第二銅層的厚度以及該第三銅層的厚度分別大於該第一電鍍銅層的厚度、該第二電鍍銅層的厚度及該第三電鍍銅層的厚度，且該第一電鍍銅層及該第三電鍍銅層分別位於該第一銅層與該第三銅層的外側；一第一介電層，配置於該第一銅層與該第二銅層之間；以及一第二介電層，配置於該第二銅層與該第三銅層之間，其中該第一介電層與該第二介電層完全包覆該第二銅層的邊緣與該第二電鍍銅層的邊緣。
  9. 如申請專利範圍第8項所述的暫時承載板，其中該第一銅層的厚度、該第二銅層的厚度及該第三銅層的厚度介於10微米至35微米之間。
  10. 如申請專利範圍第8項所述的暫時承載板，其中該第一電鍍銅層的厚度、該第二電鍍銅層的厚度及該第三電鍍銅層的厚度介於1微米至7微米之間。
  11. 如申請專利範圍第8項所述的暫時承載板，其中該第一介電層與該第二介電層約略切齊於該第一銅層的邊緣與該第三銅層的邊緣。
TW104121019A 2015-06-30 2015-06-30 封裝基板及其製作方法 TWI571994B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW104121019A TWI571994B (zh) 2015-06-30 2015-06-30 封裝基板及其製作方法
CN201510506831.0A CN106328625B (zh) 2015-06-30 2015-08-18 封装基板及其制作方法
US14/846,991 US9693468B2 (en) 2015-06-30 2015-09-07 Package substrate and manufacturing method thereof
EP15190233.5A EP3113213B1 (en) 2015-06-30 2015-10-16 Package substrate and manufacturing method thereof
JP2015224238A JP6326026B2 (ja) 2015-06-30 2015-11-16 パッケージ基板およびその製造方法
US15/594,673 US10123413B2 (en) 2015-06-30 2017-05-15 Package substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104121019A TWI571994B (zh) 2015-06-30 2015-06-30 封裝基板及其製作方法

Publications (2)

Publication Number Publication Date
TW201701433A TW201701433A (zh) 2017-01-01
TWI571994B true TWI571994B (zh) 2017-02-21

Family

ID=54359851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121019A TWI571994B (zh) 2015-06-30 2015-06-30 封裝基板及其製作方法

Country Status (5)

Country Link
US (2) US9693468B2 (zh)
EP (1) EP3113213B1 (zh)
JP (1) JP6326026B2 (zh)
CN (1) CN106328625B (zh)
TW (1) TWI571994B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706109B (zh) * 2017-08-24 2020-10-01 大陸商東莞巨揚電器有限公司 具有微結構的透光結構體及其燈具

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102462505B1 (ko) * 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지
JP2018124189A (ja) 2017-02-02 2018-08-09 Ntn株式会社 磁気エンコーダ並びにその製造方法および製造装置
CN109743840B (zh) * 2018-12-28 2021-05-25 广州兴森快捷电路科技有限公司 无芯基板及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201124028A (en) * 2009-12-29 2011-07-01 Subtron Technology Co Ltd Circuit substrate and manufacturing method thereof
TW201422420A (zh) * 2012-10-26 2014-06-16 Jx Nippon Mining & Metals Corp 附載體銅箔、使用其之覆銅積層板、印刷配線板、印刷電路板及印刷配線板之製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333627B1 (ko) 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JP5280032B2 (ja) * 2007-09-27 2013-09-04 新光電気工業株式会社 配線基板
JP4533449B2 (ja) 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
KR101095211B1 (ko) * 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
TW201041469A (en) 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
US8510936B2 (en) 2009-12-29 2013-08-20 Subtron Technology Co., Ltd. Manufacturing method of package carrier
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
JP2011199077A (ja) 2010-03-19 2011-10-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
JP5848110B2 (ja) 2011-02-15 2016-01-27 日本特殊陶業株式会社 多層配線基板の製造方法
JP5902931B2 (ja) * 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
KR20140008923A (ko) * 2012-07-13 2014-01-22 삼성전기주식회사 코어리스 인쇄회로기판 및 그 제조 방법
CN103681384B (zh) * 2012-09-17 2016-06-01 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
TWI474450B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201124028A (en) * 2009-12-29 2011-07-01 Subtron Technology Co Ltd Circuit substrate and manufacturing method thereof
TW201422420A (zh) * 2012-10-26 2014-06-16 Jx Nippon Mining & Metals Corp 附載體銅箔、使用其之覆銅積層板、印刷配線板、印刷電路板及印刷配線板之製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706109B (zh) * 2017-08-24 2020-10-01 大陸商東莞巨揚電器有限公司 具有微結構的透光結構體及其燈具

Also Published As

Publication number Publication date
CN106328625A (zh) 2017-01-11
US10123413B2 (en) 2018-11-06
US9693468B2 (en) 2017-06-27
CN106328625B (zh) 2019-05-10
JP6326026B2 (ja) 2018-05-16
JP2017017303A (ja) 2017-01-19
TW201701433A (zh) 2017-01-01
US20170006713A1 (en) 2017-01-05
EP3113213A1 (en) 2017-01-04
US20170251552A1 (en) 2017-08-31
EP3113213B1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
US9603263B2 (en) Manufacturing method of circuit substrate
TWI413475B (zh) 電氣結構製程及電氣結構
JP2012191204A (ja) プリント配線板の製造方法
TWI571994B (zh) 封裝基板及其製作方法
US20170033037A1 (en) Packaging substrate
JP5555368B1 (ja) 配線基板の製造方法
TWI546005B (zh) 軟硬結合電路板及製造方法
KR20140008923A (ko) 코어리스 인쇄회로기판 및 그 제조 방법
JP2011228617A (ja) 回路基板とその製造方法
US9458540B2 (en) Package substrate and manufacturing method thereof
TW201618622A (zh) 電路板及其製作方法
CN108172561B (zh) 承载基板与其封装结构，及半导体封装元件的制作方法
TWI605741B (zh) 線路板及其製作方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
TWI501706B (zh) 線路板及其製作方法
TWI461135B (zh) 製作電路板之方法
US9955578B2 (en) Circuit structure
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法
JP2012114110A (ja) 多層配線基板の製造方法
CN105379429A (zh) 本发明涉及用于生产在一些分区中具多层子区域的印制电路板的方法
KR100861612B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
TW201431447A (zh) 軟硬複合線路板及其製造方法
JP2001308530A (ja) 積層配線板およびその製造方法
JP2005063988A (ja) 配線基板の製造方法