KR20140008923A - 코어리스 인쇄회로기판 및 그 제조 방법 - Google Patents
코어리스 인쇄회로기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20140008923A KR20140008923A KR1020120076645A KR20120076645A KR20140008923A KR 20140008923 A KR20140008923 A KR 20140008923A KR 1020120076645 A KR1020120076645 A KR 1020120076645A KR 20120076645 A KR20120076645 A KR 20120076645A KR 20140008923 A KR20140008923 A KR 20140008923A
- Authority
- KR
- South Korea
- Prior art keywords
- pillar
- insulating layer
- layer
- dry film
- film pattern
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 43
- 239000011889 copper foil Substances 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 16
- 238000007747 plating Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000002243 precursor Substances 0.000 description 8
- 238000004381 surface treatment Methods 0.000 description 8
- 238000007772 electroless plating Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003755 preservative agent Substances 0.000 description 2
- 230000002335 preservative effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 239000011116 polymethylpentene Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명에 따른 코어리스 인쇄회로기판의 제조방법은 (A) 베리어판의 일방향으로 제 1 회로층과 제 1 필라를 순차적으로 구비한 적어도 하나의 베리어판 구조체를 마련하는 단계, (B) 캐리어 기판의 일면 또는 양면에 구비된 제 1 절연층에 상기 제 1 필라를 대응하여 상기 베리어판 구조체를 압착하는 단계, (C) 상기 베리어판을 제거하고 상기 제 1 회로층에 연결된 제 2 필라를 형성하는 단계, (D) 상기 제 2 필라를 매립하는 제 2 절연층을 형성하는 단계, (E) 상기 캐리어 기판을 분리하는 단계, (F) 상기 제 1 절연층과 제 2 절연층을 평탄화하는 단계, 및 (G) 상기 제 2 필라를 노출한 제 2 절연층의 외부면 또는 상기 제 1 필라를 노출한 제 1 절연층의 외부면에 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계를 포함한다.
Description
본 발명은 코어리스 인쇄회로기판 및 그 제조 방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
특히, 인쇄회로기판의 박판화에 대응하기 위해서 코어기판을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다. 코어리스 기판의 경우, 코어기판을 사용하지 않기 때문에 제조공정 중에 지지체 기능을 수행할 수 있는 캐리어 부재가 필요하다. 캐리어 부재 양면에 통상의 기판 제조방법에 따라 회로층 및 절연층을 포함하는 빌드업층을 형성한 후, 캐리어 부재를 제거함으로써, 상부 기판과 하부 기판으로 분리되어 코어리스 기판이 완성된다.
종래의 코어리스 기판의 제조방법은 국내공개특허공보 제 2010-0043547호(2010년 4월 29일 공개)에 기재된 바와 같이 각 빌드업층의 전기적 연결을 위한 비아를 구비하고, 이러한 비아를 형성하기 위한 전단계로 절연층에 개구부를 형성하기 위해 LDA(Laser Direct Ablation) 공법을 수행하였다.
그러나, 이러한 LDA공법은 레이저 스폿 크기의 제한으로 인해, 개구부의 크기가 큰 경우에는 가공 시간이 길어지는 문제점이 있었다.
또한, 종래의 코어리스 기판의 제조방법은 여러 차례 레이저 가공을 수행하여야 하므로, 공정이 복잡하고 비용이 증가하는 문제점이 있었다.
본 발명의 관점은 상기의 문제점을 해소하기 위해 드라이 필름을 이용하여 빌드업층의 전기적 연결을 이루는 다수의 필라를 구비한 코어리스 인쇄회로기판을 제공하는 데 있다.
본 발명의 다른 관점은 상기의 문제점을 해소하기 위해 드라이 필름을 이용하여 빌드업층의 전기적 연결을 이루는 다수의 필라를 구비한 코어리스 인쇄회로기판의 제조방법을 제공하는 데 있다.
본 발명의 일실시예에 따른 코어리스 인쇄회로기판은 적어도 하나의 제 1 필라를 포함한 제 1 절연층; 상기 제 1 절연층의 일면 또는 양면 방향으로, 적어도 하나의 회로층과 상기 회로층에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층된 다수의 절연층; 및 상기 다수의 절연층 중 최외부 절연층에 구비된 최외부 필라에 접하는 다수의 최외부 회로층;을 포함한다.
본 발명의 일실시예에 따른 코어리스 인쇄회로기판에서 상기 회로층은 상기 제 1 필라를 기준으로 상기 제 1 필라의 양면 방향으로 대칭으로 구비된다.
본 발명의 일실시예에 따른 코어리스 인쇄회로기판에서 상기 회로층과 다른 필라는 상기 제 1 필라에 접하는 회로층 및 상기 회로층에 연결된 필라의 순서로 순차적으로 반복 구비된다.
또한, 본 발명의 다른 실시예에 따른 코어리스 인쇄회로기판의 제조방법은 (A) 베리어판의 일방향으로 제 1 회로층과 제 1 필라를 순차적으로 구비한 적어도 하나의 베리어판 구조체를 마련하는 단계; (B) 캐리어 기판의 일면 또는 양면에 구비된 제 1 절연층에 상기 제 1 필라를 대응하여 상기 베리어판 구조체를 압착하는 단계; (C) 상기 베리어판을 제거하고 상기 제 1 회로층에 연결된 제 2 필라를 형성하는 단계; (D) 상기 제 2 필라를 매립하는 제 2 절연층을 형성하는 단계; (E) 상기 캐리어 기판을 분리하는 단계; (F) 상기 제 1 절연층과 제 2 절연층을 평탄화하는 단계; 및 (G) 상기 제 2 필라를 노출한 제 2 절연층의 외부면 또는 상기 제 1 필라를 노출한 제 1 절연층의 외부면에 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 코어리스 인쇄회로기판의 제조방법에서 상기 (A) 단계는 (A-1) 상기 베리어판의 일면에 드라이 필름을 적층(lamination)하고, 노광(exposure) 및 현상(develop) 처리하여 개구부를 다수 갖는 드라이 필름 패턴을 형성하는 단계; (A-2) 상기 드라이 필름 패턴에 대해 구리를 충진하여 회로층을 형성하는 단계; (A-3) 상기 회로층이 구비된 베리어판의 면에 필라 형성용 드라이 필름 패턴을 형성하는 단계; 및 (A-4) 상기 필라 형성용 드라이 필름 패턴에 구리를 충진하고 상기 필라 형성용 드라이 필름 패턴을 박리하여, 상기 제 1 필라를 형성하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 코어리스 인쇄회로기판의 제조방법에서 상기 (C) 단계는 (C-1) 에칭(etching) 또는 CMP(Chemicla Mechanical Polishing) 방법으로 상기 베리어판을 제거하는 단계; (C-2) 상기 제 1 절연층에 제 2 필라용 드라이 필름 패턴을 형성하는 단계; 및 (C-3) 상기 제 2 필라용 드라이 필름 패턴에 구리를 충진하고 상기 제 2 필라용 드라이 필름 패턴을 박리하여, 상기 제 2 필라를 형성하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 코어리스 인쇄회로기판의 제조방법에서 상기 (D) 단계는 미경화 필름 상태의 상기 제 2 절연층을 라미네이터(laminator)를 이용하여 상기 제 2 필라에 압착한다.
본 발명의 다른 실시예에 따른 코어리스 인쇄회로기판의 제조방법은 상기 (E) 단계에서, 상기 캐리어 기판이 절연판, 및 상기 절연판의 일면 또는 양면에 적층된 적어도 하나의 동박을 포함하고, 상기 캐리어 기판을 라우팅하여 분리한다.
본 발명의 다른 실시예에 따른 코어리스 인쇄회로기판의 제조방법에서 상기 (G) 단계는 (G-1) 상기 제 2 필라를 노출한 제 2 절연층의 외부면 또는 상기 제 1 필라를 노출한 제 1 절연층의 외부면에 상기 다른 회로층을 형성하는 단계; (G-2) 상기 다른 회로층에 대해 다른 필라 형성용 드라이 필름 패턴을 형성하는 단계; (G-3) 상기 다른 필라 형성용 드라이 필름 패턴에 구리를 충진하여 상기 다른 회로층에 연결된 상기 다른 필라를 형성하는 단계; (G-4) 상기 다른 필라 형성용 드라이 필름 패턴을 박리하는 단계; (G-5) 라미네이터(laminator)를 이용하여 상기 다른 필라에 대응하여 상기 다른 절연층을 적층하는 단계; 및 (G-6) 상기 다른 필라를 노출하기 위해 상기 다른 절연층을 평탄화하는 단계;를 포함하고, 상기 (G-1) 단계부터 (G-6) 단계를 반복적으로 수행한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 코어리스 인쇄회로기판은 캐리어 기판과 드라이 필름을 이용하여 다수의 절연층으로 이루어진 빌드업층 구조로 구현하고, 빌드업층의 전기적 연결을 위한 다수의 회로층과 필라를 대칭적으로 구비하여 회로의 집적도를 향상시킬 수 있는 효과가 있다.
본 발명에 따른 코어리스 인쇄회로기판의 제조방법은 캐리어 기판과 드라이 필름을 이용하여 다층 구조의 코어리스 인쇄회로기판을 대량생산하여, 생산 효율성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판의 단면도.
도 2a 내지 도 2i는 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 제 2 실시예에 따른 코어리스 인쇄회로기판의 단면도.
도 2a 내지 도 2i는 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 제 2 실시예에 따른 코어리스 인쇄회로기판의 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판의 단면도이다. 여기서, 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판은 예컨대 4개의 절연층과 5개의 회로층을 갖는 코어리스 인쇄회로기판으로 구현하여 설명한다. 물론, 5개 이상의 회로층을 갖는 다층 구조의 코어리스 인쇄회로기판에도 적용될 수 있다.
도 1에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판은 제 1 절연층(130), 제 2 절연층(150), 제 3 절연층(170) 및 제 4 절연층(180)을 구비하고, 제 2 절연층(150)을 기준으로 제 2 회로층(114), 제 3 필라(116) 및 최상부 회로층(118)이 각각 제 1 회로층(111), 제 1 필라(112) 및 제 3 회로층(115)에 대칭적으로 구비된다.
이러한 제 1 실시예에 따른 코어리스 인쇄회로기판은 최하부 회로층(119)으로부터 최상부 회로층(118)까지 각 절연층에 구비된 회로층 사이를 전기적으로 연결하는 4개의 필라(pillar: 112,113,116,117)를 포함한다.
또한, 제 1 실시예에 따른 코어리스 인쇄회로기판은 선택적으로 최하부 회로층(119)의 일부 또는 최상부 회로층(118)의 일부에 산화 방지 및 솔더링을 향상시키기 위한 제 1 표면 처리막, 또는 최하부 회로층(119) 또는 최상부 회로층(118)에 대한 전기전도도를 높여 외부소자와의 접속 신뢰성을 향상시키기 위한 제 2 표면 처리막을 더 형성할 수도 있다.
예를 들어, 제 1 표면 처리막은 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 막으로 형성될 수 있다. 특히, OSP 처리막은 유기용제형과 수용성으로 구분되어, 유기용제형은 롤 코팅(Roll coating), 스프레이 코팅(Spray coating) 등을 이용하여 최하부 회로층(119) 또는 최상부 회로층(118) 표면에 형성될 수 있고, 수용성은 딥핑(Dipping)공법을 이용하여 형성될 수 있다.
또한, 제 2 표면 처리막은 예컨대, 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로서, 무전해 도금 공정으로 니켈을 도금한 후, 치환형 금(Imersion gold)를 도금하여 형성할 수 있다.
이에 따라, 제 1 실시예에 따른 코어리스 인쇄회로기판은 회로층을 구비하지 않고 제 2 필라(113) 만을 구비한 제 2 절연층(150)과 같은 적어도 하나의 절연층을 포함할 수 있고, 이러한 절연층을 기준으로 상, 하 두께 방향으로 적층된 다수의 절연층 구조에서 다수의 회로층과 필라가 서로 마주하여 대칭적으로 구비될 수 있다.
이와 같은 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판은 캐리어 기판과 드라이 필름을 이용하여 다수의 절연층으로 이루어진 빌드업층 구조로 구현하고, 빌드업층의 전기적 연결을 위한 다수의 회로층과 필라를 대칭적으로 구비하는데 특징이 있다.
따라서, 종래에 레이저를 이용하여 형성된 비아를 대신하여 전기적 연결을 위한 필라를 용이하게 형성하므로, 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판은 제조 비용을 절감하고 회로의 집적도를 향상시킬 수 있다.
이하, 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판의 제조방법에 대해 도 2a 내지 도 2i를 참조하여 설명한다. 도 2a 내지 도 2i는 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판의 제조 방법은 먼저 상부 베리어판(110)과 하부 베리어판(120) 각각의 일면에 회로층과 필라를 형성한다.
구체적으로, 상부 베리어판(110)과 하부 베리어판(120)은 금속판으로 회로층과 필라를 형성하기 위한 지지판으로 사용된다.
이러한 상부 베리어판(110)과 하부 베리어판(120)의 일면에 드라이 필름(도시하지 않음)을 적층(lamination)한 후, 노광(exposure) 및 현상(develop) 처리하여 개구부를 다수 갖는 드라이 필름 패턴을 형성할 수 있다.
이후, 이러한 드라이 필름 패턴에 대해 CVD, PVD 또는 전해 동도금 방법으로 구리를 충진하고 드라이 필름 패턴을 박리하여, 상부 베리어판(110)과 하부 베리어판(120) 각각에 제 1 회로층(111) 및 제 1 더미 회로층(121)을 형성한다.
이어서, 제 1 회로층(111)이 구비된 상부 베리어판(110)의 면 및 제 1 더미 회로층(121)이 구비된 하부 베리어판(120)의 면에 필라 형성용 드라이 필름 패턴을 형성한다.
필라 형성용 드라이 필름 패턴에 대해서도 마찬가지로 CVD, PVD 또는 전해 동도금 방법으로 구리를 충진하고 필라 형성용 드라이 필름 패턴을 박리하여, 제 1 회로층(111)과 제 1 더미 회로층(121)에 각각 제 1 필라(112)와 제 1 더미 필라(122)를 형성한다.
이에 따라, 도 2a에 도시된 바와 같이 상부 방향으로 내층회로를 포함한 제 1 회로층(111) 및 제 1 필라(112)를 갖는 상부 베리어판(110)의 구조체를 구비하고, 하부 방향으로 내층회로를 포함한 제 1 더미 회로층(121) 및 제 1 더미 필라(122)를 갖는 하부 베리어판(120)의 구조체를 구비한다.
이러한 상부 베리어판(110)의 구조체와 하부 베리어판(120)의 구조체는 도 2b에 도시된 바와 같이 캐리어 기판(10)의 양면에 구비된 제 1 절연층(130)과 제 1 더미 절연층(140) 각각에 제 1 필라(112)와 제 1 더미 필라(122)가 각각 대응하여 압착된다.
캐리어 기판(10)은 예를 들어, 절연판(11) 일면 또는 양면에 2개의 동박이 적층된 구조로서, 제조 과정의 코어리스 인쇄회로기판을 지지하는 역할을 수행한다. 여기서, 캐리어 기판(10)이 절연판(11) 양면에 2개의 동박이 구비된 형태로 설명하지만, 이에 한정되지 않고 절연판(11) 양면에 각각 다수의 동박이 두께 차이를 갖고 구비될 수도 있다.
구체적으로, 캐리어 기판(10)의 절연판(11)은 수지 재질로서, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필라와 같은 보강재가 함침된 프리프레그가 사용될 수 있다.
이러한 절연판(11)에 대해, 절연판(11)의 상부면에 제 1 상부 동박(12-1) 및 제 2 상부 동박(12-2)을 구비하고, 절연판(11)의 하부면에 제 1 하부 동박(13-1) 및 제 2 하부 동박(13-2)을 구비한다.
선택적으로, 제 1 상부 동박(12-1)과 제 2 상부 동박(12-2) 사이 또는 제 1 하부 동박(13-1)과 제 2 하부 동박(13-2) 사이에는 이형층(release layer)을 구비하여, 후속 공정에서 캐리어 기판(10)의 분리를 용이하게 수행할 수도 있다.
예를 들어, 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 고분자 재질의 점착 물질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
상부 베리어판(110)의 구조체와 하부 베리어판(120)의 구조체를 압착함에 따라, 도 2c에 도시된 바와 같이 제 1 회로층(111)과 제 1 필라(112)의 구조 부분 및 제 1 더미 회로층(121)과 제 1 더미 필라(122)의 구조 부분이 제 1 절연층(130)과 제 1 더미 절연층(140)에 각각 매립하게 된다.
이때, 제 1 절연층(130)과 제 1 더미 절연층(140)은 미경화 상태에서 압착되는 것이 바람직하고, 이를 위해 상부 베리어판(110)의 구조체와 하부 베리어판(120)의 구조체를 압착하는 과정이 열압착 프레스 또는 열압착 지그(jig)를 이용하여 상부 베리어판(110)과 하부 베리어판(120)을 가열하는 상태에서 수행될 수도 있다.
이후, 도 2d에 도시된 바와 같이 상부 베리어판(110)과 하부 베리어판(120)을 제거하는 공정을 수행한다.
여기서, 상부 베리어판(110)과 하부 베리어판(120)의 제거공정은 에칭(etching) 방법 또는 CMP(Chemicla Mechanical Polishing) 방법을 이용할 수 있고, 특히 평탄화 효과를 얻을 수 있는 CMP 방법을 이용하는 것이 바람직하다.
상부 베리어판(110)과 하부 베리어판(120)의 제거공정을 수행함에 따라, 도 2d에서처럼 평탄한 제 1 절연층(130)과 제 1 더미 절연층(140) 각각에 제 1 회로층(111)과 제 1 더미 회로층(121)이 노출된다.
이러한 제 1 절연층(130)과 제 1 더미 절연층(140) 일부에 대해 도 2e에 도시된 바와 같이, 제 2 필라(113)와 제 2 더미 필라(123)를 다수 형성한다.
구체적으로, 도 2e에 도시된 바와 같이 평탄한 제 1 절연층(130)과 제 1 더미 절연층(140) 각각에 제 2 필라용 드라이 필름 패턴(135) 및 제 2 더미 필라용 드라이 필름 패턴(145)을 형성한다.
이러한 제 2 필라용 드라이 필름 패턴(135) 및 제 2 더미 필라용 드라이 필름 패턴(145)에 대해 예컨대, CVD, PVD 또는 전해 동도금 방법으로 구리를 충진하고, 제 2 필라용 드라이 필름 패턴(135) 및 제 2 더미 필라용 드라이 필름 패턴(145)을 박리하여, 제 1 회로층(111)과 제 1 더미 회로층(121)에 각각 제 2 필라(113)와 제 2 더미 필라(123)를 다수 형성한다.
제 2 필라(113)와 제 2 더미 필라(123)를 다수 형성한 후, 도 2f에 도시된 바와 같이 제 2 필라(113)와 제 2 더미 필라(123)를 각각 매립하는 제 2 절연층(150)과 제 2 더미 절연층(160)을 형성한다.
제 2 절연층(150)과 제 2 더미 절연층(160)은 예를 들어, 라미네이터(laminator)를 이용하여 미경화 필름 형태로 각각 제 2 필라(113)와 제 2 더미 필라(123)에 압착되어 형성될 수 있다.
이때, 압착과정의 손상을 방지하기 위해, 제 2 절연층(150)과 제 2 더미 절연층(160) 각각의 두께는 제 2 필라(113)와 제 2 더미 필라(123) 각각의 높이보다 두껍게 구비되는 것이 바람직하다.
제 2 절연층(150)과 제 2 더미 절연층(160)을 형성한 후, 도 2g에 도시된 바와 같이 캐리어 기판(10)에 대한 라우팅(routing)을 수행하여, 제 2 상부 동박(12-2)을 포함한 상부 코어리스 인쇄회로 전구체와 제 2 하부 동박(13-2)을 포함한 하부 코어리스 인쇄회로 전구체를 분리한다.
이때, 상부 코어리스 인쇄회로 전구체와 하부 코어리스 인쇄회로 전구체는 제 1 상부 동박(12-1)과 제 2 상부 동박(12-2) 사이 또는 제 1 하부 동박(13-1)과 제 2 하부 동박(13-2) 사이에 미리 구비된 이형층에 의해 더욱 용이하게 분리될 수도 있다.
이와 같이 분리된 상부 코어리스 인쇄회로 전구체와 하부 코어리스 인쇄회로 전구체 각각에 대해 회로층과 필라를 구비한 절연층을 다수 적층하여 다층 구조의 코어리스 인쇄회로기판을 제조할 수 있다.
이러한 과정을 설명하기 위해 제 2 필라(113)를 포함한 상부 코어리스 인쇄회로 구조체를 선택하여 후속 공정을 설명한다. 물론, 제 2 더미 필라(123)를 포함한 하부 코어리스 인쇄회로 구조체에 대해서도 후술하는 후속 공정이 동일하게 적용될 수 있다.
분리된 상부 코어리스 인쇄회로 구조체에 대해 제 1 절연층(130)과 제 2 절연층(150)을 평탄화하는 공정을 수행하여, 제 2 상부 동박(12-2)을 제거하고, 제 1 필라(112)의 상부면과 제 2 필라(113)의 상부면을 외부로 노출하게 한다.
여기서, 제 1 절연층(130)과 제 2 절연층(150)을 평탄화하는 공정은 벨트 샌더(Belt-sander), 엔드-밀(end-mill) 또는 세라믹 천(ceramic buff)를 이용한 연마 공정, 또는 CMP(Chemical Mechanical Polishing) 공정을 이용할 수 있다.
이어서, 도 2h에 도시된 바와 같이, 제 1 필라(112)를 노출한 제 1 절연층(130)의 하부면에 제 3 회로층(115)과 제 4 필라(117)를 형성하고, 제 2 필라(113)를 노출한 제 2 절연층(150)의 상부면에 제 2 회로층(114)과 제 3 필라(116)를 형성한다.
구체적으로, 제 1 절연층(130)의 하부면과 제 2 절연층(150)의 상부면에 드라이 필름(도시하지 않음)을 적층한 후, 노광 및 현상 처리하여 개구부를 다수 갖는 드라이 필름 패턴을 형성한다.
이후, 이러한 드라이 필름 패턴에 대해 CVD, PVD 또는 전해 동도금 방법으로 구리를 충진하고 드라이 필름 패턴을 박리하여, 제 1 절연층(130)의 하부면과 제 2 절연층(150)의 상부면 각각에 제 3 회로층(115) 및 제 2 회로층(114)을 형성한다.
이어서, 제 3 회로층(115)이 구비된 제 1 절연층(130)의 하부면 및 제 2 회로층(114)이 구비된 제 2 절연층(150)의 상부면에 각각 제 4 필라 형성용 드라이 필름 패턴 및 제 3 필라 형성용 드라이 필름 패턴을 형성한다.
이러한 제 3 필라 형성용 드라이 필름 패턴과 제 4 필라 형성용 드라이 필름 패턴에 대해 CVD, PVD 또는 전해 동도금 방법으로 구리를 충진하고, 제 3 및 제 4 필라 형성용 드라이 필름 패턴을 박리하여, 제 2 회로층(114)에 연결된 제 3 필라(116) 및 제 3 회로층(115)에 연결된 제 4 필라(117)를 형성한다.
이에 따라, 도 2h에 도시된 바와 같이, 제 1 절연층(130)의 하부 방향으로 제 3 회로층(115)과 제 4 필라(117)를 구비하고, 제 2 절연층(150)의 상부 방향으로 제 2 회로층(114)과 제 3 필라(116)를 구비한다.
제 3 필라(116) 및 제 4 필라(117)를 형성한 후, 도 2i에 도시된 바와 같이 제 3 필라(116)와 제 4 필라(117)를 각각 둘러싸는 제 3 절연층(170)과 제 4 절연층(180)을 형성한다.
제 3 절연층(170)과 제 4 절연층(180)은 제 2 절연층(150)의 형성방법과 동일하게, 라미네이터(laminator)를 이용하여 미경화 필름 형태로 각각 제 3 필라(116)와 제 4 필라(117)에 압착된 후에 평탄화 공정으로 처리될 수 있다.
이때, 압착과정의 손상을 방지하기 위해, 제 3 절연층(170)과 제 4 절연층(180) 각각의 두께는 제 3 필라(116)와 제 4 필라(117) 각각의 높이보다 두껍게 구비되어 압착될 수 있다.
이후, 평탄화 공정으로 제 3 필라(116)의 상부면과 제 4 필라(117)의 상부면을 각각 노출한 제 3 절연층(170)과 제 4 절연층(180)에 대해 최상부 회로층(118)과 최하부 회로층(119)을 형성한다. 여기서, 최상부 회로층(118)과 최하부 회로층(119)은 전술한 회로층의 형성방법과 동일하게, 드라이 필름 패턴에 대해 CVD, PVD 또는 전해 동도금 방법으로 구리를 충진하여 형성할 수 있다.
최상부 회로층(118)과 최하부 회로층(119)을 형성한 후, 이러한 최상부 회로층(118)과 최하부 회로층(119)에 표면 처리막(도시하지 않음)을 선택적으로 형성할 수 있다.
표면 처리막은 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 브라운 옥사이드막, 및 무전해 도금막 중에 어느 하나의 막으로 형성될 수 있다.
여기서, OSP 처리막은 유기용제형과 수용성으로 구분되어, 유기용제형은 롤 코팅(Roll coating), 스프레이 코팅(Spray coating) 등을 이용하여 형성될 수 있고, 수용성은 딥핑(Dipping)공법을 이용하여 형성될 수 있다.
블랙 옥사이드막 또는 브라운 옥사이드막은 구리 재질의 최상부 회로층(118)과 최하부 회로층(119)을 산화 처리하여 형성할 수 있다.
또한, 무전해 도금막은 예컨대, 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로서, 무전해 도금 공정으로 니켈을 도금한 후, 치환형 금(Imersion gold)를 도금하여 형성할 수 있다.
물론, 이러한 표면 처리막은 상기 예들에 한정되는 것은 아니며, HASL(Hot Air Solder Leveling) 또는 그 밖에 다른 표면처리막으로 형성될 수 있다.
이와 같은 본 발명의 제 1 실시예에 따른 코어리스 인쇄회로기판의 제조 방법은 캐리어 기판(10)과 드라이 필름 패턴을 이용하여 휨(warpage)의 발생이 없이 코어리스 인쇄회로기판을 대량 생산할 수 있다.
특히, 캐리어 기판(10)의 상부면과 하부면, 양면 방향으로 회로층과 필라를 포함한 다수의 절연층을 적층하여 다층 구조의 코어리스 인쇄회로기판 전구체를 형성한 후에 캐리어 기판(10)을 분리할 수 있다.
이에 따라, 도 2i에 도시된 4개의 절연층(130,150,170,180)과 5개의 회로층(111,114,115,118,119)을 갖는 코어리스 인쇄회로기판 이외에, 도 3에 도시된 본 발명의 제 2 실시예에 따른 코어리스 인쇄회로기판처럼 5개의 절연층(220,260,270,300,310)과 6개의 회로층(261,271,301,311,341,351)을 갖는 구조로 형성될 수도 있다.
도 3에 도시된 본 발명의 제 2 실시예에 따른 코어리스 인쇄회로기판도 마찬가지로, 제 1 절연층(220)을 기준으로 제 2 상부 회로층(261)과 제 2 하부 회로층(271)이 서로 마주하여 대칭 형성된다.
특히, 제 2 상부 회로층(261)의 상부 방향으로 순차적으로 연결된 제 2 상부 필라(262), 제 3 상부 회로층(301), 제 3 상부 필라(302), 및 최상부 회로층(351)이 제 2 하부 회로층(271)의 하부 방향으로 순차적으로 연결된 제 2 하부 필라(272), 제 3 하부 회로층(311), 제 3 하부 필라(312), 및 최하부 회로층(341)에 각각 마주하여 대칭 형성된다.
따라서, 본 발명에 따른 코어리스 인쇄회로기판의 제조 방법은 캐리어 기판(10)을 이용하여 양면으로 다층 구조의 코어리스 인쇄회로기판 전구체를 형성함으로써, 다수의 코어리스 인쇄회로기판을 대량생산하는 생산 효율성을 향상시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
10: 캐리어 기판 110: 상부 베리어판
111: 제 1 회로층 112: 제 1 필라
113: 제 2 필라 114: 제 2 회로층
115: 제 3 회로층 116: 제 3 필라
117: 제 4 필라 120: 하부 베리어판
130: 제 1 절연층 150: 제 2 절연층
170: 제 3 절연층 180: 제 4 절연층
111: 제 1 회로층 112: 제 1 필라
113: 제 2 필라 114: 제 2 회로층
115: 제 3 회로층 116: 제 3 필라
117: 제 4 필라 120: 하부 베리어판
130: 제 1 절연층 150: 제 2 절연층
170: 제 3 절연층 180: 제 4 절연층
Claims (9)
- 적어도 하나의 제 1 필라를 포함한 제 1 절연층;
상기 제 1 절연층의 일면 또는 양면 방향으로, 적어도 하나의 회로층과 상기 회로층에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층된 다수의 절연층; 및
상기 다수의 절연층 중 최외부 절연층에 구비된 최외부 필라에 접하는 다수의 최외부 회로층;
을 포함하는 코어리스 인쇄회로기판.
- 청구항 1에 있어서,
상기 회로층은 상기 제 1 필라를 기준으로 상기 제 1 필라의 양면 방향으로 대칭으로 구비되는 코어리스 인쇄회로기판.
- 청구항 1에 있어서,
상기 회로층과 다른 필라는 상기 제 1 필라에 접하는 회로층 및 상기 회로층에 연결된 필라의 순서로 순차적으로 반복 구비되는 코어리스 인쇄회로기판.
- (A) 베리어판의 일방향으로 제 1 회로층과 제 1 필라를 순차적으로 구비한 적어도 하나의 베리어판 구조체를 마련하는 단계;
(B) 캐리어 기판의 일면 또는 양면에 구비된 제 1 절연층에 상기 제 1 필라를 대응하여 상기 베리어판 구조체를 압착하는 단계;
(C) 상기 베리어판을 제거하고 상기 제 1 회로층에 연결된 제 2 필라를 형성하는 단계;
(D) 상기 제 2 필라를 매립하는 제 2 절연층을 형성하는 단계;
(E) 상기 캐리어 기판을 분리하는 단계;
(F) 상기 제 1 절연층과 제 2 절연층을 평탄화하는 단계; 및
(G) 상기 제 2 필라를 노출한 제 2 절연층의 외부면 또는 상기 제 1 필라를 노출한 제 1 절연층의 외부면에 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계;
를 포함하는 코어리스 인쇄회로기판의 제조 방법.
- 청구항 4에 있어서,
상기 (A) 단계는
(A-1) 상기 베리어판의 일면에 드라이 필름을 적층(lamination)하고, 노광(exposure) 및 현상(develop) 처리하여 개구부를 다수 갖는 드라이 필름 패턴을 형성하는 단계;
(A-2) 상기 드라이 필름 패턴에 대해 구리를 충진하여 회로층을 형성하는 단계;
(A-3) 상기 회로층이 구비된 베리어판의 면에 필라 형성용 드라이 필름 패턴을 형성하는 단계; 및
(A-4) 상기 필라 형성용 드라이 필름 패턴에 구리를 충진하고 상기 필라 형성용 드라이 필름 패턴을 박리하여, 상기 제 1 필라를 형성하는 단계;
를 포함하는 코어리스 인쇄회로기판의 제조 방법.
- 청구항 4에 있어서,
상기 (C) 단계는
(C-1) 에칭(etching) 또는 CMP(Chemicla Mechanical Polishing) 방법으로 상기 베리어판을 제거하는 단계;
(C-2) 상기 제 1 절연층에 제 2 필라용 드라이 필름 패턴을 형성하는 단계; 및
(C-3) 상기 제 2 필라용 드라이 필름 패턴에 구리를 충진하고 상기 제 2 필라용 드라이 필름 패턴을 박리하여, 상기 제 2 필라를 형성하는 단계;
를 포함하는 코어리스 인쇄회로기판의 제조 방법.
- 청구항 4에 있어서,
상기 (D) 단계는 미경화 필름 상태의 상기 제 2 절연층을 라미네이터(laminator)를 이용하여 상기 제 2 필라에 압착하는 코어리스 인쇄회로기판의 제조 방법.
- 청구항 4에 있어서,
상기 (E) 단계에서,
상기 캐리어 기판은 절연판, 및 상기 절연판의 일면 또는 양면에 적층된 적어도 하나의 동박을 포함하고,
상기 캐리어 기판을 라우팅하여 분리하는 코어리스 인쇄회로기판의 제조 방법.
- 청구항 4에 있어서,
상기 (G) 단계는
(G-1) 상기 제 2 필라를 노출한 제 2 절연층의 외부면 또는 상기 제 1 필라를 노출한 제 1 절연층의 외부면에 상기 다른 회로층을 형성하는 단계;
(G-2) 상기 다른 회로층에 대해 다른 필라 형성용 드라이 필름 패턴을 형성하는 단계;
(G-3) 상기 다른 필라 형성용 드라이 필름 패턴에 구리를 충진하여 상기 다른 회로층에 연결된 상기 다른 필라를 형성하는 단계;
(G-4) 상기 다른 필라 형성용 드라이 필름 패턴을 박리하는 단계;
(G-5) 라미네이터(laminator)를 이용하여 상기 다른 필라에 대응하여 상기 다른 절연층을 적층하는 단계; 및
(G-6) 상기 다른 필라를 노출하기 위해 상기 다른 절연층을 평탄화하는 단계;
를 포함하고,
상기 (G-1) 단계부터 (G-6) 단계를 반복적으로 수행하는 코어리스 인쇄회로기판의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076645A KR20140008923A (ko) | 2012-07-13 | 2012-07-13 | 코어리스 인쇄회로기판 및 그 제조 방법 |
| JP2012211578A JP2014022715A (ja) | 2012-07-13 | 2012-09-25 | コアレス基板及びその製造方法 |
| US13/650,050 US20140014398A1 (en) | 2012-07-13 | 2012-10-11 | Coreless subtrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076645A KR20140008923A (ko) | 2012-07-13 | 2012-07-13 | 코어리스 인쇄회로기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140008923A true KR20140008923A (ko) | 2014-01-22 |
Family
ID=49912977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120076645A KR20140008923A (ko) | 2012-07-13 | 2012-07-13 | 코어리스 인쇄회로기판 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140014398A1 (ko) |
| JP (1) | JP2014022715A (ko) |
| KR (1) | KR20140008923A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190044420A (ko) * | 2017-10-20 | 2019-04-30 | 삼성전기주식회사 | 인쇄회로기판 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI571994B (zh) * | 2015-06-30 | 2017-02-21 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
| CN105188254B (zh) * | 2015-08-06 | 2018-06-26 | 柏承科技(昆山)股份有限公司 | Hdi十层板迭构 |
| KR101632426B1 (ko) * | 2015-12-11 | 2016-06-21 | 이돈정 | 바이오 칩용 필라 구조체 |
| JP6766953B2 (ja) * | 2017-03-27 | 2020-10-14 | 株式会社村田製作所 | 導体の接続構造、電子部品、導体の接続構造の製造方法及び電子部品の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1132961B1 (en) * | 1991-07-24 | 2011-01-05 | Denki Kagaku Kogyo Kabushiki Kaisha | Method for producing a circuit substrate having a mounted semiconductor element |
| EP0844809B1 (en) * | 1996-11-20 | 2011-08-17 | Ibiden Co, Ltd. | Solder resist composition and printed circuit boards |
| JP4187981B2 (ja) * | 2001-02-21 | 2008-11-26 | 住友ベークライト株式会社 | 多層配線板の製造方法および多層配線板 |
| JP2006108211A (ja) * | 2004-10-01 | 2006-04-20 | North:Kk | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 |
| JP2006318964A (ja) * | 2005-05-10 | 2006-11-24 | Sanyo Epson Imaging Devices Corp | 配線基板の製造方法、配線基板および電気光学装置 |
| TW200803686A (en) * | 2006-03-28 | 2008-01-01 | Matsushita Electric Ind Co Ltd | Multilayer wiring board and its manufacturing method |
| KR100905566B1 (ko) * | 2007-04-30 | 2009-07-02 | 삼성전기주식회사 | 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법 |
| KR100867148B1 (ko) * | 2007-09-28 | 2008-11-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| EP2405727A1 (en) * | 2009-04-02 | 2012-01-11 | Panasonic Corporation | Manufacturing method for circuit board, and circuit board |
| US8530755B2 (en) * | 2010-03-31 | 2013-09-10 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US9269593B2 (en) * | 2012-05-29 | 2016-02-23 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with integral stepped stacked structures |
-
2012
- 2012-07-13 KR KR1020120076645A patent/KR20140008923A/ko not_active Application Discontinuation
- 2012-09-25 JP JP2012211578A patent/JP2014022715A/ja active Pending
- 2012-10-11 US US13/650,050 patent/US20140014398A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190044420A (ko) * | 2017-10-20 | 2019-04-30 | 삼성전기주식회사 | 인쇄회로기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140014398A1 (en) | 2014-01-16 |
| JP2014022715A (ja) | 2014-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101884430B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| JP5945564B2 (ja) | パッケージキャリアおよびその製造方法 | |
| CN101257775A (zh) | 制造布线基板的方法和制造电子元件装置的方法 | |
| KR101420499B1 (ko) | 적층형 코어리스 인쇄회로기판 및 그 제조 방법 | |
| JP2011199077A (ja) | 多層配線基板の製造方法 | |
| US20140332253A1 (en) | Carrier substrate and manufacturing method thereof | |
| US20140085833A1 (en) | Chip packaging substrate, method for manufacturing same, and chip packaging structure having same | |
| CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| US20210345491A1 (en) | Printed circuit board and manufacturing method thereof | |
| KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| KR20140008923A (ko) | 코어리스 인쇄회로기판 및 그 제조 방법 | |
| JP2014082441A (ja) | 多層型コアレス基板及びその製造方法 | |
| KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
| KR101630435B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
| JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
| KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
| KR101580472B1 (ko) | 회로기판 제조방법 | |
| CN103889169A (zh) | 电路板及其制作方法 | |
| KR101441466B1 (ko) | 초박형 패키지기판 및 제조방법 | |
| US9955578B2 (en) | Circuit structure | |
| KR101360814B1 (ko) | 고밀도 패키지 기판 구조 및 제조방법 | |
| KR20140013505A (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR101299140B1 (ko) | 패키지 기판 제조 방법 | |
| JP5409480B2 (ja) | 配線基板の製造方法 | |
| KR101340349B1 (ko) | 패키지 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |