CN103889169A - 电路板及其制作方法 - Google Patents
电路板及其制作方法 Download PDFInfo
- Publication number
- CN103889169A CN103889169A CN201210561911.2A CN201210561911A CN103889169A CN 103889169 A CN103889169 A CN 103889169A CN 201210561911 A CN201210561911 A CN 201210561911A CN 103889169 A CN103889169 A CN 103889169A
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- circuit pattern
- circuit substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 233
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000011241 protective layer Substances 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 25
- 238000003466 welding Methods 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 238000009713 electroplating Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000000945 filler Substances 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 4
- 239000012792 core layer Substances 0.000 abstract 3
- 230000004888 barrier function Effects 0.000 description 19
- -1 polypropylene Polymers 0.000 description 8
- 239000004743 Polypropylene Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000002893 slag Substances 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229920002521 macromolecule Polymers 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 208000003351 Melanosis Diseases 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Abstract
一种电路板的制作方法包括步骤：提供芯层电路基板；在该芯层电路基板一侧压合一个介电层，使得该芯层电路基板全部且紧密地收容于该介电层形成的收容凹槽中；在该介电层中形成至少一个通孔，在该介电层与该电路基底相对应的区域形成至少一个盲孔；在该介电层的第一表面形成一个第二导电线路图形，在该介电层的第二表面形成一个第三导电线路图形，并将该通孔制成导电孔，将该盲孔制成导电孔，该第二导电线路图形通过该通孔制成的导电孔与该第三导电线路图形相互电连接，该第三导电线路图形通过该盲孔制成的导电孔与该电路基底相互电连接，从而获得一个电路板。本发明还提供一种由上述方法制成的电路板。
Description
技术领域
本发明涉及电路板制作领域，尤其涉及一种具有凹槽结构的电路板制作方法。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。常见的电路板的外层导电线路的焊盘暴露在电路板的同一侧，且暴露于同一侧的焊盘处于同一平面上。当芯片构装于暴露在外的焊盘上时，焊盘均位于芯片的下方，从而增加了具有芯片的电路板的高度，扩大了具有芯片的电路板的体积。
发明内容
因此，有必要提供一种电路板的制作及其方法，可以得到具有凹槽结构的电路板，以使得构装覆晶芯片时，至少部分覆晶芯片收容于所述凹槽结构中，从而减少电路板的厚度，缩小具有覆晶芯片的电路板的体积。
一种电路板的制作方法，包括步骤：提供芯层电路基板，所述芯层电路基板包括电路基底及设于所述电路基底的第一导电线路图形，所述电路基底为内部形成有导电线路的基底，所述电路基底通过设于其内的导电孔与所述第一导电线路图形相互电连接；在所述芯层电路基板的电路基底一侧压合一个具有相对的第一表面及第二表面的介电层，使得所述介电层的第一表面向第二表面凹陷形成一个收容凹槽，所述芯层电路基板全部且紧密地收容于所述收容凹槽中，且所述芯层电路基板的电路基底与所述收容凹槽的底部粘结为一体；在所述介电层中形成至少一个通孔，在所述介电层与所述电路基底相对应的区域形成至少一个盲孔，所述通孔贯穿所述第一表面及第二表面，所述盲孔暴露出部分所述电路基底；在所述介电层的第一表面形成一个第二导电线路图形，在所述介电层的第二表面形成一个第三导电线路图形，并将所述通孔制成导电孔，将所述盲孔制成导电孔，所述第二导电线路图形通过所述通孔制成的导电孔与所述第三导电线路图形相互电连接，所述第三导电线路图形通过所述盲孔制成的导电孔与所述电路基底相互电连接，从而获得一个电路板。
一种电路板包括一个芯层电路基板及一个具有收容凹槽的承载电路基板。所述芯层电路基板全部且紧密地收容于所述收容凹槽中。所述芯层电路基板包括贴合的电路基底及第一导电线路图形。所述电路基底为内部形成有导电线路的基底。所述电路基底通过设于其内的导电孔与所述第一导电线路图形相互电连接。所述电路基底与所述收容凹槽的底面粘结为一体。所述第一导电线路图形远离所述收容凹槽的底面。所述承载电路基板包括介电层、第二导电线路图形及第三导电线路图形。所述介电层具有相对的第一表面及第二表面。所述收容凹槽由所述第一表面向所述第二表面凹陷形成。所述第二导电线路图形形成于所述第一表面上。所述第三导电线路图形形成于所述第二表面上。所述第二导电线路图形通过贯穿所述第一表面及第二表面的导电孔相互电连接。所述第三导电线路图形通过设于所述介电层的与所述电路基底相对应的区域中的导电孔与所述电路基底相互电连接。
与现有技术相比，本技术方案提供的电路板及其制作方法，先提供一个具有第一导电线路图形的芯层电路基板，而后在芯层电路基板的远离所述第一导电线路图形一侧压合一个介电层，最后在所述介电层靠近所述第一导电线路图形一侧表面形成第二导电线路图形，在所述介电层远离所述第一导电图形一侧表面形成第三导电线路图形。由于在压合过程中，所述芯层电路基板嵌入所述介电层中，从而使得所述介电层形成一个收容凹槽，而所述芯层电路基板紧密地收容于所述收容凹槽中，且第一导电线路图形与所述介电层的第二导电线路图形之间具有高度差，从而使得第一导电线路图形与第二导电线路图形共同形成一个凹槽结构，进而得到一个具有凹槽结构的电路板。当覆晶芯片构装于所述第一导电线路图形上时，至少部分覆晶芯片被所述第一导电线路图形所包围，从而降低了具有覆晶芯片的电路板的高度。
附图说明
图1是本技术方案提供的芯层电路基板的剖面示意图，所述芯层电路基板具有第一导电线路图形及覆盖第一导电线路图形的易剥离保护层。
图2为在图1的芯层电路基板上压合一个介电层后的剖面示意图，所述介电层具有相对的第一表面及第二表面，所述芯层电路基板收容于由第一表面向第二表面凹陷形成的收容凹槽中。
图3为图2的介电层中形成通孔及在介电层与芯层电路基板对应的区域形成盲孔后的剖面示意图。
图4为在图3的介电层的第一表面及易剥离保护层上形成第一导电种子层，在介电层的第二表面、通孔的内壁及盲孔的内壁形成第二导电种子层后的剖面示意图。
图5为图4的第一导电种子层及第二导电种子层上分别形成第一光致抗蚀剂图形及第二光致抗蚀剂图形后的剖面示意图。
图6为在从图5所示的第一光致抗蚀剂图形的空隙露出的第一导电种子层表面形成第一电镀铜层，在从第二光致抗蚀剂图形露出的第二导电种子层表面形成第二电镀铜层后的剖面示意图。
图7为去除图6所示的第一光致抗蚀剂图形及第二光致抗蚀剂图形，并去除原被第一光致抗蚀剂图形覆盖的第一导电种子层及原被第二光致抗蚀剂图形覆盖的第二导电种子层后所形成的第二导电线路图形及第三导电线路图形的剖面示意图。
图8为去除易剥离保护层，并在第二导电线路图形表面及从所述第二导电线路图形露出的介电层的表面形成第一防焊层，在第三导电线路层的表面及从所述第三导电线路层露出的介电层的表面形成第二防焊层后的剖面示意图。
图9为在图8所示的第一导电线路图形的每个第一电性接触垫的表面形成一个第一保护层，在第二导电线路图形的每个第二电性接触垫从第一防焊层露出的表面形成一个第二保护层，在第三导电线路图形的每个第三电性接触垫从第二防焊层露出的表面形成一个第三保护层后的剖面示意图。
图10为在图9所示的第一电性接触垫上构装一个覆晶芯片后所获得电路板的剖面示意图。
主要元件符号说明
| 芯层电路基板 | 10 |
| 电路基底 | 11 |
| 第一导电线路图形 | 12 |
| 易剥离保护层 | 13 |
| 第一绝缘层 | 111 |
| 第一导电线路图形层 | 112 |
| 第二绝缘层 | 113 |
| 第二导电线路图形层 | 114 |
| 第三绝缘层 | 115 |
| 导电孔 | 117、118、413、414 |
| 第一电性接触垫 | 121 |
| 承载板 | 20 |
| 介电层 | 30 |
| 第一表面 | 11a、30a |
| 第二表面 | 11b、30b |
| 承载电路基板 | 40 |
| 离型膜 | 201 |
| 通孔 | 303 |
| 盲孔 | 305 |
| 第二导电线路图形 | 410 |
| 第三导电线路图形 | 420 |
| 第二电性接触垫 | 411 |
| 第三电性接触垫 | 421 |
| 第一导电种子层 | 311 |
| 第二导电种子层 | 312 |
| 第一光致抗蚀剂图形 | 313 |
| 第二光致抗蚀剂图形 | 314 |
| 第一电镀铜层 | 315 |
| 第二电镀铜层 | 316 |
| 第一防焊层 | 430 |
| 第二防焊层 | 440 |
| 第一开口 | 431 |
| 第二开口 | 441 |
| 第一保护层 | 123 |
| 第二保护层 | 450 |
| 第三保护层 | 460 |
| 凹槽结构 | 401 |
| 覆晶芯片 | 470 |
| 第四电性接触垫 | 471 |
| 焊球 | 473 |
| 底部填充剂 | 480 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案提供的电路板制作方法包括如下步骤：
第一步，请参阅图1，提供芯层电路基板10。芯层电路基板10为形成有导电线路图形的单面电路板、双面电路板或者多层电路板，且其线宽/线间距的范围为10/10微米至20/20微米。所述芯层电路基板10包括电路基底11、第一导电线路图形12及易剥离保护层13。所述芯层电路基板10可以通过半加成法或者加成法制得。
本实施例中，电路基底11为两层电路板，其内具有两层导电线路图形层。具体地，所述电路基底11包括第一绝缘层111、第一导电线路图形层112、第二绝缘层113、第二导电线路图形层114及第三绝缘层115。所述第一导电线路图形层112和第二导电线路图形层114位于第二绝缘层113的相对两个表面，且通过设置在第二绝缘层113内的导电孔117电性相连。所述第一绝缘层111覆盖第一导电线路图形层112。所述第一绝缘层111远离所述第二绝缘层113的表面即为所述电路基底11的第一表面11a。所述第三绝缘层115覆盖第二导电线路图形层114。所述第三绝缘层115远离所述第二绝缘层113的表面即为所述电路基底11的第二表面11b。
所述第一导电线路图形12设置于所述第三绝缘层115远离所述第二绝缘层113的表面（即所述电路基底11的第二表面11b），且通过设于所述第三绝缘层115中的导电孔118与所述第二导电线路图形层114电性相连。所述第一导电线路图形12包括多个第一电性接触垫121及多条导电线路（图未示）。
所述易剥离保护层13覆盖所述第一导电线路图形12，以防止所述第一导电线路图形12在后续的制作步骤中被损坏。所述易剥离保护层13可以为聚丙烯薄膜、聚乙烯薄膜或者聚对苯二甲酸乙二醇酯等高分子薄膜。优选地，本实施方式中，所述易剥离保护层13为聚对苯二甲酸乙二醇酯薄膜。所述易剥离保护层13也可以为其他业界常用的可剥离膜或者可剥离胶。
第二步，请参阅图2，将所述芯层电路基板10的易剥离保护层13的一侧表面贴于一个承载板20上，并在所述芯层电路基板10的电路基底11一侧压合一个具有相对的第一表面30a及第二表面30b的介电层30，以使介电层30的所述第一表面30a向所述第二表面30b凹陷形成一个收容凹槽301。所述芯层电路基板10全部且紧密地收容于所述收容凹槽301中，且所述芯层电路基板10的第三绝缘层115与所述收容凹槽301的底部粘结为一体，所述芯层电路基板10的易剥离保护层13的一侧表面与所述介电层30的第二表面30b平齐。
本步骤中，采用热压合的方式将介电层30压合于芯层电路基板10的电路基底11一侧。介电层30材料可以为聚酰亚胺（Polyimide, PI）、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN) 、PP (Prepreg)或ABF (Ajinomoto Build-up film)等，优选为PP或ABF。
优选地，本实施例中，为了后续步骤中更好地将所述介电层30的第一表面30a及所述芯层电路基板10的易剥离保护层13的一侧表面与所述承载板20分离，所述承载板20靠近所述芯层电路基板10的表面上还设有一个离型膜201。也就是说，所述离型膜201位于所述承载板20与芯层电路基板10之间。所述离型膜201可以为聚丙烯薄膜、聚乙烯薄膜以及聚对苯二甲酸乙二醇酯等高分子薄膜，优选为聚对苯二甲酸乙二醇酯薄膜，本实施例中即采用聚对苯二甲酸乙二醇酯薄膜作为所述离型膜201。所述离型膜201也可以为其他业界常用的离型纸。
第三步，请一并参阅图3，移除所述承载板20及离型膜201，并在所述介电层30中形成至少一个通孔303，在所述介电层30对应于所述收容凹槽301的区域形成至少一个盲孔305。
本步骤中，所述通孔303及盲孔305均可以采用激光烧蚀的方式形成。所述通孔303贯穿所述介电层30的第一表面30a及第二表面30b。通孔303也可以采用机械钻孔的方式形成。通孔303的个数可以为一个，也可以为多个。图4中以形成两个通孔303为例进行说明。所述盲孔305仅贯穿所述收容凹槽301底部及第一绝缘层111，并暴露出部分第一导电线路图形层112。盲孔305的个数可以为一个，也可以为多个，图4中以形成两个盲孔305为例进行说明。
可以理解的是，在此步骤之后，还可以进一步包括去胶渣（desmear）的步骤，以将通孔303及盲孔305内部的胶渣去除，从而可以有效地防止在后续进行电镀时，胶渣影响形成的导电孔的导电性。
第五步，请一并参阅图4至图7，在介电层30的第一表面30a形成第二导电线路图形410，在介电层30的第二表面30b上形成第三导电线路图形420。所述第二导电线路图形410包括多个与外界进行电连接的第二电性接触垫411及多条导电线路（图未示）。第三导电线路图形420包括多个用于与外界进行电连接的第三电性接触垫421及多条导电线路（图未示）。所述第二导电线路图形410及第三导电线路图形420中的每个导电线路图形中的线宽/线间距的范围均为30/30微米至50/50微米。
本步骤具体可采用如下方法：
首先，采用化学镀铜的方式，在第一表面30a及易剥离保护层13上形成第一导电种子层311，在通孔303内壁、盲孔305内壁及第二表面30b上形成第二导电种子层312。
可以理解的是，也可以采用其他方法，如黑化或者化学吸附导电粒子等，在第一表面30a、通孔303内壁、盲孔305内壁及第二表面30b形成第一导电种子层311及第二导电种子层312。
其次，在第一导电种子层311和第二导电种子层312的表面分别形成光致抗蚀剂层，并采用曝光及显影的方式，将与欲形成第二导电线路层401对应的部分去除得到第一光致抗蚀剂图形313，将与欲形成第三导电线路图形420对应的部分去除得到第二光致抗蚀剂图形314。
接着，在从第一光致抗蚀剂图形313的空隙露出的第一导电种子层311表面形成第一电镀铜层315，在从第二光致抗蚀剂图形314露出的第二导电种子层312表面形成第二电镀铜层316。
最后，采用剥膜的方式去除第一光致抗蚀剂图形313和第二光致抗蚀剂图形314，并采用微蚀的方式去除原被第一光致抗蚀剂图形313覆盖的第一导电种子层311，去除原被第二光致抗蚀剂图形314覆盖的第二导电种子层312。如此，位于第一表面30a上的第一导电种子层311及形成在其上的第一电镀铜层315共同构成第二导电线路层401；位于第二表面30b上的第二导电种子层312及形成在其上的第二电镀铜层316共同构成第三导电线路图形420；位于通孔303内的第二导电种子层312及形成于其上的第二电镀铜层316共同构成贯穿介电层30的导电孔413；位于盲孔305内的第二导电种子层312及形成于其上的第二电镀铜层316共同构成导电孔414。所述第二导电线路图形410及第三导电线路图形420通过所述导电孔413相互电连通。第三导电线路图形420及第一导电线路图形层112的通过导电孔414相互电连通。
第六步，请参阅图8，采用剥膜的方式去除易剥离保护层13，并在第二导电线路图形410的表面及从所述第二导电线路图形410露出的介电层30的表面形成第一防焊层430，在第三导电线路图形420的表面及从所述第三导电线路图形420露出的介电层30的表面形成第二防焊层440。所述第一防焊层430内具有与多个第二电性接触垫411一一对应的多个第一开口431，每个第二电性接触垫411从对应的第一开口431露出。所述第二防焊层440内具有与多个第三电性接触垫421一一对应的多个第二开口441，每个第三电性接触垫421从对应的第二开口441露出。
第七步，请参阅图9，在第一导电线路图形12的每个第一电性接触垫121的表面形成一个第一保护层123；在每个第二电性接触垫411从第一开口431露出的表面形成一个第二保护层450；在每个第三电性接触垫421从第二开口441露出的表面形成一个第三保护层460。如此，所述介电层30、第二导电线路图形410、第三导电线路图形420、第一防焊层430、第二防焊层440、第二保护层450及第三保护层460共同构成承载芯层电路基板10的承载电路基板40。也就是说，所述承载电路基板40为形成有导电线路图形且具有收容凹槽301的电路基板。所述承载电路基板40的第二导电线路图形410与所述芯层电路基板10的第一导电线路图形12具有高度差，从而使得所述承载电路基板40与所述芯层电路基板10共同构成一个具有凹槽结构401的电路板100。
本实施例中，所述第一保护层123、第二保护层450及第三保护层460可以为锡、铅、银、金、镍、钯等金属或其合金的单层结构，也可以为上述金属中两种或者两种以上的多层结构。第一保护层123、第二保护层450及第三保护层460也可以为有机保焊层（OSP）。当第一保护层123及第二保护层450为金属时，第一保护层123、第二保护层450及第三保护层460可以采用化学镀的方式形成。当第一保护层123、第二保护层450及第三保护层460为有机保焊层时，第一保护层123、第二保护层450及第三保护层460可以采用化学方法形成。
第八步，请参阅图10，在多个第一电性接触垫121上构装一个覆晶芯片470，以形成一个具有覆晶芯片470的电路板100。所述覆晶芯片470具有多个与多个第一电性接触垫121一一对应的第四电性接触垫471。每个第四电性接触垫471通过一个焊球473与相应的第一电性接触垫121电连接，从而实现覆晶芯片470与第一导电线路图形12之间的电连接。如此，既可获得一个构装有覆晶芯片470的电路板100。所述焊球473的材质可以为锡、铅或铜，或者为锡、铅或铜的合金。
优选地，本实施方式中，覆晶芯片470与芯层电路基板10之间还可填充有底部填充剂480，以使覆晶芯片470与第一导电线路图形12之间牢固结合，增强构装覆晶芯片470的信赖度。底部填充剂480的填充是通过毛细作用，将液态的底部填充剂480的材料从覆晶芯片470的边缘渗透至覆晶芯片470与第一导电线路图形12之间的内部区域。该底部填充剂480一般采用环氧树脂，如底部填充剂材料Loctite 3536。
根据上述实施方式的以上步骤制得的电路板100如图10所示，其包括一个芯层电路基板10及一个具有收容凹槽301的承载电路基板40。所述芯层电路基板10全部且紧密地收容于所述收容凹槽301中，其包括电路基底11及第一导电线路图形12。所述电路基底11与所述收容凹槽301的底面相贴。所述第一导电线路图形12远离所述收容凹槽301的底面。所述承载电路基板40包括具有收容凹槽301的介电层30及分别形成于所述介电层30的第一表面30a和第二表面30b的第二导电线路图形410和第三导电线路图形420。所述收容凹槽301由所述第一表面30a向第二表面30b凹陷形成。所述芯层电路基板10通过设于所述收容凹槽301底部中的导电孔414与所述第三导电线路图形420电性相连。所述第二导电线路图形410围绕所述第一导电线路图形12，且与所述第一导电线路图形12之间具有高度差，从而使得所述芯层电路基板10与承载电路基板40共同构成一个具有凹槽结构401的电路板100。
本技术方案提供的电路板及其制作方法，先提供一个具有第一导电线路图形的芯层电路基板，而后在芯层电路基板的远离所述第一导电线路图形一侧压合一个介电层，最后在所述介电层靠近所述第一导电线路图形一侧表面形成第二导电线路图形，在所述介电层远离所述第一导电图形一侧表面形成第三导电线路图形。由于在压合过程中，所述芯层电路基板嵌入所述介电层中，从而使得所述介电层形成一个收容凹槽，而所述芯层电路基板全部且紧密地收容于所述收容凹槽中，且第一导电线路图形与所述介电层的第二导电线路图形之间具有高度差，从而使得第一导电线路图形与第二导电线路图形共同形成一个凹槽结构，进而使得获得的电路板100为具有凹槽结构401的电路板。当覆晶芯片构装于所述第一导电线路图形上时，至少部分覆晶芯片被所述第二导电线路层所包围，从而降低了具有覆晶芯片的电路板的高度。另外，所述芯层电路基板的线宽/线间距范围为10/10微米至20/20微米，所述第二导电线路图形的线宽/线间距范围为30/30微米至50/50微米，且所述芯层电路基板单独成型后才嵌入所述介电层中，从而使得形成的电路板中间的导电线路（即芯层电路基板的中的导电线路）为较细的导电线路，边缘的导电线路（即介电层上下侧面的导电线路）为较宽的导电线路，不仅实现了细线路电路板的功能，而且避免了在无需形成细线路区域（即边缘区域）仍需要技术复杂且制程昂贵的细线路制作技术来形成导电线路的可能，减少了电路板的制作工艺，降低了电路板的制成成本。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (15)
1.一种电路板的制作方法，包括步骤：
提供芯层电路基板，所述芯层电路基板包括电路基底及设于所述电路基底的第一导电线路图形，所述电路基底为内部形成有导电线路的基底，所述电路基底通过设于其内的导电孔与所述第一导电线路图形相互电连接；
在所述芯层电路基板的电路基底一侧压合一个具有相对的第一表面及第二表面的介电层，使得所述介电层的第一表面向第二表面凹陷形成一个收容凹槽，所述芯层电路基板全部且紧密地收容于所述收容凹槽中，且所述芯层电路基板的电路基底与所述收容凹槽的底部粘结为一体；
在所述介电层中形成至少一个通孔，在所述介电层与所述电路基底相对应的区域形成至少一个盲孔，所述通孔贯穿所述第一表面及第二表面，所述盲孔暴露出部分所述电路基底；
在所述介电层的第一表面形成一个第二导电线路图形，在所述介电层的第二表面形成一个第三导电线路图形，并将所述通孔制成导电孔，将所述盲孔制成导电孔，所述第二导电线路图形通过所述通孔制成的导电孔与所述第三导电线路图形相互电连接，所述第三导电线路图形通过所述盲孔制成的导电孔与所述电路基底相互电连接，从而获得一个电路板。
2.如权利要求1所述的电路板的制作方法，其特征在于，在提供芯层电路基板之后，在所述芯层电路基板的电路基底一侧压合一个具有相对的第一表面及第二表面的介电层之前，所述电路板的制作方法还包括在所述芯层电路基板的第一导电线路图形一侧设置一个承载板的步骤；在所述芯层电路基板的电路基底一侧压合一个具有相对的第一表面及第二表面的介电层之后，在所述介电层中形成至少一个通孔，在所述介电层与所述电路基底相对应的区域形成至少一个盲孔之前，所述电路板的制作方法还包括移除所述承载板的步骤。
3.如权利要求2所述的电路板的制作方法，其特征在于，所述承载板靠近所述芯层电路基板的表面还设有一个离型膜。
4.如权利要求1所述的电路板的制作方法，其特征在于，在所述介电层的第一表面形成一个第二导电线路图形，在所述介电层的第二表面形成一个第三导电线路图形，并将所述通孔制成导电孔，将所述盲孔制成导电孔，包括步骤：
在所述介电层的第一表面上形成第一导电种子层，在所述至少一个通孔的每个通孔的内壁、至少一个盲孔的每个盲孔的内壁及所述介电层的第二表面上形成第二导电种子层；
在所述第一导电种子层和第二导电种子层的表面分别形成光致抗蚀剂层，并采用曝光及显影的方式，将与欲形成所述第二导电线路图形对应的部分去除得到第一光致抗蚀剂图形，将与欲形成所述第三导电线路图形对应的部分去除得到第二光致抗蚀剂图形；
在从所述第一光致抗蚀剂图形的空隙露出的第一导电种子层表面形成第一电镀铜层，在从所述第二光致抗蚀剂图形露出的第二导电种子层表面形成第二电镀铜层；
采用剥膜的方式去除所述第一光致抗蚀剂图形和第二光致抗蚀剂图形，并采用微蚀的方式去除原被所述第一光致抗蚀剂图形覆盖的第一导电种子层，去除原被所述第二光致抗蚀剂图形覆盖的第二导电种子层，从而位于所述第一表面上的第一导电种子层及形成在其上的第一电镀铜层共同构成所述第二导电线路层，位于所述第二表面上的第二导电种子层及形成在其上的第二电镀铜层共同构成第三导电线路图形，位于所述通孔内的第二导电种子层及形成于其上的第二电镀铜层共同构成电连接所述第二导电线路图形及第三导电线路图形的导电孔，位于所述盲孔内的第二导电种子层及形成于其上的第二电镀同层共同构成电连接所述第三导电线路图形及电路基底的导电孔。
5.如权利要求1所述的电路板的制作方法，其特征在于，所述芯层电路基板还包括一个覆盖所述第一导电线路图形的易剥离保护层，在所述芯层电路基板的电路基底一侧压合一个具有相对的第一表面及第二表面的介电层之后，在所述介电层中形成至少一个通孔，在所述介电层与所述电路基底相对应的区域形成至少一个盲孔之前，所述电路板的制作方法还包括去除所述易剥离保护层的步骤。
6.如权利要求1所述的电路板的制作方法，其特征在于，所述第一导电线路图形包括多个第一电性接触垫，在所述介电层的第一表面形成一个第二导电线路图形，在所述介电层的第二表面形成一个第三导电线路图形，并将所述通孔制成导电孔，将所述盲孔制成导电孔之后，所述电路板的制作方法还包括在所述第一导电线路图形的多个第一电性接触垫上构装一个覆晶芯片的步骤。
7.如权利要求6所述的电路板的制作方法，其特征在于，所述覆晶芯片通过多个焊球与所述多个第一电性接触垫电性相连。
8.如权利要求1所述的电路板的制作方法，其特征在于，所述第二导电线路图形包括多个第二电性接触垫，所述第三导电线路图形包括多个第三电性接触垫，所述电路板的制作方法还包括：
在第二导电线路图形表面形成第一防焊层，所述第一防焊层内形成有与多个第二电性接触垫一一对应的多个第一开口，每个第一电性接触垫从对应的第一开口露出，在第三导电线路图形表面形成第二防焊层，所述第二防焊层内形成有与多个第三电性接触垫一一对应的多个第二开口，每个第三电性接触垫从对应的第二开口露出。
9.如权利要求8所述的电路板的制作方法，其特征在于，所述第一导电线路图形包括多个第一电性接触垫，所述电路板的制作方法还包括在每个第一电性接触垫的表面形成第一保护层，在从第一开口露出的第二电性连接垫的表面形成第一保护层，在从第二开口露出的第三电性接触垫的表面形成第二保护层的步骤。
10.一种电路板，其包括一个芯层电路基板及一个具有收容凹槽的承载电路基板，所述芯层电路基板全部且紧密地收容于所述收容凹槽中，所述芯层电路基板包括贴合的电路基底及第一导电线路图形，所述电路基底为内部形成有导电线路的基底，所述电路基底通过设于其内的导电孔与所述第一导电线路图形相互电连接，所述电路基底与所述收容凹槽的底面粘结为一体，所述第一导电线路图形远离所述收容凹槽的底面，所述承载电路基板包括介电层、第二导电线路图形及第三导电线路图形，所述介电层具有相对的第一表面及第二表面，所述收容凹槽由所述第一表面向所述第二表面凹陷形成，所述第二导电线路图形形成于所述第一表面上，所述第三导电线路图形形成于所述第二表面上，所述第二导电线路图形通过贯穿所述第一表面及第二表面的导电孔相互电连接，所述第三导电线路图形通过设于所述介电层的与所述电路基底相对应的区域中的导电孔与所述电路基底相互电连接。
11.如权利要求10所述的电路板，其特征在于，所述第一导电线路图形包括多个第一电性接触垫，所述电路板还包括构装于所述多个第一电性接触垫上的覆晶芯片。
12.如权利要求11所述的电路板，所述电路板还包括底部填充剂，所述底部填充剂设于所述覆晶芯片与所述第一导电线路图形之间。
13.如权利要求10所述的电路板，其特征在于，每个第一电性接触垫表面均形成有第一保护层。
14.如权利要求10所述的电路板，其特征在于，所述电路板还包括第一防焊层，所述第一防焊层形成于所述第二导电线路图形表面，所述第二导电线路图形包括多个第二电性接触垫，所述第一防焊层内形成有多个与多个第二电性接触垫一一对应的多个第一开口，每个第二电性接触垫从对应的第一开口露出。
15.如权利要求10所述的电路板，其特征在于，所述第一开口露出的第二电性接触垫的表面形成有第二保护层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210561911.2A CN103889169B (zh) | 2012-12-22 | 2012-12-22 | 封装基板及其制作方法 |
| TW101150346A TWI511634B (zh) | 2012-12-22 | 2012-12-27 | 電路板製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210561911.2A CN103889169B (zh) | 2012-12-22 | 2012-12-22 | 封装基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103889169A true CN103889169A (zh) | 2014-06-25 |
| CN103889169B CN103889169B (zh) | 2017-10-27 |
Family
ID=50957827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210561911.2A Active CN103889169B (zh) | 2012-12-22 | 2012-12-22 | 封装基板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103889169B (zh) |
| TW (1) | TWI511634B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105592639A (zh) * | 2014-10-23 | 2016-05-18 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN106469705A (zh) * | 2015-08-14 | 2017-03-01 | 恒劲科技股份有限公司 | 封装模块及其基板结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109429427B (zh) * | 2017-08-24 | 2020-12-15 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1553630A1 (en) * | 2002-07-03 | 2005-07-13 | Sony Corporation | Modular board device and high frequency module and method for producing them |
| CN1750737A (zh) * | 2004-09-18 | 2006-03-22 | 三星电机株式会社 | 其上安装有芯片封装模块的印刷电路板及其制造方法 |
| US20100288535A1 (en) * | 2009-05-15 | 2010-11-18 | Hong Suk Chang | Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same |
| TW201209973A (en) * | 2010-08-26 | 2012-03-01 | Unimicron Technology Corp | Package structure having (TSV) through-silicon-vias chip embedded therein and fabrication method thereof |
| CN102548253A (zh) * | 2010-12-28 | 2012-07-04 | 富葵精密组件(深圳)有限公司 | 多层电路板的制作方法 |
-
2012
- 2012-12-22 CN CN201210561911.2A patent/CN103889169B/zh active Active
- 2012-12-27 TW TW101150346A patent/TWI511634B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1553630A1 (en) * | 2002-07-03 | 2005-07-13 | Sony Corporation | Modular board device and high frequency module and method for producing them |
| CN1750737A (zh) * | 2004-09-18 | 2006-03-22 | 三星电机株式会社 | 其上安装有芯片封装模块的印刷电路板及其制造方法 |
| US20100288535A1 (en) * | 2009-05-15 | 2010-11-18 | Hong Suk Chang | Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same |
| TW201209973A (en) * | 2010-08-26 | 2012-03-01 | Unimicron Technology Corp | Package structure having (TSV) through-silicon-vias chip embedded therein and fabrication method thereof |
| CN102548253A (zh) * | 2010-12-28 | 2012-07-04 | 富葵精密组件(深圳)有限公司 | 多层电路板的制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105592639A (zh) * | 2014-10-23 | 2016-05-18 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN105592639B (zh) * | 2014-10-23 | 2019-01-25 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
| CN106469705A (zh) * | 2015-08-14 | 2017-03-01 | 恒劲科技股份有限公司 | 封装模块及其基板结构 |
| CN106469705B (zh) * | 2015-08-14 | 2019-02-05 | 恒劲科技股份有限公司 | 封装模块及其基板结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI511634B (zh) | 2015-12-01 |
| CN103889169B (zh) | 2017-10-27 |
| TW201431454A (zh) | 2014-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105722342B (zh) | 柔性印刷电路板及其制造方法 | |
| US9439282B2 (en) | Method for manufacturing printed circuit board | |
| CN103458628B (zh) | 多层电路板及其制作方法 | |
| US8978244B2 (en) | Method for manufacturing printed circuit board | |
| KR101077340B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
| KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101055473B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
| US20150271923A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US20140102767A1 (en) | Multi-layer type printed circuit board and method of manufacturing the same | |
| CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| CN107393899B (zh) | 芯片封装基板 | |
| KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| CN110972414B (zh) | 复合电路板及其制造方法 | |
| US8058568B2 (en) | Circuit board and method for fabricating the same | |
| CN103929895A (zh) | 具有内埋元件的电路板、其制作方法及封装结构 | |
| CN110268510B (zh) | 一种分立器件的封装方法及分立器件 | |
| US20140102766A1 (en) | Multi-layer type coreless substrate and method of manufacturing the same | |
| CN103889169A (zh) | 电路板及其制作方法 | |
| KR20140008923A (ko) | 코어리스 인쇄회로기판 및 그 제조 방법 | |
| KR100536315B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
| KR20110064216A (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
| CN103857210A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| CN113498633B (zh) | 内埋电子元件的电路板及制作方法 | |
| KR20140013505A (ko) | 인쇄회로기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161128 Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220728 Address after: No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240218 Address after: 18-2 Tengfei Road, Economic and Technological Development Zone, Qinhuangdao City, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Guo jiahuodiqu after: Zhong Guo Patentee after: Zhen Ding Technology Co.,Ltd. Guo jiahuodiqu after: Taiwan, China Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd. Guo jiahuodiqu before: Zhong Guo Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Guo jiahuodiqu before: Taiwan, China |