CN110268510B - 一种分立器件的封装方法及分立器件 - Google Patents

一种分立器件的封装方法及分立器件 Download PDF

Info

Publication number
CN110268510B
CN110268510B CN201780077305.4A CN201780077305A CN110268510B CN 110268510 B CN110268510 B CN 110268510B CN 201780077305 A CN201780077305 A CN 201780077305A CN 110268510 B CN110268510 B CN 110268510B
Authority
CN
China
Prior art keywords
metal layer
surface metal
discrete device
chip
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780077305.4A
Other languages
English (en)
Other versions
CN110268510A (zh
Inventor
黄冕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sihe Microelectronics Co.,Ltd.
Original Assignee
Xiamen Sihe Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201611202117.3A external-priority patent/CN106783632B/zh
Priority claimed from CN201611202022.1A external-priority patent/CN106783631B/zh
Priority claimed from CN201611205111.1A external-priority patent/CN106601699A/zh
Application filed by Xiamen Sihe Microelectronics Co ltd filed Critical Xiamen Sihe Microelectronics Co ltd
Publication of CN110268510A publication Critical patent/CN110268510A/zh
Application granted granted Critical
Publication of CN110268510B publication Critical patent/CN110268510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packages (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Led Device Packages (AREA)

Abstract

一种分立器件的封装方法及分立器件，用于解决现有分立器件的占用空间大、封装效率低的问题。封装方法包括：提供载体(10)，并在载体的至少一个面上覆盖表面金属层(11)；在表面金属层的线路图形区域覆盖抗蚀膜(12)；对表面金属层的非线路图形区域进行电镀，形成至少两个焊盘(13)；在至少一个焊盘上焊接芯片(14)形成分立器件模板；采用复合材料(15)对分立器件模板进行塑封处理；在至少两个焊盘的垂直方向上钻盲孔(16)，并将盲孔处理成金属化盲孔，其中，若焊盘上焊接芯片，则对应的金属化盲孔的底部焊接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部焊接焊盘：对金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件。

Description

一种分立器件的封装方法及分立器件
技术领域
本发明涉及分立器件领域，具体涉及一种分立器件的封装方法及分立器件。
背景技术
随着电子产品向小型化、集成化、普及化发展，对于电子产品内部所使用到的分立器件也随之小型化，分立器件指的是由二极管或者三极管等独立的元器件组成的具有一定功能的器件，分立器件被广泛应用到消费电子、计算机、显示屏等领域。分立器件包括：锗分分立器件、硅分分立器件、化合物分立器件等，锗分三极管、硅分三极管、化合物三极管等。
目前分立器件采用传统封装方式，例如：通过打钱(英文全称：Wire bond，缩写：WB)方式将芯片(英文全称：Chip)封装成具有一定功能的分立器件。
但是，对于某些分立器件所集成的小型化的电子产品，采用传统的打线方式封装出的分立器件，占用空间大，封装效率低。
发明内容
本发明实施例提供了一种分立器件的封装方法及分立器件，用于解决现有分立器件的占用空间大，封装效率低的问题。
本发明第一方面提供一种分立器件的封装方法，包括：
提供载体，并在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
对所述表面金属层的非线路图形区域进行电镀，形成至少两个焊盘；
在至少一个焊盘上焊接芯片形成分立器件模板；
采用复合材料对所述分立器件模板进行塑封处理；
在所述至少两个焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔，其中，若焊盘上焊接芯片，则对应的金属化盲孔的底部焊接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部焊接焊盘；
对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件。
提供载体，载体为双层铜箔基材（图中未示出），双层铜箔的上层为超薄铜箔（厚度小于7 μm，优选的厚度为1-3 μm，另外一种优选的厚度是3-5μm），下层铜箔为常规铜箔（厚度为10-50 μm，优选的厚度为30-40 μm），两层铜箔之间有一定的粘性，也可以较轻松的剥离开，下层铜箔与基材紧密结合。表面金属层为超薄铜箔层。此外，实际生产中，也可以是基材的两个都是双层铜箔，以提高生产效率。
在一些可能的实现方式中，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
在一些可能的实现方式中，所述在至少一个焊盘上焊接芯片形成分立器件模板之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，所述在至少一个焊盘上焊接芯片形成分立器件模板包括：
在所述至少一个焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个焊盘上，形成所述分立器件模板。
在一些可能的实现方式中，所述在所述至少两个焊盘的垂直方向上钻盲孔包括：
采用激光盲孔的方式在所述至少两个焊盘的垂直方向上钻盲孔。
所述将所述盲孔处理成金属化盲孔包括：
采用化学沉铜，电镀铜、溅射铜、导电铜胶中的至少一种方式将所述盲孔处理成所述金属化盲孔。
在一些可能的实现方式中，所述对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
在一些可能的实现方式中，在至少一个焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
本发明第二方面提供一种分立器件的封装方法，包括：
提供载体，在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
在所述表面金属层的非线路图形区域进行电镀，形成至少一个焊盘；
将芯片层压于形成焊盘的所述载体之间形成分立器件模板，其中，所述芯片与所述焊盘焊接；
采用复合材料对所述分立器件模板进行塑封处理，封装出分立器件。
在一些可能的实现方式中，所述将芯片层压于形成焊盘的所述载体之间形成分立器件模板包括：
在所述芯片的表面涂覆金属保护层，并将所述芯片与形成焊盘的所述载体进行层压，其中，所述金属保护层用于保护所述芯片在层压时不受损。
在一些可能的实现方式中，所述将芯片层压于形成焊盘的所述载体之间形成分立器件模板之后，所述封装方法还包括：
去除所述金属保护层。
在一些可能的实现方式中，所述封装方法还包括：
在至少一个焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
本发明第三方面提供一种分立器件的封装方法，包括：
提供载体，在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
在所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘；
在所述至少一个第一焊盘上焊接芯片形成分立器件模板；
采用复合材料对所述分立器件模板进行塑封处理；
在所述芯片上进行电镀，形成至少一个第二焊盘，封装出分立器件。
在一些可能的实现方式中，所述封装方法还包括：
在所述至少一个第一焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在一些可能的实现方式中，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
在一些可能的实现方式中，在所述至少一个第一焊盘上焊接芯片形成分立器件模板之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，所述在所述至少一个第一焊盘上焊接芯片形成分立器件模板包括：在所述至少一个第一焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个第一焊盘上，形成所述分立器件模板。
在一些可能的实现方式中，采用复合材料对所述分立器件模板进行塑封处理之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
本发明第四方面提供一种分立器件的封装方法，包括：
提供载体，并在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
对所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘；
在所述至少一个第一焊盘上焊接芯片；
在所述芯片上焊接第二焊盘形成分立器件模板；
采用复合材料对所述分立器件模板进行塑封处理；
在所述第二焊盘和至少一个第一焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔；
对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件。
在一些可能的实现方式中，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
在一些可能的实现方式中，所述在所述至少一个第一焊盘上焊接芯片之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，所述在至少一个第一焊盘上焊接芯片包括：
在所述至少一个第一焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个第一焊盘上。
在一些可能的实现方式中，所述在所述芯片上焊接第二焊盘包括：
对所述芯片的目标区域进行电镀，形成第二焊盘。
在一些可能的实现方式中，所述在所述第二焊盘的垂直方向上钻盲孔包括：
采用激光盲孔的方式在所述第二焊盘的垂直方向上钻盲孔。
所述将所述盲孔处理成金属化盲孔包括：
采用化学沉铜，电镀铜、溅射铜、导电铜胶中的至少一种方式将所述盲孔处理成所述金属化盲孔。
在一些可能的实现方式中，所述对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
在一些可能的实现方式中，所述封装方法还包括：
在至少一个第一焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
本发明第五方面提供一种分立器件的封装方法，包括：提供载体，载体的至少一个面上覆盖有表面金属层；在表面金属层的部分区域覆盖保护膜；对表面金属层的非保护膜覆盖的区域进行电镀，形成至少两个焊盘；在至少一个焊盘上焊接芯片形成分立器件模板；采用复合材料对分立器件模板进行塑封处理；在至少两个焊盘的垂直方向上钻盲孔，并将盲孔处理成金属化盲孔，其中，若焊盘上焊接芯片，则对应的金属化盲孔的底部连接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部连接焊盘；对金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件。
优选的，保护膜为抗镀膜；非保护膜覆盖的区域为导电线路区；导电线路区仅包括焊盘，或，导电线路区包括焊盘和连接线；表面金属层的厚度小于7 μm，至少两个焊盘的电镀层的厚度在5 μm以上。
优选的，封装方法还包括：载体从表面金属层的底部剥离；蚀刻表面金属层：覆盖保护膜的表面金属层的区域被蚀刻；非保护膜覆盖的区域的表面金属层被蚀刻，或，非保护膜覆盖的区域的表面金属层与电镀后的导电线路区留下。
优选的，包括：在表面金属层的部分区域覆盖保护膜为：在表面金属层的线路图形区域覆盖抗蚀膜；对表面金属层的非保护膜覆盖的区域进行电镀为：对表面金属层的非线路图形区域进行电镀，形成至少两个焊盘。
本发明第六方面提供一种分立器件的封装方法，包括：
提供载体，载体的至少一个面上覆盖有表面金属层；在表面金属层的部分区域覆盖保护膜；对表面金属层的非保护膜覆盖的区域进行电镀，形成至少一个焊盘；在至少一个焊盘上焊接分立器件；通过层压工艺，将焊接有分立器件的载体及表面金属层与其它线路层压合。
优选的，保护膜为抗镀膜；非保护膜覆盖的区域为导电线路区；导电线路区仅包括焊盘，或，导电线路区包括焊盘和连接线；表面金属层的厚度小于7 μm，至少一个焊盘的电镀层的厚度5 μm以上；在至少一个焊盘上焊接分立器件：在至少一个焊盘上焊接分立器件的一个焊盘。
优选的，将焊接有分立器件的载体及表面金属层与其他线路层压合之后还包括：通过盲孔工艺将分立器件的另外的焊盘连接至任一其它线路层。
优选的，将焊接有分立器件的载体及表面金属层与其它线路层压合之后还包括：载体从表面金属层的底部剥离；蚀刻表面金属层：覆盖保护膜的表面金属层的区域被蚀刻；非保护膜覆盖的区域的表面金属层被蚀刻，或，非保护膜覆盖的区域的表面金属层与电镀后的导电线路区留下。
本发明第七方面提供一种分立器件，所述分立器件为利用上述第一方面或者第一方面中的任意一种封装方法或者第二方面或者第二方面中的任意一种封装方法或者第三方面或者第三方面中的任意一种封装方法或者第四方面或者第四方面或者第五方面或者第五方面中的任意一种封装方法或者第六方面或者第六方面中的任意一种封装方法中的任意一种封装方法所封装出的分立器件。
从以上技术方案可以看出，本发明实施例具有以下优点：
与现有技术不同的是，取代传统打线的方式来封装分立器件，利用盲孔连接或者焊接的方式将芯片与焊盘焊接，并将芯片封装成具有一定功能的分立器件，封装出的分立器件占用空间小，整个工艺流程简单，有效提高分立器件的封装效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中分立器件的封装方法的一个实施例示意图；
图2a为本发明实施例中在载体上覆盖表面金属层的一个结构示意图；
图2b为本发明实施例中在表面金属层上覆盖抗蚀膜的一个结构示意图；
图2c为本发明实施例中在焊盘上焊接芯片的一个结构示意图；
图2d为本发明实施例中对分立器件模板进行塑封处理的一个结构示意图；
图2e为本发明实施例中形成金属化盲孔的一个结构示意图；
图3为本发明实施例中分立器件的封装方法的另一个实施例示意图；
图4为本发明实施例中分立器件的封装方法的另一个实施例示意图；
图5为本发明实施例中分立器件的封装方法的另一个实施例示意图；
图6a为本发明实施例中在载体上覆盖表面金属层的另一个结构示意图；
图6b为本发明实施例中在表面金属层上覆盖抗蚀膜的另一个结构示意图；
图6c为本发明实施例中在第一焊盘上焊接芯片的一个结构示意图；
图6d为本发明实施例中在芯片上焊接第二焊盘的一个结构示意图；
图6e为本发明实施例中对分立器件模板进行塑封处理的一个结构示意图；
图6f为本发明实施例中形成金属化盲孔的另一个结构示意图；
图7为本发明实施例中分立器件的一个结构示意图；
图8为本发明实施例中分立器件的另一个结构示意图；
图9为本发明实施例中分立器件的另一个结构示意图；
图10为本发明实施例中分立器件的另一个结构示意图；
图11为本发明实施例中分立器件的另一个结构示意图；
图12为本发明实施例中分立器件的封装方法的另一个实施例示意图；
图13为本发明实施例中分立器件的封装方法的另一个实施例示意图。
具体实施方式
本发明实施例提供了一种分立器件的封装方法及分立器件，用于解决现有分立器件的占用空间大，封装效率低的问题。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图1，本发明实施例中分立器件的封装方法的一个实施例示意图，该实施例的具体流程如下：
步骤101、提供载体，并在所述载体的至少一个面上覆盖表面金属层。
在封装分立器件之前，首先提供封装分立器件的载体，其中，该载体具有可剥离性，方便后续剥离，因此载体可看作是分立器件封装过程中的一种介质，并在载体的至少一个面上覆盖表面金属层，其中，要覆盖表面金属层的载体面可根据实际需求进行选择，此处不做具体限定。一般情况下，该表面金属层具体为铜箔层，当然，也可以是其他金属材质层，此处不做具体限定。
步骤102、在所述表面金属层的线路图形区域覆盖抗蚀膜。
本发明实施例中，该表面金属层所在的区域包括线路图形区域和非线路图形区域，其中，需要在该线路图形区域覆盖抗蚀膜，由于抗蚀膜是一种高分子的化合物，它通过曝光（例如：紫外线的照射）后能够产生聚合反应形成一种稳定的物质附着于线路图形区域，达到阻挡电镀和蚀刻的功能，从而起到保护线路图形区域的作用，在实际应用中，该线路图形区域的位置与具体产品的形态、结构以及线路设计等相关，此处不做具体赘述。
需要说明的是，该抗蚀膜可以为干膜，也可以是湿膜，还可以是其他具有抗蚀刻性的材料，此处不做具体限定。
在实际应用中，在该表面金属层的线路图形区域覆盖抗蚀膜的方式有很多种，其中，在一些可能的实现方式中，在表面金属层的线路图形区域覆盖抗蚀膜包括：在所述表面金属层上涂覆抗蚀膜；经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
步骤103、对所述表面金属层的非线路图形区域进行电镀，形成至少两个焊盘。
本发明实施例中，表面金属层的非线路图形区域是绝缘隔热的，在表面金属层的非线路图像区域电镀出至少两个焊盘，焊盘的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种。其中，焊盘的高度与位置与实际产品相关，此处不做具体限定。
步骤104、在至少一个焊盘上焊接芯片形成分立器件模板。
在实际应用中，分立器件的焊盘之间可能是水平位置关系，也可能是垂直位置关系，在一些可能的实现方式中，在至少一个焊盘上焊接芯片形成分立器件模板之前，需要去除所述线路图形区域的抗蚀膜，方便在该焊盘上焊接芯片，其中，该芯片在与焊盘焊接的上表面和/或下表面携带有焊盘。
在一些可能的实现方式中，在至少一个焊盘上焊接芯片形成分立器件模板包括：在所述至少一个焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个焊盘上，形成所述分立器件模板。
需要说明的是，除上述锡膏、镀锡、金属键合、导电胶粘接等至少一种焊接方式或者其组合方式外，还可以是其他焊接方式，此处不做具体限定。
步骤105、采用复合材料对所述分立器件模板进行塑封处理。
本发明实施例中，需要采用复合材料对分立器件模板进行塑封处理，从而达到保护焊盘与芯片的作用，其中，该复合材料为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料。
步骤106、在所述至少两个焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔。
本发明实施例中，若焊盘上焊接芯片，则对应的金属化盲孔的底部焊接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部焊接焊盘。
在一些可能的实现方式中，在所述至少两个焊盘的垂直方向上钻盲孔包括：采用激光盲孔的方式在所述至少两个焊盘的垂直方向上钻盲孔。
所述将所述盲孔处理成金属化盲孔包括：采用化学沉铜，电镀铜、溅射铜、导电铜胶中的至少一种方式或者其组合方式将所述盲孔处理成所述金属化盲孔。
步骤107、对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件。
本发明实施例中，对该金属化盲孔经过图形制作形成闭合回路或非闭合回路，形成电感，从而封装出分立器件。
在一些可能的实现方式中，对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路之后，将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
在实际应用中，通过对该复合材料加入模具后，按照该模具的大小进行塑封处理，并根据分立器件的大小结构切割掉多余的复合材料，从而完成分立器件的封装，其中，该复合材料是树脂、纯胶或者半固化片（英文全称：polypropylene，缩写：PP）中的至少一种或者其组成材料。
在一些可能的实现方式中，还可以在焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在实际应用中，在封装分立器件的过程中，通过在焊盘上焊接电阻，电容，连接器，发条等电子元器件，从而有效提高分立器件的集成度，另外，该目标电子元器件与实际产品有关，可根据实际产品确定电子元器件以及电子元器件的个数等，此处不做具体限定。
为便于更好的理解本发明实施例提供的技术方案，下面通过一个具体的实施例介绍分立器件的一个封装过程。
请参阅图2a，提供载体10，并在该载体10的一个面上覆盖表面金属层11形成覆铜板，其中，该覆铜板作为封装分立器件的一个基板，且该载体具有可剥离性，用于当完成分立器件的封装后，剥离掉该载体。由于铜金属的成本低，因此，该表面金属层一般为铜箔层，当然，还可以是其他金属层，此处不做具体限定。
请参阅图2b，当加工出覆铜板之后，在该表面金属层11上覆盖抗蚀膜12，其中，该抗蚀膜可以是干膜，也可以是湿膜，还可以是其他抗蚀性的材料，由于抗蚀膜具有感光和抗腐蚀的作用，经过曝光和显影步骤，使得线路图形转移到抗蚀膜上，将该表面金属层11上的非线路图形区域的抗蚀膜12去掉，从而只保留线路图形区域的抗蚀膜12，然后在该表面金属层的非线路图形区域电镀出两个焊盘13，其中，焊盘的大小、高度、材料与实际产品相关，此处不做具体限定，另外，电镀的方式可以是物理电镀或者化学沉铜电镀，具体电镀的原理是通过在非线路图形区域的表面金属层上镀上一薄层金属或者合金，利用电解作用使金属或者合金的表面附着一层金属膜的工艺。
请参阅图2c，去掉表面金属层11的线路图形区域的抗蚀膜12，并在该两个焊盘13中的其中一个焊盘13上焊接芯片14，其中，该芯片自带焊盘，图2c中未示出。在实际应用中，采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式或者组合方式将芯片14焊接在一个焊盘上，从而形成分立器件模板。在实际应用中，还可以在其他焊盘上焊接电阻、电容、发条等电子元器件，从而有效提高分立器件的集成度。
请参阅图2d，对该分立器件模板用复合材料15进行塑封处理，起到保护焊盘和芯片的作用，其中，该复合材料可以是固体或者液体塑封材料，例如：纯胶或者半固化片等。
请参阅图2e，为了线路之间的连接，需要在该焊盘13的垂直方向上钻盲孔16，在实际应用中，可以采用激光盲孔的方式钻盲孔16，由于分立器件模板本身是绝缘隔热的，可以对该盲孔进行沉铜和电镀，将所钻的盲孔金属化，并对该金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，形成电感，然后将该复合材料加入模具，并进行塑封处理，根据分立器件的所需尺寸，切割掉多余的复合材料，需要说明的是，还可以采用机械的方式铲平所述复合材料，或者采用打磨的方式磨平所述复合材料，此处不做具体限定。然后去除载体10，从而完成分立器件的封装。
请参阅图3，本发明实施例中分立器件的封装方法的另一个实施例示意图，该实施例的具体流程如下：
步骤301、提供载体，在所述载体的至少一个面上覆盖表面金属层。
步骤302、在所述表面金属层的线路图形区域覆盖抗蚀膜。
在一些可能的实现方式中，在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
步骤303、在所述表面金属层的非线路图形区域进行电镀，形成至少一个焊盘。
需要说明的是，步骤301至步骤303与图1所示的步骤101至步骤103相同或者相似，具体可参阅步骤101至步骤103的描述，此处不再赘述。
步骤304、将芯片层压于形成焊盘的所述载体之间形成分立器件模板，其中，所述芯片与所述焊盘焊接。
在一些可能的实现方式中，在至少一个焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在一些可能的实现方式中，将芯片层压于形成焊盘的所述载体之间形成分立器件模板之前，去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，将芯片层压于形成焊盘的所述载体之间形成分立器件模板包括：在所述芯片的表面涂覆金属保护层，并将所述芯片与形成焊盘的所述载体进行层压，其中，所述金属保护层用于保护所述芯片在层压时不受损。
在实际应用中，该金属保护层一般为铜箔层，当然，还可以是其他材料，此处不做具体限定。
在一些可能的实现方式中，所述将芯片层压于形成焊盘的所述载体之间形成分立器件模板之后，去除所述金属保护层。
步骤305、采用复合材料对所述分立器件模板进行塑封处理，封装出分立器件。
需要说明的是，步骤305和图1所示的步骤105相同或者相似，具体可参阅步骤105的描述，此处不做具体限定。
请参阅图4，本发明实施例中分立器件的封装方法的另一个实施例示意图，该实施例的具体流程如下：
步骤401、提供载体，在所述载体的至少一个面上覆盖表面金属层。
步骤402、在所述表面金属层的线路图形区域覆盖抗蚀膜。
步骤403、在所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘。
步骤404、在所述至少一个第一焊盘上焊接芯片形成分立器件模板。
步骤405、采用复合材料对所述分立器件模板进行塑封处理。
步骤406、在所述芯片上进行电镀，形成至少一个第二焊盘，封装出分立器件。
在一些可能的实现方式中，在所述至少一个第一焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在一些可能的实现方式中，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
在一些可能的实现方式中，在所述至少一个第一焊盘上焊接芯片形成分立器件模板之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，所述在所述至少一个第一焊盘上焊接芯片形成分立器件模板包括：在所述至少一个第一焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个第一焊盘上，形成所述分立器件模板。
在一些可能的实现方式中，采用复合材料对所述分立器件模板进行塑封处理之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
需要说明的是，步骤401至步骤406与图1和图3所示的步骤存在相同或者相似的特征，具体可参阅图1和图3所示的步骤，此处不再赘述。
与图3所示实施例不同的是，图4所示的实施例中，并不是采用层压的方式将芯片压合在两个焊盘之间，而是先在一个焊盘上焊接芯片，再在芯片上焊接另一个焊盘，从而封装出分立器件，从而有效减少了层压可能对芯片造成的损坏。
与图1所示实施例不同的是，图3和图4所述的实施例所封装出的分立器件的两个焊盘分别位于芯片垂直方向上的上、下两侧，在实际应用中，焊盘的位置与设计结构与实际所需的分立器件有关，此处不做具体限定。
请参阅图5，本发明实施例中分立器件的封装方法的另一个实施例示意图，该实施例的具体流程如下：
步骤501、提供载体，并在所述载体的至少一个面上覆盖表面金属层。
在封装分立器件之前，首先提供封装分立器件的载体，其中，该载体具有可剥离性，方便后续剥离，因此载体可看作是分立器件封装过程中的一种介质，并在载体的至少一个面上覆盖表面金属层，其中，要覆盖表面金属层的载体面可根据实际需求进行选择，此处不做具体限定。一般情况下，该表面金属层具体为铜箔层，当然，也可以是其他金属材质层，此处不做具体限定。
步骤502、在所述表面金属层的线路图形区域覆盖抗蚀膜。
本发明实施例中，该表面金属层所在的区域包括线路图形区域和非线路图形区域，其中，需要在该线路图形区域覆盖抗蚀膜，由于抗蚀膜是一种高分子的化合物，它通过曝光（例如：紫外线的照射）后能够产生聚合反应形成一种稳定的物质附着于线路图形区域，达到阻挡电镀和蚀刻的功能，从而起到保护线路图形区域的作用，在实际应用中，该线路图形区域的位置与具体产品的形态、结构以及线路设计等相关，此处不做具体赘述。
需要说明的是，该抗蚀膜可以为干膜，也可以是湿膜，还可以是其他具有抗蚀刻性的材料，此处不做具体限定。
在实际应用中，在该表面金属层的线路图形区域覆盖抗蚀膜的方式有很多种，其中，在一些可能的实现方式中，在表面金属层的线路图形区域覆盖抗蚀膜包括：在所述表面金属层上涂覆抗蚀膜；经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
步骤503、对所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘。
本发明实施例中，表面金属层的非线路图形区域是绝缘隔热的，在表面金属层的非线路图像区域电镀出至少一个第一焊盘，第一焊盘的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种。其中，第一焊盘的高度与位置与实际产品相关，此处不做具体限定。
需要说明的是，本发明实施例中的第一焊盘用于区别下述的第二焊盘，该第一焊盘和下述的第二焊盘的材质可相同，也可以不同，此处不做具体限定。
步骤504、在所述至少一个第一焊盘上焊接芯片。
在实际应用中，分立器件的焊盘之间可能是水平位置关系，也可能是垂直位置关系，在一些可能的实现方式中，在至少一个第一焊盘上焊接芯片之前，需要去除所述线路图形区域的抗蚀膜，方便在该第一焊盘上焊接芯片，其中，该芯片在与焊盘焊接的上表面和/或下表面携带有焊盘。
在一些可能的实现方式中，在至少一个第一焊盘上焊接芯片包括：在所述至少一个第一焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个第一焊盘上。
需要说明的是，除上述锡膏、镀锡、金属键合、导电胶粘接等至少一种焊接方式或者其组合方式外，还可以是其他焊接方式，此处不做具体限定。
步骤505、在所述芯片上焊接第二焊盘形成分立器件模板。
在该至少一个第一焊盘上焊接芯片之后，在该芯片上继续焊接至少两个第二焊盘，从而形成分立器件模板，其中，该第二焊盘的的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种。其中，第二焊盘的高度与位置与实际产品相关，此处不做具体限定。若第一焊盘至少有两个，则需要在芯片上焊接至少一个第二焊盘，若第一焊盘至少有一个，则需要在芯片上焊接至少两个第二焊盘。
在一些可能的实现方式中，在所述芯片上焊接至少两个第二焊盘形成分立器件模板包括：对所述芯片的目标区域进行电镀，形成至少两个第二焊盘，从而形成所述分立器件模板。其中，所述目标区域的设置与实际产品相关，所述电镀的方式可以是物理电镀或者化学沉铜电镀等，另外，除了电镀方式外，还可以采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述至少两个第二焊盘焊接在所述芯片的目标区域，当然，还可以是其他焊接方式，此处不做具体限定。
步骤506、采用复合材料对所述分立器件模板进行塑封处理。
本发明实施例中，需要采用复合材料对分立器件模板进行塑封处理，从而达到保护第一焊盘、第二焊盘与芯片的作用，其中，该复合材料为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料。
在一些可能的实现方式中，采用复合材料对所述分立器件模板进行塑封处理包括：
将所述复合材料加入模具，并进行塑封处理。
步骤507、在所述第二焊盘和至少一个第一焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔。
在一些可能的实现方式中，在所述第二焊盘和至少一个第一焊盘的垂直方向上钻盲孔包括：采用激光盲孔的方式在所述第二焊盘和至少一个第一焊盘的垂直方向上钻盲孔。
所述将所述盲孔处理成金属化盲孔包括：采用化学沉铜，电镀铜、溅射铜、导电铜胶中的至少一种方式或者其组合方式将所述盲孔处理成所述金属化盲孔。
步骤508、对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件。
本发明实施例中，对该金属化盲孔经过图形制作形成闭合回路或非闭合回路，形成电感，从而封装出分立器件。
在一些可能的实现方式中，对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路之后，将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
在实际应用中，通过对该复合材料加入模具后，按照该模具的大小进行塑封处理，并根据分立器件的大小结构切割掉多余的复合材料，从而完成分立器件的封装，其中，该复合材料是树脂、纯胶或者半固化片中的至少一种或者其组成材料。
在一些可能的实现方式中，还可以在焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在实际应用中，在封装分立器件的过程中，通过在至少一个第一焊盘上焊接电阻，电容，连接器，发条等电子元器件，从而有效提高分立器件的集成度，另外，该目标电子元器件与实际产品有关，可根据实际产品确定电子元器件以及电子元器件的个数等，此处不做具体限定。
请参阅图12，本发明实施例中分立器件的封装方法的一个实施例示意图，该实施例的具体流程如下：
步骤901、提供载体，载体的至少一个面上覆盖有表面金属层。
步骤902、在表面金属层的部分区域覆盖保护膜。
步骤903、对表面金属层的非保护膜覆盖的区域进行电镀，形成至少两个焊盘。
步骤904、在至少一个焊盘上焊接芯片形成分立器件模板。
步骤905、采用复合材料对分立器件模板进行塑封处理。
步骤906、在至少两个焊盘的垂直方向上钻盲孔，并将盲孔处理成金属化盲孔，其中，若焊盘上焊接芯片，则对应的金属化盲孔的底部连接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部连接焊盘。
步骤907、对金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件。
本实施例中，保护膜为抗镀膜；非保护膜覆盖的区域为导电线路区；导电线路区仅包括焊盘，或，导电线路区包括焊盘和连接线；表面金属层的厚度小于7 μm，至少两个焊盘的电镀层的厚度在5 μm以上。
本实施例中，封装方法还包括：载体从表面金属层的底部剥离；
蚀刻表面金属层：覆盖保护膜的表面金属层的区域被蚀刻；非保护膜覆盖的区域的表面金属层被蚀刻，或，非保护膜覆盖的区域的表面金属层与电镀后的导电线路区留下。
本实施例中，包括：在表面金属层的部分区域覆盖保护膜为：在表面金属层的线路图形区域覆盖抗蚀膜；
对表面金属层的非保护膜覆盖的区域进行电镀为：对表面金属层的非线路图形区域进行电镀，形成至少两个焊盘。
本实施例中，载体为双层铜箔基材，双层铜箔的上层为超薄铜箔（厚度小于7 μm，优选的厚度为1-3 μm），下层铜箔为常规铜箔（厚度为10-50 μm，优选的厚度为30-40 μm）两层铜箔之间有一定的粘性，也可以较轻松的剥离开，下层铜箔与基材紧密结合。表面金属层为超薄铜箔层。
此外，实际生产中，也可以是基材的两侧都是双层铜箔，以提高生产效率。
本实施例中，首创了超薄铜箔层作为二极管芯片焊盘电镀基础层的方法，使用双层铜箔基材作为载体方便了在电路板生产流程中实现二极管的封装，也采用了封装厂使用复合材料进行塑封的概念，大大提高了产品效率，缩小了封装后的产品体积，缩短了二极管焊盘与电路的连线。
请参阅图13，本发明实施例中分立器件的封装方法的一个实施例示意图，该实施例的具体流程如下：
步骤1001、提供载体，载体的至少一个面上覆盖有表面金属层。
步骤1002、在表面金属层的部分区域覆盖保护膜。
步骤1003、对表面金属层的非保护膜覆盖的区域进行电镀，形成至少一个焊盘。
步骤1004、在至少一个焊盘上焊接分立器件。
步骤1005、通过层压工艺，将焊接有分立器件的载体及表面金属层与其它线路层压合。
本实施例中，保护膜为抗镀膜；非保护膜覆盖的区域为导电线路区；导电线路区仅包括焊盘，或，导电线路区包括焊盘和连接线；表面金属层的厚度小于7 μm，至少一个焊盘的电镀层的厚度5 μm以上；
在至少一个焊盘上焊接分立器件：在至少一个焊盘上焊接分立器件的一个焊盘。
本实施例中，将焊接有分立器件的载体及表面金属层与其他线路层压合之后还包括：通过盲孔工艺将分立器件的另外的焊盘连接至任一其它线路层。
本实施例中，将焊接有分立器件的载体及表面金属层与其它线路层压合之后还包括：
载体从表面金属层的底部剥离；
蚀刻表面金属层：覆盖保护膜的表面金属层的区域被蚀刻；非保护膜覆盖的区域的表面金属层被蚀刻，或，非保护膜覆盖的区域的表面金属层与电镀后的导电线路区留下。
本实施例中，载体为双层铜箔基材，双层铜箔的上层为超薄铜箔（厚度小于7 μm，优选的厚度为1-3 μm），下层铜箔为常规铜箔（厚度为10-50 μm，优选的厚度为30-40 μm）两层铜箔之间有一定的粘性，也可以较轻松的剥离开，下层铜箔与基材紧密结合。表面金属层为超薄铜箔层。
此外，实际生产中，也可以是基材的两侧都是双层铜箔，以提高生产效率。
本实施例中，首创了超薄铜箔层作为二极管芯片焊盘电镀基础层的方法，使用双层铜箔基材作为载体方便了在电路板生产流程中实现二极管的封装，也采用了封装厂使用复合材料进行塑封的概念，大大提高了产品效率，缩小了封装后的产品体积，缩短了二极管焊盘与电路的连线。
为便于更好的理解本发明实施例提供的技术方案，下面通过一个具体的实施例介绍分立器件的另一个封装过程。
请参阅图6a，提供载体40，并在该载体40的一个面上覆盖表面金属层41形成覆铜板，其中，该覆铜板作为封装分立器件的一个基板，且该载体具有可剥离性，用于当完成分立器件的封装后，剥离掉该载体。由于铜金属的成本低，因此，该表面金属层一般为铜箔层，当然，还可以是其他金属层，此处不做具体限定。
请参阅图6b，当加工出覆铜板之后，在该表面金属层41上覆盖抗蚀膜42，其中，该抗蚀膜可以是干膜，也可以是湿膜，还可以是其他抗蚀性的材料，由于抗蚀膜具有感光和抗腐蚀的作用，经过曝光和显影步骤，使得线路图形转移到抗蚀膜上，将该表面金属层41上的非线路图形区域的抗蚀膜42去掉，从而只保留线路图形区域的抗蚀膜42，然后在该表面金属层的非线路图形区域电镀出至少一个第一焊盘43，其中，第一焊盘的大小、高度、材料与实际产品相关，此处不做具体限定，另外，电镀的方式可以是物理电镀或者化学沉铜电镀，具体电镀的原理是通过在非线路图形区域的表面金属层上镀上一薄层金属或者合金，利用电解作用使金属或者合金的表面附着一层金属膜的工艺。
请参阅图6c，去掉表面金属层41的线路图形区域的抗蚀膜42，并在该至少一个第一焊盘43上焊接芯片44，其中，该芯片自带焊盘，图6c中未示出。在实际应用中，采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式或者组合方式将芯片44焊接在该至少一个第一焊盘上。
请参阅图6d，在该芯片44上焊接第二焊盘45形成分立器件模板，其中，具体过程为：对该芯片44上的目标区域进行电镀，该目标区域的设置于实际产品相关，形成第二焊盘45，其中，电镀的方式可以是物理电镀或者化学沉铜电镀等，此处不做具体限定。需要说明的是，如图6d所示，若第一焊盘43至少有两个，则需要在芯片上焊接至少一个第二焊盘45。若第一焊盘43至少有一个，则需要在芯片上焊接至少两个第二焊盘45，与图6d相似，图未示出。
请参阅图6e，采用复合材料46对所述分立器件模板进行塑封处理，具体过程为：将复合材料46加入模具，并进行塑封处理，从而封装出所述分立器件，根据分立器件的所需尺寸，切割掉多余的复合材料。其中，该复合材料可以是固体或者液体塑封材料，例如：纯胶或者半固化片等。
请参阅图6f，为了线路之间的连接，需要在该第二焊盘45和至少一个第一焊盘43的垂直方向上钻盲孔47，在实际应用中，可以采用激光盲孔的方式钻盲孔47，由于分立器件模板本身是绝缘隔热的，可以对该盲孔进行沉铜和电镀，将所钻的盲孔金属化，并对该金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，形成电感，然后将该复合材料加入模具，并进行塑封处理，根据分立器件的所需尺寸，切割掉多余的复合材料，需要说明的是，还可以采用机械的方式铲平所述复合材料，或者采用打磨的方式磨平所述复合材料，此处不做具体限定。然后去除载体40，从而完成分立器件的封装。
在实际应用中，本发明实施例还提供一种分立器件，该分立器件为通过上述图1或者图2a至图5所示的封装方法封装出的分立器件。
如图7所示，为图1所示的方法封装出的分立器件，该分立器件有两个焊盘，分别位于同一水平面或者接近于同一个水平面或者不同的水平面上，其中，一个焊盘501上焊接芯片51，其中，芯片51也自带焊盘，即在芯片需要焊接焊盘的位置自带焊盘，图7中未示出。一个焊盘502上没有焊接芯片，当然，在实际应用中，还可以在分立器件上焊接更多的芯片，此处不做具体限定，焊盘501和焊盘502的下表面焊接有表面金属层54。通过复合材料53进行塑封处理，并在芯片51和焊盘502的垂直方向上采用激光盲孔的方式钻出盲孔，并对盲孔金属化从而形成金属化盲孔52，并对金属化盲孔做图形处理，实现线路的连通，然后再次通过复合材料53进行塑封处理。
如图8所示，为图1所示的部分方法封装出的分立器件，与图7所示的分立器件不同的是，芯片贴合分立器件的两个焊盘。其中，分立器件的一个焊盘501和另一个焊盘502位于同一水平面上，在焊盘501和焊盘502上焊接芯片51，芯片可以贴合部分焊盘，也可以贴合全部焊盘，具体和芯片的大小有关，此处不做具体限定，其中，芯片51自带焊盘，图8中未示出，芯片自带的焊盘与焊盘501和焊盘502有效贴合，当然，在实际应用中，还可以在分立器件的其他焊盘上焊接更多的芯片或者其他电阻、电容等电子元器件，在芯片51和焊盘501以及焊盘502的两侧采用复合材料53进行塑封处理，封装出分立器件。
如图9所示，为图3或者图4所示的方法封装出的分立器件，该分立器件有两个焊盘，与图7和图8所示的分立器件不同的是，焊盘601和焊盘602处于完全垂直的位置关系，在两个焊盘之间层压芯片61，其中，芯片61自带焊盘，芯片61的个数不做限定，在芯片61和焊盘的两侧采用复合材料62进行塑封处理。
如图10所示，为图5所示的封装方法封装出的分立器件，该分立器件至少有三个焊盘，其中，第一焊盘701位于下部，至少两个第二焊盘702位于上部，在第一焊盘701上焊接芯片703，该芯片703的一面焊接有至少两个该第二焊盘702，然后通过复合材料705进行塑封处理，并在第一焊盘701和第二焊盘702的垂直方向上采用激光盲孔的方式钻出盲孔，并对盲孔金属化从而形成金属化盲孔704，并对金属化盲孔704做图形处理，实现线路的连通。当然，在实际应用中，还可以在分立器件上焊接更多的芯片或者电阻、电容等其他电子元器件，此处不做具体限定，然后再次通过复合材料705进行塑封，用于保护第一焊盘701，第二焊盘702以及芯片703。
如图11所述，为图5所示的封装方法封装出的另一个分立器件，其中，该分立器件至少有三个焊盘，其中，至少两个第一焊盘801位于同一水平面上，或者接近同一水平面上，在至少两个第一焊盘801上焊接芯片802。在实际应用中，还可以在其他第一焊盘上焊接更多的芯片，或者焊接电容、电阻等其他电子元器件，从而提高该分立器件封装的集成度。该芯片802的一面焊接有至少一个第二焊盘803，然后采用复合材料805进行塑封处理，并在第一焊盘801和第二焊盘803的垂直方向上采用激光盲孔的方式钻出盲孔，并对盲孔金属化从而形成金属化盲孔804，并对金属化盲孔做图形处理，实现线路的连通。然后再次通过复合材料805进行塑封，用于保护第一焊盘801以及芯片802以及第二焊盘803。
需要说明的是，封装分立器件所需的第一焊盘和第二焊盘的大小可相同，也可以不同，三个焊盘不一定在同一条水平线上，此处不做具体限定。
在实际应用中，该分立器件可以包括三极管，或者二极管或者是二极管与其他电子元器件的组合，或者是三极管与其他电子元器件的组合，或者是二极管，三极管与其他电子元器件的组合。具体封装过程可以参阅图1、图12、图13，图3至图5任一所示的封装方法，此处不再赘述。
经试验数据表明，图1，图3以及图4所示的封装方法所封装出的分立器件（如二极管）比传统方法封装出的分立器件（如二极管）在高度上明显降低，而且使用的成本也明显降低，如下表，为一个测试数据表：
Figure 503903DEST_PATH_IMAGE002
经试验数据表明，图5所示的封装方法所封装出的分立器件（如三极管）比传统方法封装出的分立器件（如三极管）在高度上明显降低，而且使用的成本也明显降低，如下表，为一个测试数据表：
Figure 155464DEST_PATH_IMAGE004
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
Figure DEST_PATH_IMAGE005
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-OnlyMemory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种分立器件的封装方法，其特征在于，包括：
提供载体，所述载体的至少一个面上覆盖有表面金属层；
在所述表面金属层的部分区域覆盖保护膜；
对所述表面金属层的非保护膜覆盖的区域进行电镀，形成至少两个焊盘；
在至少一个焊盘上焊接芯片形成分立器件模板，所述芯片自带焊盘；
采用复合材料对所述分立器件模板进行塑封处理；
在所述至少两个焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔，其中，若焊盘上焊接芯片，则对应的金属化盲孔的底部连接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部连接焊盘；
对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件；
所述保护膜为抗镀膜；
所述非保护膜覆盖的区域为导电线路区；所述导电线路区仅包括焊盘，或，所述导电线路区包括焊盘和连接线；
所述焊盘的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种；
其中，所述载体为两侧均为双层铜箔的基材，双层铜箔的上层为表面金属层，所述表面金属层的厚度大于1 μm，所述表面金属层的厚度小于5 μm，下层铜箔为厚度为10-50 μm的常规铜箔，两层铜箔之间有一定的粘性，以便较轻松的剥离开，其中，下层铜箔与基材紧密结合；
所述至少两个焊盘的电镀层的厚度在5 μm以上。
2.如权利要求1所述的封装方法，其特征在于， 所述封装方法还包括：
所述载体从所述表面金属层的底部剥离；
蚀刻所述表面金属层：所述覆盖保护膜的表面金属层的区域被蚀刻；所述非保护膜覆盖的区域的表面金属层被蚀刻，或，所述非保护膜覆盖的区域的表面金属层与电镀后的所述导电线路区留下。
3.根据权利要求1所述的封装方法，其特征在于，包括：
所述在所述表面金属层的部分区域覆盖保护膜为：在所述表面金属层的线路图形区域覆盖抗蚀膜；
所述对所述表面金属层的非保护膜覆盖的区域进行电镀为：对所述表面金属层的非线路图形区域进行电镀，形成至少两个焊盘；所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域；所述在至少一个焊盘上焊接芯片形成分立器件模板包括：
在所述至少一个焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个焊盘上，形成所述分立器件模板。
4.一种分立器件的封装方法，其特征在于，包括：
提供载体，所述载体的至少一个面上覆盖有表面金属层；
在所述表面金属层的部分区域覆盖保护膜；
对所述表面金属层的非保护膜覆盖的区域进行电镀，形成至少一个焊盘；
在所述至少一个焊盘上焊接分立器件的一个焊盘；
通过层压工艺，将焊接有分立器件的所述载体及表面金属层与其它线路层压合；
所述保护膜为抗镀膜；
所述非保护膜覆盖的区域为导电线路区；所述导电线路区仅包括焊盘，或，所述导电线路区包括焊盘和连接线；
所述焊盘的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种；
其中，所述载体为两侧均为双层铜箔的基材，双层铜箔的上层为表面金属层，所述表面金属层的厚度大于1 μm，所述表面金属层的厚度小于5 μm，下层铜箔为厚度为10-50 μm的常规铜箔，两层铜箔之间有一定的粘性，以便较轻松的剥离开，其中，下层铜箔与基材紧密结合；
所述至少一个焊盘的电镀层的厚度5 μm以上。
5.如权利要求4所述的封装方法，其特征在于，所述将焊接有分立器件的所述载体及表面金属层与其他线路层压合之后还包括：
通过盲孔工艺将所述分立器件的另外的焊盘连接至任一所述其它线路层；
所述将焊接有分立器件的所述载体及表面金属层与其它线路层压合之后还包括：
所述载体从所述表面金属层的底部剥离；
蚀刻所述表面金属层：所述覆盖保护膜的表面金属层的区域被蚀刻；所述非保护膜覆盖的区域的表面金属层被蚀刻，或，所述非保护膜覆盖的区域的表面金属层与电镀后的所述导电线路区留下；
其中，下层铜箔与基材紧密结合。
6.一种分立器件的封装方法，其特征在于，包括：
提供载体，所述载体的至少一个面上覆盖有表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
在所述表面金属层的非线路图形区域进行电镀，形成至少一个焊盘；
将芯片层压于形成焊盘的所述载体之间形成分立器件模板，其中，所述芯片与所述焊盘焊接，所述芯片自带焊盘；所述焊盘的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种；
采用复合材料对所述分立器件模板进行塑封处理，封装出分立器件；
所述将芯片层压于形成焊盘的所述载体之间形成分立器件模板包括：
在所述芯片的表面涂覆金属保护层，并将所述芯片与形成焊盘的所述载体进行层压，其中，所述金属保护层用于保护所述芯片在层压时不受损；
其中，所述载体为两侧均为双层铜箔的基材，双层铜箔的上层为表面金属层，所述表面金属层的厚度大于1 μm，所述表面金属层的厚度小于5 μm，下层铜箔为厚度为10-50 μm的常规铜箔，两层铜箔之间有一定的粘性，以便较轻松的剥离开，其中，下层铜箔与基材紧密结合。
7.一种分立器件的封装方法，其特征在于，包括：
提供载体，所述载体的至少一个面上覆盖有表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
在所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘；
在所述至少一个第一焊盘上焊接芯片形成分立器件模板，所述芯片自带焊盘；所述焊盘的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种；
采用复合材料对所述分立器件模板进行塑封处理；
在所述芯片上进行电镀，形成至少一个第二焊盘，封装出分立器件；
其中，所述载体为两侧均为双层铜箔的基材，双层铜箔的上层为表面金属层，所述表面金属层的厚度大于1 μm，所述表面金属层的厚度小于5 μm，下层铜箔为厚度为10-50 μm的常规铜箔，两层铜箔之间有一定的粘性，以便较轻松的剥离开，其中，下层铜箔与基材紧密结合。
8.一种分立器件的封装方法，其特征在于，包括：
提供载体，所述载体的至少一个面上覆盖有表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
对所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘；
在所述至少一个第一焊盘上焊接芯片，所述芯片自带焊盘；
在所述芯片上焊接第二焊盘形成分立器件模板；
采用复合材料对所述分立器件模板进行塑封处理；
在所述第二焊盘和至少一个第一焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔；
对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路，封装出分立器件；
所述焊盘的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种；
其中，所述载体为两侧均为双层铜箔的基材，双层铜箔的上层为表面金属层，所述表面金属层的厚度大于1 μm，所述表面金属层的厚度小于5 μm，下层铜箔为厚度为10-50 μm的常规铜箔，两层铜箔之间有一定的粘性，以便较轻松的剥离开，其中，下层铜箔与基材紧密结合。
9.根据权利要求8所述的封装方法，其特征在于，所述在至少一个第一焊盘上焊接芯片包括：
在所述至少一个第一焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个第一焊盘上；
所述在所述第二焊盘的垂直方向上钻盲孔包括：
采用激光盲孔的方式在所述第二焊盘的垂直方向上钻盲孔；
所述将所述盲孔处理成金属化盲孔包括：
采用化学沉铜，电镀铜、溅射铜、导电铜胶中的至少一种方式将所述盲孔处理成所述金属化盲孔；
所述对所述金属化盲孔经过图形制作形成线路闭合回路或非闭合回路之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
10.一种分立器件，其特征在于，所述分立器件为利用上述权利要求1至权利要求9中的任意一种封装方法所封装出的分立器件。
CN201780077305.4A 2016-12-22 2017-12-21 一种分立器件的封装方法及分立器件 Active CN110268510B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
CN201611202117.3A CN106783632B (zh) 2016-12-22 2016-12-22 一种三极管的封装方法及三极管
CN201611202117.3 2016-12-22
CN201611205111.1 2016-12-22
CN201611202022.1 2016-12-22
CN201611202022.1A CN106783631B (zh) 2016-12-22 2016-12-22 一种二极管的封装方法及二极管
CN201611205111.1A CN106601699A (zh) 2016-12-22 2016-12-22 一种分立器件的封装方法及分立器件
PCT/CN2017/117770 WO2018113746A1 (zh) 2016-12-22 2017-12-21 一种分立器件的封装方法及分立器件

Publications (2)

Publication Number Publication Date
CN110268510A CN110268510A (zh) 2019-09-20
CN110268510B true CN110268510B (zh) 2021-11-23

Family

ID=62624546

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201780077309.2A Pending CN110268511A (zh) 2016-12-22 2017-12-21 一种三极管的封装方法及三极管
CN201780077305.4A Active CN110268510B (zh) 2016-12-22 2017-12-21 一种分立器件的封装方法及分立器件
CN201780077355.2A Pending CN110383437A (zh) 2016-12-22 2017-12-21 一种二极管的封装方法及二极管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780077309.2A Pending CN110268511A (zh) 2016-12-22 2017-12-21 一种三极管的封装方法及三极管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201780077355.2A Pending CN110383437A (zh) 2016-12-22 2017-12-21 一种二极管的封装方法及二极管

Country Status (3)

Country Link
US (1) US11296042B2 (zh)
CN (3) CN110268511A (zh)
WO (3) WO2018113741A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571434B (zh) * 2021-06-07 2023-11-17 华宇华源电子科技（深圳）有限公司 一种新型的面板级封装方法及结构
EP4191643A1 (en) 2021-12-02 2023-06-07 Nexperia B.V. Method of forming an interconnect metallisation by panel level packaging and the corresponding device
CN115954284A (zh) * 2023-03-15 2023-04-11 合肥矽迈微电子科技有限公司 一种mosfet芯片的封装工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134914A (ja) * 2004-11-02 2006-05-25 Dainippon Printing Co Ltd 電子部品内蔵モジュール
CN102386105A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN103607841A (zh) * 2013-12-04 2014-02-26 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
US20150090481A1 (en) * 2013-09-27 2015-04-02 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01228139A (ja) 1988-03-09 1989-09-12 Fuji Electric Co Ltd 二端子半導体の平形構造
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP5065586B2 (ja) * 2005-10-18 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008103382A (ja) 2006-10-17 2008-05-01 Toshiba Corp 半導体装置及びその製造方法
US8637341B2 (en) * 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
KR101030356B1 (ko) * 2008-12-08 2011-04-20 삼성전기주식회사 반도체 패키지의 제조 방법
US8201326B2 (en) * 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8338231B2 (en) * 2010-03-29 2012-12-25 Infineon Technologies Ag Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
DE102011012186B4 (de) * 2011-02-23 2015-01-15 Texas Instruments Deutschland Gmbh Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
TWI533380B (zh) * 2011-05-03 2016-05-11 旭德科技股份有限公司 封裝結構及其製作方法
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US20130049214A1 (en) * 2011-08-29 2013-02-28 Infineon Technologies Ag Method of processing at least one die and die arrangement
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US9040346B2 (en) * 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
CN102751254A (zh) 2012-07-18 2012-10-24 日月光半导体制造股份有限公司 半导体封装件、应用其的堆迭封装件及其制造方法
CN103400770B (zh) 2013-08-06 2016-02-24 江苏长电科技股份有限公司 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
CN104916597B (zh) * 2014-03-14 2018-06-05 尼克森微电子股份有限公司 晶圆级扇出芯片的封装方法及封装结构
CN104183567B (zh) * 2014-08-19 2017-03-01 华进半导体封装先导技术研发中心有限公司 薄型封装基板及其制作工艺
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
CN106601699A (zh) * 2016-12-22 2017-04-26 深圳中科四合科技有限公司 一种分立器件的封装方法及分立器件
CN106783631B (zh) * 2016-12-22 2020-01-14 深圳中科四合科技有限公司 一种二极管的封装方法及二极管
CN106783632B (zh) * 2016-12-22 2019-08-30 深圳中科四合科技有限公司 一种三极管的封装方法及三极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134914A (ja) * 2004-11-02 2006-05-25 Dainippon Printing Co Ltd 電子部品内蔵モジュール
CN102386105A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
US20150090481A1 (en) * 2013-09-27 2015-04-02 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof
CN103607841A (zh) * 2013-12-04 2014-02-26 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法

Also Published As

Publication number Publication date
CN110268511A (zh) 2019-09-20
WO2018113747A1 (zh) 2018-06-28
US20200312799A1 (en) 2020-10-01
CN110383437A (zh) 2019-10-25
US11296042B2 (en) 2022-04-05
WO2018113741A1 (zh) 2018-06-28
WO2018113746A1 (zh) 2018-06-28
CN110268510A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
US9439282B2 (en) Method for manufacturing printed circuit board
CN103458628B (zh) 多层电路板及其制作方法
US9560770B2 (en) Component built-in board and method of manufacturing the same, and mounting body
US20170005057A1 (en) Chip package
CN110268510B (zh) 一种分立器件的封装方法及分立器件
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20130080294A (ko) 커패시터 내장형 인쇄회로기판 및 그의 제조방법
CN104902696A (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
CN103871996A (zh) 封装结构及其制作方法
US9872393B2 (en) Method for making a circuit board
CN108934122B (zh) 内置电子部件的印刷电路板
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
US9693455B1 (en) Integrated circuit packaging system with plated copper posts and method of manufacture thereof
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
JP7497548B2 (ja) プリント回路基板
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20190115911A (ko) 인쇄회로기판 및 인쇄회로기판 스트립
CN106783631B (zh) 一种二极管的封装方法及二极管
CN112533381A (zh) 母板制作方法
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
US20140146504A1 (en) Circuit board, package structure and method for manufacturing same
CN103889169A (zh) 电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210914

Address after: 361000 room 1624, 16 / F, building e, Xiamen center, No. 567, Haicang Avenue, Haicang District, Xiamen City, Fujian Province

Applicant after: Xiamen Sihe Microelectronics Co.,Ltd.

Address before: 518000 604, building B, tefa information port, No. 2, Kefeng Road, Central District, high tech Zone, Nanshan District, Shenzhen, Guangdong Province

Applicant before: SHENZHEN SIPTORY TECHNOLOGIES Co.,Ltd.

GR01 Patent grant
GR01 Patent grant