CN106783631B - 一种二极管的封装方法及二极管 - Google Patents
一种二极管的封装方法及二极管 Download PDFInfo
- Publication number
- CN106783631B CN106783631B CN201611202022.1A CN201611202022A CN106783631B CN 106783631 B CN106783631 B CN 106783631B CN 201611202022 A CN201611202022 A CN 201611202022A CN 106783631 B CN106783631 B CN 106783631B
- Authority
- CN
- China
- Prior art keywords
- diode
- chip
- bonding
- metal layer
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002131 composite material Substances 0.000 claims abstract description 36
- 239000004033 plastic Substances 0.000 claims abstract description 29
- 238000003466 welding Methods 0.000 claims abstract description 23
- 238000009713 electroplating Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 19
- 238000005260 corrosion Methods 0.000 claims abstract description 18
- 230000007797 corrosion Effects 0.000 claims abstract description 17
- 238000005553 drilling Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 16
- 239000011135 tin Substances 0.000 claims description 16
- 229910052718 tin Inorganic materials 0.000 claims description 16
- 238000010030 laminating Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000969 carrier Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 238000004026 adhesive bonding Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 4
- 239000011133 lead Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明实施例公开了一种二极管的封装方法及二极管，用于解决现有二极管的占用空间大，封装效率低的问题。本发明实施例方法包括：提供载体，并在载体的至少一个面上覆盖表面金属层；在表面金属层的线路图形区域覆盖抗蚀膜；对表面金属层的非线路图形区域进行电镀，形成至少两个焊盘；在至少一个焊盘上焊接芯片形成二极管模板；采用复合材料对所述二极管模板进行塑封处理；在所述至少两个焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔，其中，若焊盘上焊接芯片，则对应的金属化盲孔的底部焊接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部焊接焊盘；对所述金属化盲孔经过图形制作形成线路闭合回路，封装出二极管。
Description
技术领域
本发明涉及二极管领域，具体涉及一种二极管的封装方法及二极管。
背景技术
随着电子产品向小型化、集成化、普及化发展，对于电子产品内部所使用到的二极管也随之小型化。
目前二极管采用传统封装方式，例如：通过打钱(英文全称：Wire bond，缩写：WB)方式将芯片(英文全称：Chip)封装成具有一定功能的二极管。
但是，对于某些二极管所集成的小型化的电子产品，采用传统的打线方式封装出的二极管，占用空间大，封装效率低。
发明内容
本发明实施例提供了一种二极管的封装方法及二极管，用于解决现有二极管的占用空间大，封装效率低的问题。
本发明第一方面提供一种二极管的封装方法，包括：
提供载体，并在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
对所述表面金属层的非线路图形区域进行电镀，形成至少两个焊盘；
在至少一个焊盘上焊接芯片形成二极管模板；
采用复合材料对所述二极管模板进行塑封处理；
在所述至少两个焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔，其中，若焊盘上焊接芯片，则对应的金属化盲孔的底部焊接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部焊接焊盘；
对所述金属化盲孔经过图形制作形成线路闭合回路，封装出二极管。
在一些可能的实现方式中，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
在一些可能的实现方式中，所述在至少一个焊盘上焊接芯片形成二极管模板之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，所述在至少一个焊盘上焊接芯片形成二极管模板包括：
在所述至少一个焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个焊盘上，形成所述二极管模板。
在一些可能的实现方式中，所述在所述至少两个焊盘的垂直方向上钻盲孔包括：
采用激光盲孔的方式在所述至少两个焊盘的垂直方向上钻盲孔。
所述将所述盲孔处理成金属化盲孔包括：
采用化学沉铜，电镀铜、溅射铜、导电铜胶中的至少一种方式将所述盲孔处理成所述金属化盲孔。
在一些可能的实现方式中，所述对所述金属化盲孔经过图形制作形成线路闭合回路之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
在一些可能的实现方式中，所述封装方法还包括：
在至少一个焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
本发明第二方面提供一种二极管的封装方法，包括：
提供载体，在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
在所述表面金属层的非线路图形区域进行电镀，形成至少一个焊盘；
将芯片层压于形成焊盘的所述载体之间形成二极管模板，其中，所述芯片与所述焊盘焊接；
采用复合材料对所述二极管模板进行塑封处理，封装出二极管。
在一些可能的实现方式中，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
在一些可能的实现方式中，所述将芯片层压于形成焊盘的所述载体之间形成二极管模板之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，所述将芯片层压于形成焊盘的所述载体之间形成二极管模板包括：
在所述芯片的表面涂覆金属保护层，并将所述芯片与形成焊盘的所述载体进行层压，其中，所述金属保护层用于保护所述芯片在层压时不受损。
在一些可能的实现方式中，所述将芯片层压于形成焊盘的所述载体之间形成二极管模板之后，所述封装方法还包括：
去除所述金属保护层。
在一些可能的实现方式中，所述封装方法还包括：
在至少一个焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
本发明第三方面提供一种二极管的封装方法，包括：
提供载体，在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
在所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘；
在所述至少一个第一焊盘上焊接芯片形成二极管模板；
采用复合材料对所述二极管模板进行塑封处理；
在所述芯片上进行电镀，形成至少一个第二焊盘，封装出二极管。
在一些可能的实现方式中，所述封装方法还包括：
在所述至少一个第一焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在一些可能的实现方式中，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
在一些可能的实现方式中，在所述至少一个第一焊盘上焊接芯片形成二极管模板之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，所述在所述至少一个第一焊盘上焊接芯片形成二极管模板包括：
在所述至少一个第一焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个第一焊盘上，形成所述二极管模板。
在一些可能的实现方式中，采用复合材料对所述二极管模板进行塑封处理之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
本发明第四方面提供一种二极管，其特征在于，所述二极管为利用上述第一方面或者第一方面中的任意一种封装方法或者第二方面或者第二方面中的任意一种封装方法或者第三方面或者第三方面中的任意一种封装方法所封装出的二极管。
从以上技术方案可以看出，本发明实施例具有以下优点：
与现有技术不同的是，取代传统打线的方式来封装二极管，利用盲孔连接或者焊接的方式将芯片与焊盘焊接，并将芯片封装成具有一定功能的二极管，封装出的二极管占用空间小，整个工艺流程简单，有效提高二极管的封装效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中二极管的封装方法的一个实施例示意图；
图2a为本发明实施例中在载体上覆盖表面金属层的一个结构示意图；
图2b为本发明实施例中在表面金属层上覆盖抗蚀膜的一个结构示意图；
图2c为本发明实施例中在焊盘上焊接芯片的一个结构示意图；
图2d为本发明实施例中对二极管模板进行塑封处理的一个结构示意图；
图2e为本发明实施例中形成金属化盲孔的一个结构示意图；
图3为本发明实施例中二极管的封装方法的另一个实施例示意图；
图4为本发明实施例中二极管的封装方法的另一个实施例示意图；
图5为本发明实施例中二极管的一个结构示意图；
图6为本发明实施例中二极管的另一个结构示意图；
图7为本发明实施例中二极管的另一个结构示意图。
具体实施方式
本发明实施例提供了一种二极管的封装方法及二极管，用于解决现有二极管的占用空间大，封装效率低的问题。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图1，本发明实施例中二极管的封装方法的一个实施例示意图，该实施例的具体流程如下：
步骤101、提供载体，并在所述载体的至少一个面上覆盖表面金属层。
在封装二极管之前，首先提供封装二极管的载体，其中，该载体具有可剥离性，方便后续剥离，因此载体可看作是二极管封装过程中的一种介质，并在载体的至少一个面上覆盖表面金属层，其中，要覆盖表面金属层的载体面可根据实际需求进行选择，此处不做具体限定。一般情况下，该表面金属层具体为铜箔层，当然，也可以是其他金属材质层，此处不做具体限定。
步骤102、在所述表面金属层的线路图形区域覆盖抗蚀膜。
本发明实施例中，该表面金属层所在的区域包括线路图形区域和非线路图形区域，其中，需要在该线路图形区域覆盖抗蚀膜，由于抗蚀膜是一种高分子的化合物，它通过曝光(例如：紫外线的照射)后能够产生聚合反应形成一种稳定的物质附着于线路图形区域，达到阻挡电镀和蚀刻的功能，从而起到保护线路图形区域的作用，在实际应用中，该线路图形区域的位置与具体产品的形态、结构以及线路设计等相关，此处不做具体赘述。
需要说明的是，该抗蚀膜可以为干膜，也可以是湿膜，还可以是其他具有抗蚀刻性的材料，此处不做具体限定。
在实际应用中，在该表面金属层的线路图形区域覆盖抗蚀膜的方式有很多种，其中，在一些可能的实现方式中，在表面金属层的线路图形区域覆盖抗蚀膜包括：在所述表面金属层上涂覆抗蚀膜；经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
步骤103、对所述表面金属层的非线路图形区域进行电镀，形成至少两个焊盘。
本发明实施例中，表面金属层的非线路图形区域是绝缘隔热的，在表面金属层的非线路图像区域电镀出至少两个焊盘，焊盘的材质为铜、镍、金、银、锡、铅中的至少一种或者其合金中的至少一种。其中，焊盘的高度与位置与实际产品相关，此处不做具体限定。
步骤104、在至少一个焊盘上焊接芯片形成二极管模板。
在实际应用中，二极管的焊盘之间可能是水平位置关系，也可能是垂直位置关系，在一些可能的实现方式中，在至少一个焊盘上焊接芯片形成二极管模板之前，需要去除所述线路图形区域的抗蚀膜，方便在该焊盘上焊接芯片，其中，该芯片在与焊盘焊接的上表面和/或下表面携带有焊盘。
在一些可能的实现方式中，在至少一个焊盘上焊接芯片形成二极管模板包括：在所述至少一个焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个焊盘上，形成所述二极管模板。
需要说明的是，除上述锡膏、镀锡、金属键合、导电胶粘接等至少一种焊接方式或者其组合方式外，还可以是其他焊接方式，此处不做具体限定。
在一些可能的实现方式中，该芯片自带焊盘，通过芯片自带的焊盘与该至少一个焊盘进行有效贴合。
步骤105、采用复合材料对所述二极管模板进行塑封处理。
本发明实施例中，需要采用复合材料对二极管模板进行塑封处理，从而达到保护焊盘与芯片的作用，其中，该复合材料为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料。
步骤106、在所述至少两个焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔。
本发明实施例中，若焊盘上焊接芯片，则对应的金属化盲孔的底部焊接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部焊接焊盘。
在一些可能的实现方式中，在所述至少两个焊盘的垂直方向上钻盲孔包括：采用激光盲孔的方式在所述至少两个焊盘的垂直方向上钻盲孔。
所述将所述盲孔处理成金属化盲孔包括：采用化学沉铜，电镀铜、溅射铜、导电铜胶中的至少一种方式或者其组合方式将所述盲孔处理成所述金属化盲孔。
步骤107、对所述金属化盲孔经过图形制作形成线路闭合回路，封装出二极管。
本发明实施例中，对该金属化盲孔经过图形制作形成闭合回路，形成电感，从而封装出二极管。
在一些可能的实现方式中，对所述金属化盲孔经过图形制作形成线路闭合回路之后，将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
在实际应用中，通过对该复合材料加入模具后，按照该模具的大小进行塑封处理，并根据二极管的大小结构切割掉多余的复合材料，从而完成二极管的封装，其中，该复合材料是树脂、纯胶或者半固化片(英文全称：polypropylene，缩写：PP)中的至少一种或者其组成材料。
在一些可能的实现方式中，还可以在焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在实际应用中，在封装二极管的过程中，通过在焊盘上焊接电阻，电容，连接器，发条等电子元器件，从而有效提高二极管的集成度，另外，该目标电子元器件与实际产品有关，可根据实际产品确定电子元器件以及电子元器件的个数等，此处不做具体限定。
为便于更好的理解本发明实施例提供的技术方案，下面通过一个具体的实施例介绍二极管的封装过程。
请参阅图2a，提供载体10，并在该载体10的一个面上覆盖表面金属层11形成覆铜板，其中，该覆铜板作为封装二极管的一个基板，且该载体具有可剥离性，用于当完成二极管的封装后，剥离掉该载体。由于铜金属的成本低，因此，该表面金属层一般为铜箔层，当然，还可以是其他金属层，此处不做具体限定。
请参阅图2b，当加工出覆铜板之后，在该表面金属层11上覆盖抗蚀膜12，其中，该抗蚀膜可以是干膜，也可以是湿膜，还可以是其他抗蚀性的材料，由于抗蚀膜具有感光和抗腐蚀的作用，经过曝光和显影步骤，使得线路图形转移到抗蚀膜上，将该表面金属层11上的非线路图形区域的抗蚀膜12去掉，从而只保留线路图形区域的抗蚀膜12，然后在该表面金属层的非线路图形区域电镀出两个焊盘13，其中，焊盘的大小、高度、材料与实际产品相关，此处不做具体限定，另外，电镀的方式可以是物理电镀或者化学沉铜电镀，具体电镀的原理是通过在非线路图形区域的表面金属层上镀上一薄层金属或者合金，利用电解作用使金属或者合金的表面附着一层金属膜的工艺。
请参阅图2c，去掉表面金属层11的线路图形区域的抗蚀膜12，并在该两个焊盘13中的其中一个焊盘13上焊接芯片14，其中，该芯片自带焊盘，图2c中未示出。在实际应用中，采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式或者组合方式将芯片14焊接在一个焊盘上，从而形成二极管模板。在实际应用中，还可以在其他焊盘上焊接电阻、电容、发条等电子元器件，从而有效提高二极管的集成度。
请参阅图2d，对该二极管模板用复合材料15进行塑封处理，起到保护焊盘和芯片的作用，其中，该复合材料可以是固体或者液体塑封材料，例如：纯胶或者半固化片等。
请参阅图2e，为了线路之间的连接，需要在该焊盘13的垂直方向上钻盲孔16，在实际应用中，可以采用激光盲孔的方式钻盲孔16，由于二极管模板本身是绝缘隔热的，可以对该盲孔进行沉铜和电镀，将所钻的盲孔金属化，并对该金属化盲孔经过图形制作形成线路闭合回路，形成电感，然后将该复合材料加入模具，并进行塑封处理，根据二极管的所需尺寸，切割掉多余的复合材料，需要说明的是，还可以采用机械的方式铲平所述复合材料，或者采用打磨的方式磨平所述复合材料，此处不做具体限定。然后去除载体10，从而完成二极管的封装。
请参阅图3，本发明实施例中二极管的封装方法的另一个实施例示意图，该实施例的具体流程如下：
步骤301、提供载体，在所述载体的至少一个面上覆盖表面金属层。
步骤302、在所述表面金属层的线路图形区域覆盖抗蚀膜。
在一些可能的实现方式中，在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
步骤303、在所述表面金属层的非线路图形区域进行电镀，形成至少一个焊盘。
需要说明的是，步骤301至步骤303与图1所示的步骤101至步骤103相同或者相似，具体可参阅步骤101至步骤103的描述，此处不再赘述。
步骤304、将芯片层压于形成焊盘的所述载体之间形成二极管模板，其中，所述芯片与所述焊盘焊接。
在一些可能的实现方式中，在至少一个焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在一些可能的实现方式中，将芯片层压于形成焊盘的所述载体之间形成二极管模板之前，去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，将芯片层压于形成焊盘的所述载体之间形成二极管模板包括：在所述芯片的表面涂覆金属保护层，并将所述芯片与形成焊盘的所述载体进行层压，其中，所述金属保护层用于保护所述芯片在层压时不受损。
在实际应用中，该金属保护层一般为铜箔层，当然，还可以是其他材料，此处不做具体限定。
在一些可能的实现方式中，所述将芯片层压于形成焊盘的所述载体之间形成二极管模板之后，去除所述金属保护层。
步骤305、采用复合材料对所述二极管模板进行塑封处理，封装出二极管。
需要说明的是，步骤305和图1所示的步骤105相同或者相似，具体可参阅步骤105的描述，此处不做具体限定。
请参阅图4，本发明实施例中二极管的封装方法的另一个实施例示意图，该实施例的具体流程如下：
步骤401、提供载体，在所述载体的至少一个面上覆盖表面金属层。
步骤402、在所述表面金属层的线路图形区域覆盖抗蚀膜。
步骤403、在所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘。
步骤404、在所述至少一个第一焊盘上焊接芯片形成二极管模板。
步骤405、采用复合材料对所述二极管模板进行塑封处理。
步骤406、在所述芯片上进行电镀，形成至少一个第二焊盘，封装出二极管。
在一些可能的实现方式中，在所述至少一个第一焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个。
在一些可能的实现方式中，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
在一些可能的实现方式中，在所述至少一个第一焊盘上焊接芯片形成二极管模板之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
在一些可能的实现方式中，所述在所述至少一个第一焊盘上焊接芯片形成二极管模板包括：
在所述至少一个第一焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个第一焊盘上，形成所述二极管模板。
在一些可能的实现方式中，采用复合材料对所述二极管模板进行塑封处理之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
需要说明的是，步骤401至步骤406与图1和图3所示的步骤存在相同或者相似的特征，具体可参阅图1和图3所示的步骤，此处不再赘述。
与图3所示实施例不同的是，图4所示的实施例中，并不是采用层压的方式将芯片压合在两个焊盘之间，而是先在一个焊盘上焊接芯片，再在芯片上焊接另一个焊盘，从而封装出二极管，从而有效减少了层压可能对芯片造成的损坏。
与图1所示实施例不同的是，图3和图4所述的实施例所封装出的二极管的两个焊盘分别位于芯片垂直方向上的上、下两侧，在实际应用中，焊盘的位置与设计结构与实际所需的二极管有关，此处不做具体限定。
在实际应用中，本发明实施例还提供一种二极管，该二极管为通过上述图1或者图3或者图4所示的封装方法封装出的二极管。
如图5所示，为图1所示的方法封装出的二极管，该二极管有两个焊盘，分别位于同一水平面或者不同水平面上，其中，一个焊盘201上焊接芯片21，其中，芯片21也自带焊盘，即在芯片需要焊接焊盘的位置自带焊盘，一个焊盘202上没有焊接芯片，当然，在实际应用中，还可以在二极管上焊接更多的芯片，此处不做具体限定，通过复合材料23进行塑封处理，并在芯片21和焊盘202的垂直方向上采用激光盲孔的方式钻出盲孔，并对盲孔金属化从而形成金属化盲孔22，并对金属化盲孔做图形处理，实现线路的连通，然后再次通过复合材料23进行塑封处理。
如图6所示，为图1所示的部分方法封装出的二极管，与图5所示的二极管不同的是，芯片贴合二极管的两个焊盘。其中，二极管的一个焊盘201和另一个焊盘202位于同一水平面上，在焊盘201和焊盘202上焊接芯片21，芯片可以贴合部分焊盘，也可以贴合全部焊盘，具体和芯片的大小有关，此处不做具体限定，其中，芯片21自带焊盘，图6中未示出，芯片自带的焊盘与焊盘201和焊盘202有效贴合，当然，在实际应用中，还可以在二极管的其他焊盘上焊接更多的芯片或者其他电阻、电容等电子元器件，在芯片21和焊盘201以及焊盘202的两侧采用复合材料23进行塑封处理，封装出二极管。
如图7所示，为图3或者图4所示的方法封装出的二极管，该二极管有两个焊盘，与图5和图6所示的二极管不同的是，焊盘301和焊盘302处于完全垂直的位置关系，在两个焊盘之间层压芯片31，其中，芯片31自带焊盘，芯片31的个数不做限定，在芯片31和焊盘的两侧采用复合材料32进行塑封处理。
经试验数据表明，图1，图3以及图4所示的封装方法所封装出的二极管比传统方法封装出的二极管在高度上明显降低，而且使用的成本也明显降低，如下表，为一个测试数据表：
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (11)
1.一种二极管的封装方法，其特征在于，包括：
提供载体，并在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
对所述表面金属层的非线路图形区域进行电镀，形成至少两个焊盘，所述焊盘为铜、镍、金、银、锡、铅中的至少一种，所述表面金属层的非线路图形区域是绝缘隔热的；
在至少一个焊盘上焊接芯片形成二极管模板，该芯片在与焊盘焊接的上表面和下表面携带有焊盘；
采用复合材料对所述二极管模板进行塑封处理；
在所述至少两个焊盘的垂直方向上钻盲孔，并将所述盲孔处理成金属化盲孔，其中，若焊盘上焊接芯片，则对应的金属化盲孔的底部焊接芯片，若焊盘上没有焊接芯片，则对应的金属化盲孔的底部焊接焊盘；
在至少一个焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个；
对所述金属化盲孔经过图形制作形成线路闭合回路，形成电感，以封装出二极管。
2.根据权利要求1所述的封装方法，其特征在于，所述在所述表面金属层的线路图形区域覆盖抗蚀膜包括：
在所述表面金属层上涂覆抗蚀膜；
经过曝光和显影步骤，将所述非线路图形区域的抗蚀膜去除，使保留的抗蚀膜覆盖所述线路图形区域。
3.根据权利要求2所述的封装方法，其特征在于，所述在至少一个焊盘上焊接芯片形成二极管模板之前，所述封装方法还包括：
去除所述线路图形区域的抗蚀膜。
4.根据权利要求1所述的封装方法，其特征在于，所述在至少一个焊盘上焊接芯片形成二极管模板包括：
在所述至少一个焊盘上放置芯片，并采用锡膏、镀锡、金属键合、导电胶粘接中的至少一种方式将所述芯片焊接在所述至少一个焊盘上，形成所述二极管模板。
5.根据权利要求1所述的封装方法，其特征在于，所述在所述至少两个焊盘的垂直方向上钻盲孔包括：
采用激光盲孔的方式在所述至少两个焊盘的垂直方向上钻盲孔；
所述将所述盲孔处理成金属化盲孔包括：
采用化学沉铜，电镀铜、溅射铜、导电铜胶中的至少一种方式将所述盲孔处理成所述金属化盲孔。
6.根据权利要求1所述的封装方法，其特征在于，所述对所述金属化盲孔经过图形制作形成线路闭合回路之后，所述封装方法还包括：
将所述复合材料加入模具，并进行塑封处理，切割掉多余的复合材料。
7.一种二极管的封装方法，其特征在于，包括：
提供载体，在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
在所述表面金属层的非线路图形区域进行电镀，形成至少一个焊盘，所述焊盘为铜、镍、金、银、锡、铅中的至少一种，所述表面金属层的非线路图形区域是绝缘隔热的；
将芯片层压于形成焊盘的所述载体之间形成二极管模板，其中，所述芯片与所述焊盘焊接，该芯片在与焊盘焊接的上表面和下表面携带有焊盘；
在至少一个焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个；
采用复合材料对所述二极管模板进行塑封处理，形成电感，以封装出二极管。
8.根据权利要求7所述的封装方法，其特征在于，所述将芯片层压于形成焊盘的所述载体之间形成二极管模板包括：
在所述芯片的表面涂覆金属保护层，并将所述芯片与形成焊盘的所述载体进行层压，其中，所述金属保护层用于保护所述芯片在层压时不受损。
9.根据权利要求8所述的封装方法，其特征在于，所述将芯片层压于形成焊盘的所述载体之间形成二极管模板之后，所述封装方法还包括：
去除所述金属保护层。
10.一种二极管的封装方法，其特征在于，包括：
提供载体，在所述载体的至少一个面上覆盖表面金属层；
在所述表面金属层的线路图形区域覆盖抗蚀膜；
在所述表面金属层的非线路图形区域进行电镀，形成至少一个第一焊盘，所述第一焊盘为铜、镍、金、银、锡、铅中的至少一种；
在所述至少一个第一焊盘上焊接芯片形成二极管模板，该芯片在与焊盘焊接的上表面和下表面携带有焊盘；
在所述至少一个第一焊盘上焊接目标电子元器件，其中，所述目标电子元器件包括电阻、电容中的至少一个；
采用复合材料对所述二极管模板进行塑封处理；
在所述芯片上进行电镀，形成至少一个第二焊盘，形成电感，以封装出二极管。
11.一种二极管，其特征在于，所述二极管为利用上述权利要求1至权利要求10中的任意一种封装方法所封装出的二极管。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611202022.1A CN106783631B (zh) | 2016-12-22 | 2016-12-22 | 一种二极管的封装方法及二极管 |
| CN201780077309.2A CN110268511A (zh) | 2016-12-22 | 2017-12-21 | 一种三极管的封装方法及三极管 |
| PCT/CN2017/117770 WO2018113746A1 (zh) | 2016-12-22 | 2017-12-21 | 一种分立器件的封装方法及分立器件 |
| PCT/CN2017/117771 WO2018113747A1 (zh) | 2016-12-22 | 2017-12-21 | 一种三极管的封装方法及三极管 |
| CN201780077355.2A CN110383437A (zh) | 2016-12-22 | 2017-12-21 | 一种二极管的封装方法及二极管 |
| CN201780077305.4A CN110268510B (zh) | 2016-12-22 | 2017-12-21 | 一种分立器件的封装方法及分立器件 |
| PCT/CN2017/117747 WO2018113741A1 (zh) | 2016-12-22 | 2017-12-21 | 一种二极管的封装方法及二极管 |
| US16/900,380 US11296042B2 (en) | 2016-12-22 | 2020-06-12 | Triode packaging method and triode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611202022.1A CN106783631B (zh) | 2016-12-22 | 2016-12-22 | 一种二极管的封装方法及二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783631A CN106783631A (zh) | 2017-05-31 |
| CN106783631B true CN106783631B (zh) | 2020-01-14 |
Family
ID=58899866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611202022.1A Active CN106783631B (zh) | 2016-12-22 | 2016-12-22 | 一种二极管的封装方法及二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783631B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110268511A (zh) * | 2016-12-22 | 2019-09-20 | 深圳中科四合科技有限公司 | 一种三极管的封装方法及三极管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228139A (ja) * | 1988-03-09 | 1989-09-12 | Fuji Electric Co Ltd | 二端子半導体の平形構造 |
| JP2008103382A (ja) * | 2006-10-17 | 2008-05-01 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN102768960A (zh) * | 2011-05-03 | 2012-11-07 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
| CN103635996A (zh) * | 2011-06-30 | 2014-03-12 | 英特尔公司 | 无焊内建层封装的翘曲减小 |
| CN104576421A (zh) * | 2013-10-25 | 2015-04-29 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8692135B2 (en) * | 2008-08-27 | 2014-04-08 | Nec Corporation | Wiring board capable of containing functional element and method for manufacturing same |
| CN102751254A (zh) * | 2012-07-18 | 2012-10-24 | 日月光半导体制造股份有限公司 | 半导体封装件、应用其的堆迭封装件及其制造方法 |
-
2016
- 2016-12-22 CN CN201611202022.1A patent/CN106783631B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228139A (ja) * | 1988-03-09 | 1989-09-12 | Fuji Electric Co Ltd | 二端子半導体の平形構造 |
| JP2008103382A (ja) * | 2006-10-17 | 2008-05-01 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN102768960A (zh) * | 2011-05-03 | 2012-11-07 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
| CN103635996A (zh) * | 2011-06-30 | 2014-03-12 | 英特尔公司 | 无焊内建层封装的翘曲减小 |
| CN104576421A (zh) * | 2013-10-25 | 2015-04-29 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783631A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9439282B2 (en) | Method for manufacturing printed circuit board | |
| JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
| CN106165554A (zh) | 印刷电路板、封装基板及其制造方法 | |
| KR20170037331A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US8499444B2 (en) | Method of manufacturing a package substrate | |
| CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| US11296042B2 (en) | Triode packaging method and triode | |
| KR20130080294A (ko) | 커패시터 내장형 인쇄회로기판 및 그의 제조방법 | |
| US20160143137A1 (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
| KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| JP2016134624A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
| CN103871996A (zh) | 封装结构及其制作方法 | |
| US9693455B1 (en) | Integrated circuit packaging system with plated copper posts and method of manufacture thereof | |
| JP6084283B2 (ja) | 部品内蔵基板及びその製造方法 | |
| JP7497548B2 (ja) | プリント回路基板 | |
| CN112533381B (zh) | 母板制作方法 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| CN106783631B (zh) | 一种二极管的封装方法及二极管 | |
| KR100757907B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2019212692A (ja) | 配線基板及びその製造方法 | |
| EP3846598A1 (en) | Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method | |
| CN103889169A (zh) | 电路板及其制作方法 | |
| CN103857210A (zh) | 承载电路板、承载电路板的制作方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |