JPH01228139A - 二端子半導体の平形構造 - Google Patents

二端子半導体の平形構造

Info

Publication number
JPH01228139A
JPH01228139A JP5379688A JP5379688A JPH01228139A JP H01228139 A JPH01228139 A JP H01228139A JP 5379688 A JP5379688 A JP 5379688A JP 5379688 A JP5379688 A JP 5379688A JP H01228139 A JPH01228139 A JP H01228139A
Authority
JP
Japan
Prior art keywords
flat structure
terminal semiconductor
metal plate
terminal
metal plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5379688A
Other languages
English (en)
Inventor
Toshihiro Nomura
野村 年弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP5379688A priority Critical patent/JPH01228139A/ja
Publication of JPH01228139A publication Critical patent/JPH01228139A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ダイオードやサージ吸収器等の非線形素子で
ある二端子半導体素子に係り、特に平形構造からなる素
子の外装構造に関する。
[従来の技術] 一般に、ダイオード、サージ吸収器等の二端子半導体素
子の外装構造として、大容量の素子では平形、中容量の
素子ではスタッド形やリード付きの平形、小容量の素子
では両す−ド線付きのチューブラ形等の構造が知られて
いる。従来、この種中容量のリード付き平形構造の素子
としては、第9図および第10図に示すように構成され
ている。
第9図および第10図において、参照符号1は二端子半
導体素子、2.3は金属板、4は半田付は接合面、5は
絶縁封止樹脂、6はジャンパ導体、7はアノード端子を
それぞれ示す。第9図および第10図における二端子半
導体素子1をダイオードと仮定すると、第9図上部の金
属板2に接続される側がアノード(A)となり、下部の
金属板3に接続される側がカソード(K)となる。この
場合、半導体素子1は、上部金属板2と半田付けにより
接合固定すると共に下部金属板3とも半田付けにより接
合固定し、アノード端子7と金属板2とをジャンパ導体
6で電気的に接続した侵、全体を絶縁樹脂5で封止して
いる。なお、下部金属板3は、取付ネジ等により放熱板
などの冷却体に固定して熱放散し易いように、その下面
を絶縁樹脂で覆うことなく露出した構造となっている。
[発明が解決しようとする課題] しかしながら、前述した従来のリード付き平形構造ある
いは両リード付きチューブラ形構造においては、リード
部に細長い部分を有するので、アノード・カソード端子
間に奇生のリード・インダクタンスが存在するという問
題があった。この奇生インダクタンスは、数10KHz
以上の高周波を整流したり、急峻なサージ電圧を吸収さ
せる用途には、特に悪影響を及ぼす。用途によっては、
わずか0.1nll(ナノヘンリー)の奇生インダクタ
ンスが問題となる。
そこで、このような問題を回避するため、リード線の無
い構造とした大容量の平形構造の素子が知られている。
この平形構造の素子は、二端子半導体素子を装置の冷却
体兼電極である金属板に直接圧接して使用されるため、
細いリード部を省略することができ、寄生インダクタン
スの問題は生じない。しかし、大面積の半導体素子と金
属板とは、熱応力の関係で半田付けすることができない
ため、例えば数百アンペアの平形構造の素子では、数千
に9にも及ぶ大きな圧接力で均一に圧接する必要があっ
た。
また、従来の平形構造の素子では、使用部品数が多く高
価であるという問題点もあった。
従って、本発明の目的は、寄生インダクタンスの無い、
かつ、組立て時の圧接力がわずかで済み、中小容量の素
子として適用可能であり、しかも高周波用途に適した二
端子半導体の平形構造を提供するにある。
[課題を解決するための手段] 上記目的を達成するために、本発明の二端子半導体の平
形構造においては、二端子半導体素子の両側面に対し2
枚の金属板をそれぞれ半田付けによって接合固定し、こ
れら金属板間の周囲部で前記二端子半導体素子を絶縁樹
脂により被覆封止したことを特徴とする。
前記二端子半導体の平形構造において、1枚の金属板に
対し複数の二端子半導体素子および独立した金属板をそ
れぞれ半田付けによって接合固定しても良い。
また、この種の平形構造の素子を挟む装置の外部導体あ
るいは圧接力が、傾斜した状態で平形構造の素子に作用
しても差し支えないように、前記2枚の金属板のどちら
か一方の外側面に突起部を設けることもできる。さらに
、大容量の平形構造からなる素子を実現する場合には、
前記の独立した金属板に可撓部を持たせ、前記可撓部を
用いて複数の二端子半導体素子を並列接続となるように
結合した構成とすれば好適である。
し作用] 本発明に係る二端子半導体の平形構造によれば、中ない
し小容量の比較的小さな面積の半導体素子を使用する場
合に適し、この場合半導体素子にかかる熱応力の影響を
小さくできるので、金属板と全面的に半田付けすること
が可能であり、わずかな圧接力で組立てることができ、
これにより寄生インダクタンスを有しない平形1造とす
ることができる。
また、1枚の金属板に対し複数の二端子半導体素子およ
び独立した金属板をそれぞれ半田付けによって接合固定
することにより、共通カソード端子と複数のアノード端
子を有する平形構造が可能となる。
さらに、本発明の平形構造からなる素子において、二端
子半導体素子を挟持するように半田付けされた2枚の金
属板のどちらか一方の外側面に設けた突起部は、装置の
外部導体又は圧接力が傾斜した状態で平形構造からなる
素子に作用する場合にでも、充分な電気的接続が保持で
きるように働く。
そして、1枚の金属板に半田付けされた複数の二端子半
導体素子を可撓部を右する金属で並列接続することによ
り、大容量の平形構造の素子を可能にすると共に、この
可撓部は熱応力を緩和する働きを有する。
[実施例] 次に、本発明に係る二端子半導体の平形構造の実施例に
つき、添附図面を参照しながら以下詳細に説明する。
第1図および第2図は、本発明の一実施例である平形構
造からなる素子の断面および平面をそれぞれ示すもので
ある。第1図において、参照符号10は二端子半導体素
子、12.14は金属板、18は半田付は接合面、20
は絶縁封止樹脂をそれぞれ示す。
本実施例における平形構造の素子は、中容量ないし小容
量の二端子半導体素子10を2枚の金属板12.14で
挟持するようにし、その接合面18を半田付けする。さ
らに、金属板12.14間の周囲部を絶縁樹脂20で密
実に封止する。このように構成された、本実施例の平形
構造からなる素子は、リード線を省略し、これをアノー
ドおよびカソード用の冷却を兼ねた外部導体に、軽く挟
み込むのみで使用することができる。このため、寄生イ
ンダクタンスは除去される。
第3図および第4図は、本発明の平形構造の別の実施例
を示すもので、1枚の金属板14の上に2個の半導体素
子10.11を各接合面18で半田付けし、さらに、各
半導体素子10.11上に金属板12.13を各接合面
18で半田付けした構成からなる。そして、金属板12
.13と半導体素子10.11の周囲部を絶縁樹脂20
で封止する。本実施例によれば、例えば半導体素子10
.11をダイオードと仮定すると、共通カソード端子と
2個のアノード端子を有する平形構造の素子が得られ、
全波整流回路等を構成する場合に極めて便利である。す
なわち、本実施例の平形構造からなる素子は、従来の個
別ダイオードを用いて上記回路を構成する場合に比較し
、使用部品数が少なくて済むばかりでなく、共通電極1
4が広い面積であるため、放熱効果も良好である。同様
にして、図示していないが、アノード端子を共通とした
2個のカソード端子を右づる平形構造とすることも可能
であることは勿論である。
第5図は、複数個の二端子半導体素子10.11.11
′を1枚の金属板14との各接合面18において半田付
けし、さらに、各半導体素子10.11.11′に可撓
部22を有する金属板12を、その接合面18において
半田付けして固定したものである。この場合、二端子半
導体素子10.11.11′および可撓部22を有する
金属板12は、その周囲部を絶縁樹脂20により密実に
村山する。
このように構成された本実施例の平形構造からなる素子
の外観としては、平坦な金属板12の一側面が複数個の
金属電極として露出しているものとなり、可撓部22は
絶縁樹脂20で被覆される。本実施例においては、複数
個の半導体素子10.11.11′を可撓部22を有す
る金属板12と接合することにより、各半導体素子を並
列接続することができ、大容量特性を可能にすると共に
、熱膨張等により各半導体素子間に発生する熱応力の影
響を前記可撓部22で緩和することができる。なお、こ
の場合絶縁樹脂20は可撓部22がある程度動けるよう
に、弾力性または可撓性のある樹脂を使用して封止する
ことが望ましい。これにより、半田付は構造でありなが
ら、太古aの平形構造からなる素子を実現できる。
第6図および第7図は、更に別の実施例として、1枚の
金属板14上に4個の二端子半導体素子10.11.1
1′、11″を各接合面18において半田付けした場合
を示している。
本実施例では、二端子半導体素子10.11.11′、
11″の各カソードが共通端子となる金属板14に半田
付けされ、各アノードは可撓部22を有する金属板12
に並列接続する形で各接合面18において半田付けされ
ている。ざらに、各半導体素子10111.11′、1
1″および金属板12は、その周囲部を絶縁樹脂20で
封止するが、各半導体素子上の金属板12をつなぐ共通
の可撓部22は、外観上1個のアノード電極として絶縁
樹脂20上に露出させている。本実施例においても、半
田付けした複数個の半導体素子を並列接続した場合に発
生する各素子間の熱応力を、金属板12の可撓部22で
緩和するようにしている。これにより、わずかな圧接力
で組立てることができ、奇生インダクタンスの無い、大
容量の平形構造からなる素子を容易に実現できる。
第8図は、二端子半導体素子10を2枚の板12.14
に各接合面18でそれぞれ半田付けし、金属板12.1
4間の周囲部における露出している半導体素子部を絶縁
樹脂20で封止した平形構造において、前記金属板12
の上面に突起部24を設けたものである。
このように構成することにより、この種平形構造からな
る素子を挟む装置の外部導体26.28または圧接力F
が図示のように傾斜した状態で使用しても、電気的接続
状態を充分保持することができる。
[発明の効果] 前述した実施例から明らかなように、本発明によれば、
平形構造からなる素子を構成するに際し、中容量ないし
小音量の小さな面積の半導体素子を金属板に1個または
複数個半田付けして接合することにより、組立て時の圧
接力を、例えば数百アンペアの素子でも数十に9の圧接
力とし、従来の平形構造に比べて非常に少なくて済む。
しかも、リード線が不要なため、高周波動作時に問題と
なる寄生インダクタンスも生じないという効果がある。
さらに、大容量の大きな面積の半導体素子は、熱応力が
問題となり半田付けできないため、従来の平形構造では
大きな圧接力だけで組立てていたが、本発明では小さな
面積の中ないし小音量の半導体素子を用いて半田付けし
、各素子を並列接続すると共に熱応力緩和のための可撓
部を有する金属板を電極とすることにより、大容量の平
形構造からなる素子としての適用も可能にしている。
また、本発明の平形構造は、構成が比較的簡単であり、
使用部品数も少ないので、安価に製造でき、量産に適す
るという効果も有する。
【図面の簡単な説明】
第1図(a)は本発明に係る二端子半導体の平形構造の
一実施例の断面図、第1図(b)はその等価回路図、第
2図は第1図に示す平形構造体の平面図、第3図(a)
は本発明の平形構造の他の実施例を示す断面図、第3図
(b)はその等価回路図、第4図は第3図に示す平形構
造体の平面図、第5図は本発明のさらに他の実施例を示
す断面図、第6図はまた更に本発明の他の実施例を示す
断面図、第7図は第6図に示す平形構造体の平面図、第
8図は本発明の他の実施例の外部導体との接続状態を示
す断面図、第9図は従来のリード付き平形構造の絶縁樹
脂を取り除いた状態を示す側面図、第10図(a)は第
9図に示す従来例の絶縁樹脂を含む平面図、第10図(
b)はその等価回路図である。 1.11.11′、11“・・・半導体素子2.12・
・・金属板 3.14・・・金属板 4.18・・・半田付は接合面 5.20・・・絶縁封止樹脂 6・・・ジャンパ導体 7・・・アノード端子 8・・・取付は穴 22・・・可撓部 24・・・突起部 26・・・アノード導体 28・・・カソード導(木 F・・・圧接力 FIG、3 (a)          (b) FIG、9 熱 FIG、  10 31り

Claims (4)

    【特許請求の範囲】
  1. (1)二端子半導体素子の両側面に対し2枚の金属板を
    それぞれ半田付けによって接合固定し、これら金属板間
    の周囲部において前記二端子半導体素子を絶縁樹脂によ
    り被覆封止することを特徴とする二端子半導体の平形構
    造。
  2. (2)1枚の金属板に対し複数の二端子半導体素子およ
    び独立した金属板をそれぞれ半田付けによって接合固定
    してなる請求項1記載の二端子半導体の平形構造。
  3. (3)一方の金属板の外側面に突起部を設けてなる請求
    項1記載の二端子半導体の平形構造。
  4. (4)独立した金属板は、それぞれ可撓部を有し、前記
    可撓部により複数の二端子半導体素子を並列接続するよ
    うに結合することを特徴とする請求項2記載の二端子半
    導体の平形構造。
JP5379688A 1988-03-09 1988-03-09 二端子半導体の平形構造 Pending JPH01228139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5379688A JPH01228139A (ja) 1988-03-09 1988-03-09 二端子半導体の平形構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5379688A JPH01228139A (ja) 1988-03-09 1988-03-09 二端子半導体の平形構造

Publications (1)

Publication Number Publication Date
JPH01228139A true JPH01228139A (ja) 1989-09-12

Family

ID=12952781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5379688A Pending JPH01228139A (ja) 1988-03-09 1988-03-09 二端子半導体の平形構造

Country Status (1)

Country Link
JP (1) JPH01228139A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264765A (ja) * 1995-03-27 1996-10-11 Hitachi Ltd パワーチップキャリア及びこれを用いたパワー半導体装置
CN106783631A (zh) * 2016-12-22 2017-05-31 深圳中科四合科技有限公司 一种二极管的封装方法及二极管
US11296042B2 (en) 2016-12-22 2022-04-05 Shenzhen Siptory Technologies Co., Ltd Triode packaging method and triode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264765A (ja) * 1995-03-27 1996-10-11 Hitachi Ltd パワーチップキャリア及びこれを用いたパワー半導体装置
CN106783631A (zh) * 2016-12-22 2017-05-31 深圳中科四合科技有限公司 一种二极管的封装方法及二极管
CN106783631B (zh) * 2016-12-22 2020-01-14 深圳中科四合科技有限公司 一种二极管的封装方法及二极管
US11296042B2 (en) 2016-12-22 2022-04-05 Shenzhen Siptory Technologies Co., Ltd Triode packaging method and triode

Similar Documents

Publication Publication Date Title
US5841064A (en) Peltier module
US4266157A (en) Piezoelectric resonator assembly with thin molybdenum mounting clips
US4694322A (en) Press-packed semiconductor device
JPS59100560A (ja) パワ−トランジスタモジユ−ル
US6930397B2 (en) Surface mounted package with die bottom spaced from support board
JP3574774B2 (ja) エレクトレットコンデンサマイクロホン
JP2002135080A (ja) 弾性表面波装置及びその製造方法
US6989995B2 (en) Capacitor mounting structure
JP2002231884A (ja) 高出力半導体モジュール及びその用途
US6192562B1 (en) Method of producing piezoelectric component
JPH01228139A (ja) 二端子半導体の平形構造
JPH11122072A (ja) 弾性表面波装置
JPH098224A (ja) 半導体モジュールと電力変換装置
JP3651333B2 (ja) 半導体素子の実装構造
US5233503A (en) Pressure-contact type semiconductor device
EP0116289A2 (en) Power semiconductor module and package
JPS62242405A (ja) 複合電子部品
CN220400571U (zh) 一种散热型功率模块封装结构
JPH0448769A (ja) 半導体装置
JPH07154185A (ja) 弾性表面波装置およびその製造方法
US20220028750A1 (en) Electronic component module
JP2782640B2 (ja) 半導体装置の内部接続構造
JPH03102862A (ja) 半導体装置
JPS62290163A (ja) 半導体装置
JPH11176876A (ja) 半導体装置