CN114126239A - 具有内埋薄膜电阻的线路板及其制作方法 - Google Patents

具有内埋薄膜电阻的线路板及其制作方法 Download PDF

Info

Publication number
CN114126239A
CN114126239A CN202010888907.1A CN202010888907A CN114126239A CN 114126239 A CN114126239 A CN 114126239A CN 202010888907 A CN202010888907 A CN 202010888907A CN 114126239 A CN114126239 A CN 114126239A
Authority
CN
China
Prior art keywords
layer
copper foil
conductive
foil layer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010888907.1A
Other languages
English (en)
Inventor
王建
杨梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010888907.1A priority Critical patent/CN114126239A/zh
Priority to US17/027,932 priority patent/US11665831B2/en
Publication of CN114126239A publication Critical patent/CN114126239A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10651—Component having two leads, e.g. resistor, capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern

Abstract

本发明提供一种具有内埋薄膜电阻的线路板的制作方法，包括以下步骤：提供覆铜基板，所述覆铜基板包括第一铜箔层；在所述第一铜箔层上形成镍电阻层；在所述镍电阻层上依次压合第一介质层以及第二铜箔层；以及分别蚀刻所述第一铜箔层以及所述第二铜箔层以形成第一导电线路层以及第二导电线路层，从而得到所述具有内埋薄膜电阻的线路板。本发明提供的所述方法制作的镍电阻层线宽均匀且无短路现象。本发明还提供一种所述制作方法制作的具有内埋薄膜电阻的线路板。

Description

具有内埋薄膜电阻的线路板及其制作方法
技术领域
本发明涉及线路板技术领域，尤其涉及一种具有内埋薄膜电阻的线路板及其制作方法。
背景技术
随着科技的进步，手机以及笔记本电脑等电子产品向智能化、多功能化、高可靠性以及便携式的方向发展。为此，电阻内埋技术越来越受到业界的青睐。目前，内埋镍电阻层通常采用如下步骤制备：在硬质基板上化学沉积一层镍层，在镍层上压合覆铜板，采用蚀刻液蚀刻覆铜板的铜箔层以及镍层后，分别得到导电线路层和镍电阻层。
然而，由于在蚀刻过程中蚀刻液先蚀刻铜箔层，后蚀刻镍层，且使得蚀刻液蚀刻镍层时容易导致制备的镍电阻层线宽不均匀，从而导致同一镍电阻层存在短路的现象。
发明内容
有鉴于此，本发明提供一种镍电阻层线宽均匀且无短路现象的具有内埋薄膜电阻的线路板的制作方法。
另，还有必要提供一种由上述制作方法制得的具有内埋薄膜电阻的线路板。
本发明提供一种具有内埋薄膜电阻的线路板的制作方法，包括以下步骤：
提供覆铜基板，所述覆铜基板包括第一铜箔层；
在所述第一铜箔层上形成镍电阻层；
在所述镍电阻层上依次压合第一介质层以及第二铜箔层；以及
分别蚀刻所述第一铜箔层以及所述第二铜箔层以形成第一导电线路层以及第二导电线路层，从而得到所述具有内埋薄膜电阻的线路板。
本发明还提供一种具有内埋薄膜电阻的线路板，包括：
第一镍电阻层；
第一介质层，所述第一镍电阻层内埋于所述第一介质层中；
第一导电线路层，所述第一导电线路层形成于所述第一介质层的其中一侧；以及
第二导电线路层，所述第二导电线路层形成于所述第一介质层的另一侧。
本发明首先通过在所述第一铜箔层上形成所述镍电阻层，然后再在所述镍电阻层上压合所述第二铜箔层，并通过蚀刻形成所述第二铜箔层以形成所述第二导电线路层，避免了先蚀刻铜箔层，然后蚀刻镍层而导致的镍电阻层线宽不均匀以及短路的现象。
附图说明
图1是本发明较佳实施例提供的覆铜基板的结构示意图。
图2是在图1所示的每一第一铜箔层上形成镍电阻层后的结构示意图。
图3是在图2所示的每一镍电阻层上依次压合第一介质层、第一绝缘层、第二介质层以及第二铜箔层后的结构示意图。
图4是将图3所示的两个第一铜箔分离后的结构示意图。
图5是在图4所示的第一线路板中开设盲孔后的结构示意图。
图6是在图5所示的盲孔的侧壁上形成表面处理层后的结构示意图。
图7是在图6所示的第三铜箔层以及第二铜箔层上分别形成第一干膜以及第二干膜后的结构示意图。
图8是对图7所示的第一干膜进行曝光显影后的结构示意图。
图9是在图8所示的盲孔中电镀后的结构示意图。
图10是将图9所示的第一图形化干膜以及第二干膜分别去除后的结构示意图。
图11是在图10所示的第三铜箔层以及第二铜箔层上分别形成第三干膜以及第四干膜后的结构示意图。
图12是对图11所示的第三干膜以及第四干膜分别进行曝光显影后的结构示意图。
图13是将图12所示的第三铜箔层以及第二铜箔层分别蚀刻并去除第二图形化干膜以及第三图形化干膜后的结构示意图。
图14是在图13所示的第一导电线路层以及第二导电线路层上形成第一保护层以及第二保护层后得到所述具有内埋薄膜电阻的线路板的结构示意图。
主要元件符号说明
具有内埋薄膜电阻的线路板 100
覆铜基板 10
基层 101
第一胶粘层 102
第一铜箔层 103
第三铜箔层 104
区域 1041
镍电阻层 20
第一介质层 30
第一绝缘层 31
第二介质层 32
第二铜箔层 33
第一线路板 40
盲孔 41
表面处理层 42
第一干膜 50
第二干膜 51
第一图形化干膜 52
开槽 521
导电部 54
孔环 55
第三干膜 60
第四干膜 61
第二图形化干膜 62
第三图形化干膜 63
第一导电线路层 70
连接垫 701
第二导电线路层 71
第一保护层 80
开口 801
第二保护层 81
第二胶粘层 82
第三胶粘层 83
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
为能进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。
本发明较佳实施例提供一种具有内埋薄膜电阻的线路板的制作方法，包括如下步骤：
步骤S11，请参阅图1，提供覆铜基板10。
在本实施方式中，所述第一覆铜基板10包括基层101。所述基层101具有相对两个表面(图未示)，每一所述表面依次叠设有第一胶粘层102以及第一铜箔层103。
所述基层101可为硬度较大的基板。所述第一胶粘层102的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等树脂中的一种。在本实施方式中，所述第一胶粘层102的材质为环氧树脂。
其中，每一所述第一铜箔层103可分离。即每一所述第一铜箔层103包括不同厚度的第三铜箔层104(参图4)以及第四铜箔层(图未示)。在本实施方式中，可使用外力(如机械力)分离每一所述第一铜箔层103。
步骤S12，请参阅图2，在每一所述第一铜箔层103上形成镍电阻层20。
在本实施方式中，可通过加成法形成所述镍电阻层20。在其他实施方式中，还可通过先化学沉积成薄膜，然后蚀刻的方法形成所述镍电阻层20。
步骤S13，请参阅图3，在每一所述镍电阻层20上依次压合第一介质层30、第一绝缘层31、第二介质层32以及第二铜箔层33。
由于所述第一介质层30为软质材料，压合后，所述镍电阻层20内埋入所述第一介质层30中。具体地，所述第一介质层30临近所述镍电阻层20的表面向内凹陷形成多个开口(图未示)，所述镍电阻层20位于所述开口中。
所述第一介质层30、所述第一绝缘层31以及所述第二介质层32的材质均可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(PolyphenyleneOxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)、热塑性聚酰亚胺(Thermoplastic polyimide，TPI)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第一介质层30以及所述第二介质层32的材质均为热塑性聚酰亚胺，所述第一绝缘层31的材质为聚酰亚胺。
步骤S14，请参阅图4，将每一所述第一铜箔层103的所述第三铜箔层104从所述第四铜箔层上分离，从而得到两个第一线路板40。
其中，所述第一胶粘层102与所述第四铜箔层之间的粘接力大于所述第三铜箔层104和所述第四铜箔层之间的粘接力，从而使得所述第三铜箔层104可从所述第四铜箔层上分离，且分离后所述第四铜箔层仍与所述第一胶粘层102粘结。
其中，每一所述第一线路板40均包括依次叠设的所述第三铜箔层104、所述第一介质层30、所述第一绝缘层31、所述第二介质层32以及所述第二铜箔层33。所述镍电阻层20内埋于所述第一介质层30中。
步骤S15，请参阅图5，在所述第一线路板40中开设盲孔41。
其中，所述盲孔41依次贯穿所述第三铜箔层104、所述第一介质层30、所述第一绝缘层31以及所述第二介质层32。所述盲孔41的底部嵌入所述第二铜箔层33。
步骤S16，请参阅图6，在所述盲孔41的侧壁上形成表面处理层42。
在本实施方式中，可通过黑影的方式形成所述表面处理层42。所述表面处理层42有利于后续的电镀制程。
步骤S17，请参阅图7，分别在所述第三铜箔层104以及所述第二铜箔层33上形成第一干膜50以及第二干膜51。
步骤S18，请参阅图8，对所述第一干膜50进行曝光显影处理以形成第一图形化干膜52。
其中，所述第一图形化干膜52包括对应所述盲孔41的开槽521，且所述盲孔41与所述开槽521连通。
步骤S19，请参阅图9，在所述盲孔41的内表面进行电镀以形成导电部54。
具体地，可通过电镀铜的方式形成所述导电部54。
在本实施方式中，所述第三铜箔层104包括围绕所述盲孔41设置的区域1041，所述区域1041暴露于所述开槽521。所述电镀步骤还在所述区域1041上进行，从而形成连接所述导电部54的孔环55。
步骤S20，请参阅图10，分别去除所述第一图形化干膜52以及所述第二干膜51。
可以理解的，在其他实施方式中，当未形成所述第二干膜51时，此时只需去除所述第一图形化干膜52。
步骤S21，请参阅图11，分别在所述第三铜箔层104以及所述第二铜箔层33上形成第三干膜60以及第四干膜61。
步骤S22，请参阅图12，分别对所述第三干膜60以及所述第四干膜61进行曝光显影处理以形成第二图形化干膜62以及第三图形化干膜63。
步骤S23，请参阅图13，分别通过所述第二图形化干膜62以及所述第三图形化干膜63蚀刻所述第三铜箔层104以及所述第二铜箔层33，以形成第一导电线路层70以及第二导电线路层71。
其中，所述第二导电线路层71通过所述导电部54与所述第一导电线路层70电性连接，从而使得所述第二导电线路层71与所述镍电阻层20电性连接。
步骤S24，分别去除所述第二图形化干膜62以及所述第三图形化干膜63。
步骤S25，请参阅图14，分别在所述第一导电线路层70以及所述第二导电线路层71上形成第一保护层80以及第二保护层81，从而得到所述具有内埋薄膜电阻的线路板100。
其中，所述第一保护层80通过第二胶粘层82粘结在所述第一导电线路层70上，所述第二保护层81通过第三胶粘层83粘结在所述第二导电线路层71上。所述第一保护层80用于保护所述第一导电线路层70，所述第二保护层81用于保护所述第二导电线路层71。所述第一保护层80以及所述第二保护层81均可为防焊层，也均可为覆盖膜(CVL)。
所述第一保护层80包括开口801，部分所述第一导电线路层70暴露于所述开口801以形成连接垫701。所述连接垫701用于安装电子元件(图未示)。
请参阅图14，本发明较佳实施例还提供一种具有内埋薄膜电阻的线路板100，所述具有内埋薄膜电阻的线路板100包括镍电阻层20、第一绝缘层31、依次叠设于所述第一绝缘层31其中一侧的第一介质层30、第一导电线路层70和第一保护层80，以及依次叠设于所述第一绝缘层31另一侧的第二介质层32、第二导电线路层71和第二保护层81。
所述第一绝缘层31、所述第一介质层30以及所述第二介质层32的材质均可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(PolyphenyleneOxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)、热塑性聚酰亚胺(Thermoplastic polyimide，TPI)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第一绝缘层31的材质为聚酰亚胺，所述第一介质层30以及所述第二介质层32的材质均为热塑性聚酰亚胺。
所述镍电阻层20内埋于所述第一介质层30中。具体地，所述第一介质层30临近所述镍电阻层20的表面向内凹陷形成开口(图未示)，所述镍电阻层20位于所述开口中。
所述具有内埋薄膜电阻的线路板100开设有导电部54，所述导电部54电性连接所述第一导电线路层70与所述第二导电线路层71。在本实施方式中，所述第一导电线路层70包括围绕所述导电部54设置的区域1041，所述区域1041上设有连接所述导电部54的孔环55。
所述第一保护层80通过第二胶粘层82粘结在所述第一导电线路层70上，所述第二保护层81通过第三胶粘层83粘结在所述第二导电线路层71上。所述第一保护层80用于保护所述第一导电线路层70，所述第二保护层81用于保护所述第二导电线路层71。所述第一保护层80以及所述第二保护层81均可为防焊层，也均可为覆盖膜(CVL)。
所述第一保护层80包括开口801，部分所述第一导电线路层70暴露于所述开口801以形成连接垫701。所述连接垫701用于安装电子元件(图未示)。
本发明首先通过在所述第一铜箔层103上形成所述镍电阻层20，然后再在所述镍电阻层20上压合所述第二铜箔层33，并通过蚀刻形成所述第二铜箔层33以形成所述第二导电线路层71，避免了先蚀刻铜箔层，然后蚀刻镍层而导致的镍电阻层线宽不均匀以及短路的现象。同时，本发明中的所述镍电阻层20内埋入所述第一介质层30中，也避免了所述镍电阻层20的短路。
以上说明仅仅是对本发明一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说，根据本发明的技术构思做出的其他变形和改变，都应该属于本发明的保护范围。

Claims (10)

1.一种具有内埋薄膜电阻的线路板的制作方法，其特征在于，包括以下步骤：
提供覆铜基板，所述覆铜基板包括第一铜箔层；
在所述第一铜箔层上形成镍电阻层；
在所述镍电阻层上依次压合第一介质层以及第二铜箔层；以及
分别蚀刻所述第一铜箔层以及所述第二铜箔层以形成第一导电线路层以及第二导电线路层，从而得到所述具有内埋薄膜电阻的线路板。
2.如权利要求1所述的具有内埋薄膜电阻的线路板的制作方法，其特征在于，压合后，所述镍电阻层内埋于所述第一介质层中。
3.如权利要求1所述的具有内埋薄膜电阻的线路板的制作方法，其特征在于，所述覆铜基板还包括基层和设置于所述基层相对两个表面的所述第一铜箔层，每一所述第一铜箔层包括不同厚度的第三铜箔层以及第四铜箔层，所述制作方法还包括：
将每一所述第一铜箔层的所述第三铜箔层从所述第四铜箔层上分离，从而得到两个第一线路板，每一所述第一线路板均包括所述第三铜箔层、所述镍电阻层、所述第一介质层以及所述第二铜箔层；
其中，所述第一导电线路层为蚀刻所述第三铜箔层形成。
4.如权利要求3所述的具有内埋薄膜电阻的线路板的制作方法，其特征在于，还包括：
在所述第一线路板中开设盲孔，其中所述盲孔依次贯穿所述第三铜箔层以及所述第一介质层，所述盲孔的底部嵌入所述第二铜箔层；
在所述盲孔的侧壁上形成表面处理层；以及
在具有所述表面处理层的所述盲孔的内表面进行电镀以形成导电部，其中，所述导电部用于电性导通所述第一导电线路层和所述第二导电线路层。
5.如权利要求3所述的具有内埋薄膜电阻的线路板的制作方法，其特征在于，每一所述第一铜箔层与所述基层之间还设有第一胶粘层，所述第一胶粘层与所述第四铜箔层之间的粘接力大于所述第三铜箔层和所述第四铜箔层之间的粘接力。
6.如权利要求1所述的具有内埋薄膜电阻的线路板的制作方法，其特征在于，还包括：
在所述第一导电线路层上形成第一保护层，所述第一保护层包括开口，部分所述第一导电线路层暴露于所述开口以形成连接垫；以及
在所述第二导电线路层上形成第二保护层。
7.一种具有内埋薄膜电阻的线路板，其特征在于，包括：
第一镍电阻层；
第一介质层，所述第一镍电阻层内埋于所述第一介质层中；
第一导电线路层，所述第一导电线路层形成于所述第一介质层的其中一侧；以及
第二导电线路层，所述第二导电线路层形成于所述第一介质层的另一侧。
8.如权利要求7所述的具有内埋薄膜电阻的线路板，其特征在于，还包括：
第一绝缘层以及第二介质层，所述第一绝缘层以及所述第二介质层依次叠设在所述第一介质层远离所述第一镍电阻层的一侧，且位于所述第一介质层与所述第二导电线路之间。
9.如权利要求7所述的具有内埋薄膜电阻的线路板，其特征在于，还包括：
第一保护层，所述第一保护层形成于所述第一导电线路层上，所述第一保护层包括开口，部分所述第一导电线路层暴露于所述开口以形成连接垫；以及
第二保护层，所述第二保护层形成于所述第二导电线路层上。
10.如权利要求7所述的具有内埋薄膜电阻的线路板，其特征在于，所述具有内埋薄膜电阻的线路板设有导电部，所述导电部电性连接所述第一导电线路层与所述第二导电线路层。
CN202010888907.1A 2020-08-28 2020-08-28 具有内埋薄膜电阻的线路板及其制作方法 Withdrawn CN114126239A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010888907.1A CN114126239A (zh) 2020-08-28 2020-08-28 具有内埋薄膜电阻的线路板及其制作方法
US17/027,932 US11665831B2 (en) 2020-08-28 2020-09-22 Method for manufacturing a circuit board with embedded nickel resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010888907.1A CN114126239A (zh) 2020-08-28 2020-08-28 具有内埋薄膜电阻的线路板及其制作方法

Publications (1)

Publication Number Publication Date
CN114126239A true CN114126239A (zh) 2022-03-01

Family

ID=80357845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010888907.1A Withdrawn CN114126239A (zh) 2020-08-28 2020-08-28 具有内埋薄膜电阻的线路板及其制作方法

Country Status (2)

Country Link
US (1) US11665831B2 (zh)
CN (1) CN114126239A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780935B (zh) * 2021-09-29 2022-10-11 欣興電子股份有限公司 於電路板上形成電阻的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component

Also Published As

Publication number Publication date
US20220071020A1 (en) 2022-03-03
US11665831B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
EP2705735B1 (en) Method for manufacturing printed circuit board
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
KR101580343B1 (ko) 다층 배선기판의 제조방법
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
CN109429443B (zh) 软硬结合电路板的制作方法
CN110536567A (zh) 软硬结合电路板的制作方法
US20130092420A1 (en) Embedded multilayer printed circuit board and method
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
CN112423472B (zh) 软硬结合电路板及其制作方法
CN107820362B (zh) 镂空柔性电路板及制作方法
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
KR20160124344A (ko) 연성회로기판 및 그 제조방법
CN113973420A (zh) 软硬结合板及软硬结合板的制作方法
US7992290B2 (en) Method of making a flexible printed circuit board
JP2003031950A (ja) 多層配線基板及びその製造方法
CN112400227B (zh) 封装结构及其制造方法
CN112492777B (zh) 电路板及其制作方法
TWI715060B (zh) 內埋式電路板及其製作方法
JP2000151061A (ja) 電子回路用基板、電子回路およびその製造方法
CN110798977B (zh) 薄型天线电路板及其制作方法
KR100443736B1 (ko) 범프를 이용한 고집적 인쇄회로기판의 제조 방법
CN116963393A (zh) 基板结构及其制作方法
CN115696775A (zh) 电路板及其制造方法
JP4385482B2 (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220301

WW01 Invention patent application withdrawn after publication