KR20140013505A - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140013505A
KR20140013505A KR1020120080733A KR20120080733A KR20140013505A KR 20140013505 A KR20140013505 A KR 20140013505A KR 1020120080733 A KR1020120080733 A KR 1020120080733A KR 20120080733 A KR20120080733 A KR 20120080733A KR 20140013505 A KR20140013505 A KR 20140013505A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
printed circuit
outermost
pillar
Prior art date
Application number
KR1020120080733A
Other languages
English (en)
Inventor
강선하
강명삼
김다희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120080733A priority Critical patent/KR20140013505A/ko
Publication of KR20140013505A publication Critical patent/KR20140013505A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일실시예에 따른 인쇄회로기판은 적어도 하나의 관통 필라를 구비한 제 1 절연층, 상기 제 1 절연층의 일면 또는 양면 방향으로, 적어도 하나의 회로층과 상기 관통 필라에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층 구비된 다수의 절연층, 및 상기 다수의 절연층 중 최외부의 절연층에 구비된 필라에 접하는 다수의 최외부 회로층을 포함한다.

Description

인쇄회로기판 및 그 제조 방법{Printed circuit board and Method of manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
이러한 고밀도 배선화 및 박판화에 부응하여 빠른 응답속도와 층간 전기연결 배선구조가 증가함에 따라, 제조과정에서 가공해야 할 홀의 개수가 증가하여, 홀을 형성하기 위한 레이저의 가공 비용도 큰 비중을 차지하게 되었다.
특히, 방열 특성을 갖는 고집적 박형 인쇄회로기판을 형성하기 위해, 스택 비아(stack-via)를 구비하는 구조도 전자부품의 열을 방열하기에 부족한 상황에 직면하고 있다. 이러한 문제를 해결하기 위해 종래에 사용해 오던 신호전달용 비아 대신에 큰 비아가 필요하게 되었고, 이러한 큰 비아를 형성하기 위해 홀을 형성해야 한다.
구체적으로, 종래의 인쇄회로기판의 제조방법은 국내공개특허공보 제 2010-0043547호(2010년 4월 29일 공개)에 기재된 바와 같이 각 빌드업층의 전기적 연결을 위한 비아를 구비하고, 이러한 비아를 형성하기 위한 전단계로 절연층에 홀을 형성하기 위해 LDA(Laser Direct Ablation) 공법을 수행하였다.
그러나, 이러한 LDA공법은 레이저 스폿 크기의 제한으로 인해, 개구부의 크기가 큰 경우에는 가공 시간이 길어지는 문제점이 있었다.
또한, 종래의 인쇄회로기판의 제조방법은 여러 차례 레이저 가공을 수행하여야 하므로, 공정이 복잡하고 비용이 증가하는 문제점이 있었다.
본 발명의 관점은 상기의 문제점을 해소하기 위해 드라이 필름을 이용하여 리소그래피 방법으로 빌드업층의 전기적 연결을 위한 필라를 형성한 인쇄회로기판을 제공하는 데 있다.
본 발명의 다른 관점은 상기의 문제점을 해소하기 위해 드라이 필름을 이용하여 리소그래피 방법으로 빌드업층의 전기적 연결을 위한 필라를 형성하는 인쇄회로기판의 제조방법을 제공하는 데 있다.
본 발명의 일실시예에 따른 인쇄회로기판은 적어도 하나의 관통 필라를 구비한 제 1 절연층; 상기 제 1 절연층의 일면 또는 양면 방향으로, 적어도 하나의 회로층과 상기 관통 필라에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층 구비된 다수의 절연층; 및 상기 다수의 절연층 중 최외부의 절연층에 구비된 필라에 접하는 다수의 최외부 회로층;을 포함한다.
본 발명의 일실시예에 따른 인쇄회로기판에서 상기 최외부 회로층은 시드층을 매개로 하여 상기 최외부의 절연층에 구비된 필라에 접한다.
본 발명의 일실시예에 따른 인쇄회로기판은 상기 최외부 회로층의 일부 영역을 노출시키는 형태로 상기 최외부 회로층을 매립하는 솔더 레지스트층을 더 포함한다.
본 발명의 일실시예에 따른 인쇄회로기판에서 상기 최외부 회로층의 일부 영역에는 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 표면 처리막이 형성된다.
본 발명의 일실시예에 따른 인쇄회로기판에서 상기 최외부 회로층의 일부 영역에는 솔더링을 향상시키기 위한 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막이 형성된다.
본 발명의 일실시예에 따른 인쇄회로기판은 상기 제 1 절연층을 기준으로 상기 회로층과 다른 필라가 서로 대칭으로 구비된다.
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은 (A) 제 1 절연층의 일면 또는 양면에 적어도 하나의 동박을 구비한 동박적층판을 마련하는 단계; (B) 상기 동박적층판에 대해 적어도 하나의 관통 필라와 회로층을 형성하는 단계; (C) 상기 관통 필라의 일면 또는 양면에 연결되는 필라를 형성하는 단계; (D) 상기 필라를 매립하는 제 2 절연층을 형성하는 단계; (E) 상기 필라를 노출시키기 위해, 상기 제 2 절연층을 평탄화하는 단계; 및 (F) 상기 제 2 절연층의 평탄한 외부면에 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계; 를 포함한다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은 (G) 상기 다른 절연층 중 최외부 절연층의 외부면에 최외부 회로층을 형성하는 단계; (H) 상기 최외부 회로층의 일부 영역을 노출시키는 솔더 레지스트층을 형성하는 단계; 및 (I) 상기 최외부 회로층의 일부 영역에 대해 표면 처리막을 형성하는 단계; 를 더 포함한다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에서 상기 (B) 단계는 (B-1) 상기 동박적층판에 적어도 하나의 홀을 형성하는 단계; (B-2) 상기 동박적층판의 일면 또는 양면에 드라이 필름을 라미네이션하는 단계; (B-3) 상기 드라이 필름을 리소그래피 공정으로 패터닝하여 드라이 필름 패턴을 형성하는 단계; (B-4) 상기 드라이 필름 패턴에 대해 구리를 충진하여 상기 관통 필라와 회로층을 형성하는 단계; 및 (B-5) 상기 드라이 필름 패턴을 박리하는 단계; 를 포함한다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에서 상기 (B-4) 단계는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition) 등의 기상증착방법, 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 중 어느 하나의 방법을 이용한다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에서 상기 (E) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill) 또는 세라믹 천(ceramic buff)를 이용한 연마 공정, 또는 CMP(Chemical Mechanical Polishing) 공정을 이용한다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은 상기 (I) 단계에서, 상기 표면 처리막은 OSP 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나로 형성된다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은 상기 (I) 단계에서, 상기 표면 처리막은 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로 형성된다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판은 회로층의 집적도를 향상시킨 고밀도 배선화 및 박판화를 이룰 수 있는 효과가 있다.
본 발명에 따른 인쇄회로기판의 제조 방법은 드라이 필름 패턴 및 리소그래피 공정을 이용하여, 필라에 의해 전기적으로 연결되는 다수의 회로층을 포함한 인쇄회로기판을 용이하게 제조하여, 종래에 레이저를 이용하여 비아를 형성하면서 발생하는 가공 시간과 제조 비용의 문제점을 해소할 수 있는 효과가 있다.
본 발명에 따른 인쇄회로기판의 제조 방법은 회로층 및 필라를 포함한 다른 절연층을 반복 적층 형성하여, 회로층 및 필라를 구비한 절연층을 다수 적층한 고다층의 인쇄회로기판으로 구현할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 인쇄회로기판의 단면도.
도 2a 내지 도 2j는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 일실시예에 따른 인쇄회로기판의 단면도이다. 여기서, 본 발명의 일실시예에 따른 인쇄회로기판은 예컨대 3개의 절연층(101,140,150)과 4개의 회로층을 갖는 구조로 적용하여 설명한다. 물론, 3개의 절연층 이상의 다층 구조의 인쇄회로기판이 형성될 수 있다.
본 발명의 일실시예에 따른 인쇄회로기판은 제 1 절연층(101), 상부 제 2 절연층(140), 하부 제 2 절연층(150), 상부 솔더레지스트층(210), 및 하부 솔더레지스트층(220)을 포함하고, 제 1 절연층(101)에는 관통 필라(pillar: 110)가 관통 구비된다.
상부 제 2 절연층(140)과 하부 제 2 절연층(150)은 각각 관통 필라(110)에 연결된 상부 필라(120)와 하부 필라(130)를 구비하고, 상부 제 1 회로층(102')과 하부 제 1 회로층(103')을 각각 매립하며, 외부면에 각각 상부 시드 패턴(seed pattern: 161)을 매개로 하는 최상부 회로층(181)과 하부 시드 패턴(171)을 매개로 하는 최하부 회로층(191)을 포함한다.
이러한 본 발명의 일실시예에 따른 인쇄회로기판에서 상부 제 1 회로층(102'), 상부 필라(120), 상부 제 2 절연층(140), 최상부 회로층(181), 및 상부 솔더레지스트층(210)은 제 1 절연층(121)을 기준으로 하부 제 1 회로층(103'), 하부 필라(130), 하부 제 2 절연층(150), 최하부 회로층(191), 및 하부 솔더레지스트층(220)에 각각 대칭적으로 구비된다.
이런 대칭 구조를 갖는 인쇄회로기판은 최하부 회로층(191) 또는 최상부 회로층(181)의 산화 방지 및 솔더링을 향상시키기 위해 최하부 회로층(191) 또는 최상부 회로층(181)의 일부 영역을 덮는 표면 처리막(195)을 형성한다.
구체적으로, 관통 필라(110), 제 1 회로층(102',103'), 상부 필라(120), 하부 필라(130), 최상부 회로층(181), 및 최하부 회로층(191)은 각각 드라이 필름에 대한 리소그래피 공정으로 패터닝된 드라이 필름 패턴을 이용하여, 예컨대 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition) 등의 기상증착방법, 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있다.
표면 처리막(195)은 산화 방지를 위해 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 막으로 형성될 수 있다.
또한, 표면 처리막(195)은 솔더링을 향상시키기 위해 예컨대, 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로 형성될 수 있다.
이러한 제 1 표면 처리막(91)과 제 2 표면 처리막(92)은 상기 예들에 한정되는 것은 아니며, HASL(Hot Air Solder Leveling) 또는 그 밖에 모든 도금층을 포함할 수 있다.
이와 같은 본 발명의 일실시예에 따른 인쇄회로기판은 제 1 절연층(121)을 기준으로 양면 방향에 필라와 회로층을 포함한 절연층을 다수 적층 형성하여, 고다층 구조를 구현할 수 있다.
이에 따라, 본 발명의 일실시예에 따른 인쇄회로기판은 회로층의 집적도를 향상시킨 고밀도 배선화 및 박판화를 이룰 수 있다.
이하, 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법에 대해 도 2a 내지 도 2j를 참조하여 설명한다. 도 2a 내지 도 2j는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 본 발명의 일실시예에 따른 인쇄회로기판의 제조 방법은 먼저 제 1 절연층(101)의 양면에 동박(102,103)을 구비한 동박적층판(Copper Clad Laminate)을 마련한다.
제 1 절연층(101)은 수지 재질로서, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 프리프레그가 사용될 수 있다.
이러한 동박적층판에 대해 도 2b에 도시된 바와 같이, 관통 필라(110)와 회로층(102',103')을 형성한다.
구체적으로, 동박적층판에 대해 드릴 또는 레이저를 통해 홀을 가공하고, 라미네이터(laminator)를 이용하여 동박적층판의 양면에 드라이 필름을 라미네이션한다.
이후, 드라이 필름을 광에 노출시키는 리소그래피(Lithography) 공정을 통해 드라이 필름을 선택적으로 경화시키고, 현상액으로 경화되지 않은 부분 만을 용해시켜, 개구부를 갖는 드라이 필름 패턴으로 패터닝한다.
이러한 드라이 필름 패턴에 대해 예컨대, CVD(chemical vapor deposition) PVD(Physical Vapor Deposition) 등의 기상증착방법, 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법으로 개구부에 구리를 충진하여, 관통 필라(110), 상부 제 1 회로층(102'), 및 하부 제 1 회로층(103')을 형성한다.
이후, 드라이 필름 패턴은 박리액에 의한 박리에 의해 제거되어, 도 2b에 도시된 바와 같이 제 1 절연층(101)을 관통하는 관통 필라(110)와 상부 제 1 회로층(102'), 및 하부 제 1 회로층(103')을 다수 구비한다. 여기서, 드라이 필름 패턴의 제거를 위한 박리액에는 알칼리금속 수산화물 등이 포함될 수 있다.
관통 필라(110)와 회로층(102',103')을 형성한 후, 도 2c에 도시된 바와 같이 드라이 필름에 대해 리소그래피 공정을 수행하여, 관통 필라(110)의 상부면을 노출시키는 상부 BVH(Blind via hole: 104)를 갖는 상부 필라 형성용 드라이 필름 패턴(106-1) 및 관통 필라(110)의 하부면을 노출시키는 하부 BVH(105)를 갖는 하부 필라 형성용 드라이 필름 패턴(106-1)을 형성한다.
상부 필라 형성용 드라이 필름 패턴(106-1) 및 하부 필라 형성용 드라이 필름 패턴(106-1)을 형성한 후, 도 2d에 도시된 바와 같이 상부 BVH(104)와 하부 BVH(105) 각각에 구리를 충진하여 상부 필라(120)와 하부 필라(130)를 구현한다.
이때, 상부 BVH(104)와 하부 BVH(105) 각각에 구리를 충진하기 위해, 예를 들어 CVD, PVD 등의 기상증착방법, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법을 이용할 수 있다.
상부 필라(120)와 하부 필라(130)를 구현한 후에 상부 필라 형성용 드라이 필름 패턴(106-1) 및 하부 필라 형성용 드라이 필름 패턴(106-1)을 박리하면, 도 2e에 도시된 바와 같이 관통 필라(110)의 양면에 상부 필라(120)와 하부 필라(130)가 각각 연결된 구조가 형성된다.
이후, 도 2f에 도시된 바와 같이 상부 필라(120)와 하부 필라(130)에 각각 대응하여 상부 제 2 절연층(140)과 하부 제 2 절연층(150)을 압착한다.
상부 제 2 절연층(140)과 하부 제 2 절연층(150)은 예를 들어, 라미네이터(laminator)를 이용하여 미경화 필름 형태로 각각 상부 필라(120)와 하부 필라(130)에 대응하여 압착 형성될 수 있다.
이때, 압착 과정의 손상을 방지하기 위해, 상부 제 2 절연층(140)과 하부 제 2 절연층(150) 각각의 두께는 상부 필라(120)와 하부 필라(130) 각각의 높이보다 두껍게 구비되는 것이 바람직하다.
이후, 상부 제 2 절연층(140)과 하부 제 2 절연층(150) 각각에 대해 평탄화하는 공정을 수행하여, 도 2g에 도시된 바와 같이 상부 필라(120)와 하부 필라(130) 각각을 노출시킨다.
여기서, 상부 제 2 절연층(140)과 하부 제 2 절연층(150) 각각을 평탄화하는 공정은 벨트 샌더(Belt-sander), 엔드-밀(end-mill) 또는 세라믹 천(ceramic buff)를 이용한 연마 공정, 또는 CMP(Chemical Mechanical Polishing) 공정을 이용할 수 있다.
상부 필라(120)와 하부 필라(130)를 노출시킨 후, 도 2h에 도시된 바와 같이 상부 필라(120)의 노출면을 포함한 상부 제 2 절연층(140)의 상부면 및 하부 필라(130)의 노출면을 포함한 하부 제 2 절연층(150)의 하부면에 각각 상부 시드층(160)과 하부 시드층(170)을 형성한다.
구체적으로, 상부 시드층(160)과 하부 시드층(170)은 CVD 또는 PVD의 기상증착방법을 이용하여 금속층으로 형성될 수 있고, 예컨대 PVD의 기상증착방법들 중 스퍼터링 방법(sputtering process)으로 Ti 층/Cu 층의 2층 구조로 형성될 수도 있다.
이러한 상부 시드층(160)과 하부 시드층(170)에 대해 각각 최상부 회로층 형성용 드라이 필름 패턴 및 최하부 회로층 형성용 드라이 필름 패턴을 형성하고, 구리를 충진하여 최상부 회로층(181)과 최하부 회로층(191)을 형성하며, 최상부 회로층 형성용 드라이 필름 패턴 및 최하부 회로층 형성용 드라이 필름 패턴을 제거하는 에칭(etching) 공정을 수행한다.
이때, 에칭 공정을 통해 최상부 회로층(181)과 최하부 회로층(191) 각 영역에 대응하는 상부 시드층(160)과 하부 시드층(170)의 영역을 제외한 나머지 부분을 에칭으로 제거하여, 도 2i에 도시된 바와 같이 상부 시드 패턴(161)을 매개로 하는 최상부 회로층(181)과 하부 시드 패턴(171)을 매개로 하는 최하부 회로층(191)을 형성할 수 있다.
이후, 도 2j에 도시된 바와 같이 선택적으로 최상부 회로층(181)의 일부를 덮는 상부 솔더레지스트층(210) 및 최하부 회로층(191)의 일부를 덮는 하부 솔더레지스트층(220)을 형성할 수 있다.
여기서, 상부 솔더레지스트층(210)과 하부 솔더레지스트층(220)은 각각 최상부 회로층(181)의 일부 영역 또는 최하부 회로층(191)의 일부 영역을 노출시키는 개구부를 형성할 수 있고, 이러한 개구부를 통해 최상부 회로층(181)의 일부 영역 또는 최하부 회로층(191)의 일부 영역에 표면 처리막(195)을 형성할 수 있다.
구체적으로, 표면 처리막(195)은 산화 방지를 위한 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 막, 또는 솔더링을 향상시키기 위해 예컨대, 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로 형성될 수 있다.
특히, OSP 처리막은 유기용제형과 수용성으로 구분되어, 유기용제형은 롤 코팅(Roll coating), 스프레이 코팅(Spray coating) 등을 이용하여 최하부 회로층(191) 또는 최상부 회로층(181) 표면에 형성될 수 있고, 수용성은 딥핑(Dipping)공법을 이용하여 형성될 수 있다.
또한, 무전해 니켈/금도금(ENIG) 막은 무전해 도금 공정으로 니켈을 도금한 후, 치환형 금(Imersion gold)를 도금하여 형성할 수 있다.
이와 같이 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법은 드라이 필름 패턴 및 리소그래피 공정을 이용하여 다수의 필라(110,120,130)에 의해 전기적으로 연결되는 다수의 회로층을 포함한 인쇄회로기판을 용이하게 제조하여, 종래에 레이저를 이용하여 비아를 형성하면서 발생하는 가공 시간과 제조 비용의 문제점을 해소할 수 있다.
또한, 본 발명의 일실시예에 따른 인쇄회로기판의 제조 방법은 상부 제 2 절연층(140)과 하부 제 2 절연층(150) 이외에 회로층 및 필라를 포함한 다른 절연층을 반복 적층 형성하여, 회로층 및 필라를 구비한 절연층을 다수 적층한 고다층의 인쇄회로기판으로 구현할 수도 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
101: 제 1 절연층 102': 상부 제 1 회로층
103': 하부 제 1 회로층 110: 관통 필라
120: 상부 필라 130: 하부 필라
140: 상부 제 2 절연층 150: 하부 제 2 절연층
161: 상부 시드 패턴 171: 하부 시드 패턴
181: 최상부 회로층 191: 최하부 회로층
195: 표면처리층

Claims (13)

  1. 적어도 하나의 관통 필라를 구비한 제 1 절연층;
    상기 제 1 절연층의 일면 또는 양면 방향으로, 적어도 하나의 회로층과 상기 관통 필라에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층 구비된 다수의 절연층; 및
    상기 다수의 절연층 중 최외부의 절연층에 구비된 필라에 접하는 다수의 최외부 회로층;
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 최외부 회로층은 시드층을 매개로 하여 상기 최외부의 절연층에 구비된 필라에 접하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 최외부 회로층의 일부 영역을 노출시키는 형태로 상기 최외부 회로층을 매립하는 솔더 레지스트층을 더 포함하는 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 최외부 회로층의 일부 영역에는 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 표면 처리막이 형성되는 인쇄회로기판.
  5. 청구항 3에 있어서,
    상기 최외부 회로층의 일부 영역에는 솔더링을 향상시키기 위한 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막이 형성되는 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 제 1 절연층을 기준으로 상기 회로층과 다른 필라가 서로 대칭으로 구비되는 인쇄회로기판.
  7. (A) 제 1 절연층의 일면 또는 양면에 적어도 하나의 동박을 구비한 동박적층판을 마련하는 단계;
    (B) 상기 동박적층판에 대해 적어도 하나의 관통 필라와 회로층을 형성하는 단계;
    (C) 상기 관통 필라의 일면 또는 양면에 연결되는 필라를 형성하는 단계;
    (D) 상기 필라를 매립하는 제 2 절연층을 형성하는 단계;
    (E) 상기 필라를 노출시키기 위해, 상기 제 2 절연층을 평탄화하는 단계; 및
    (F) 상기 제 2 절연층의 평탄한 외부면에 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  8. 청구항 7에 있어서,
    (G) 상기 다른 절연층 중 최외부 절연층의 외부면에 최외부 회로층을 형성하는 단계;
    (H) 상기 최외부 회로층의 일부 영역을 노출시키는 솔더 레지스트층을 형성하는 단계; 및
    (I) 상기 최외부 회로층의 일부 영역에 대해 표면 처리막을 형성하는 단계;
    을 더 포함하는 인쇄회로기판의 제조 방법.
  9. 청구항 7에 있어서,
    상기 (B) 단계는
    (B-1) 상기 동박적층판에 적어도 하나의 홀을 형성하는 단계;
    (B-2) 상기 동박적층판의 일면 또는 양면에 드라이 필름을 라미네이션하는 단계;
    (B-3) 상기 드라이 필름을 리소그래피 공정으로 패터닝하여 드라이 필름 패턴을 형성하는 단계;
    (B-4) 상기 드라이 필름 패턴에 대해 구리를 충진하여 상기 관통 필라와 회로층을 형성하는 단계; 및
    (B-5) 상기 드라이 필름 패턴을 박리하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  10. 청구항 9에 있어서,
    상기 (B-4) 단계는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition) 등의 기상증착방법, 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 중 어느 하나의 방법을 이용하는 인쇄회로기판의 제조 방법.
  11. 청구항 7에 있어서,
    상기 (E) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill) 또는 세라믹 천(ceramic buff)를 이용한 연마 공정, 또는 CMP(Chemical Mechanical Polishing) 공정을 이용하는 인쇄회로기판의 제조 방법.
  12. 청구항 8에 있어서,
    상기 (I) 단계에서, 상기 표면 처리막은 OSP 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나로 형성되는 인쇄회로기판의 제조 방법.
  13. 청구항 8에 있어서,
    상기 (I) 단계에서, 상기 표면 처리막은 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로 형성되는 인쇄회로기판의 제조 방법.
KR1020120080733A 2012-07-24 2012-07-24 인쇄회로기판 및 그 제조 방법 KR20140013505A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120080733A KR20140013505A (ko) 2012-07-24 2012-07-24 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120080733A KR20140013505A (ko) 2012-07-24 2012-07-24 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140013505A true KR20140013505A (ko) 2014-02-05

Family

ID=50263926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120080733A KR20140013505A (ko) 2012-07-24 2012-07-24 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140013505A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118780A (ko) * 2015-04-03 2016-10-12 엘지이노텍 주식회사 인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118780A (ko) * 2015-04-03 2016-10-12 엘지이노텍 주식회사 인쇄회로기판

Similar Documents

Publication Publication Date Title
KR101884430B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR101420499B1 (ko) 적층형 코어리스 인쇄회로기판 및 그 제조 방법
US9439282B2 (en) Method for manufacturing printed circuit board
US11812556B2 (en) Printed circuit board and manufacturing method thereof
KR101125356B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
US8058568B2 (en) Circuit board and method for fabricating the same
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
KR20140008923A (ko) 코어리스 인쇄회로기판 및 그 제조 방법
US20150075845A1 (en) Printed circuit board and method of manufacturing the same
KR101222828B1 (ko) 코어리스 기판의 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20140013505A (ko) 인쇄회로기판 및 그 제조 방법
CN103889169A (zh) 电路板及其制作方法
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP2014222733A (ja) プリント配線板およびその製造方法
US20170339788A1 (en) Split via second drill process and structure
US20140076611A1 (en) Printed circuit board and method of manufacturing the same
KR20110030160A (ko) 인쇄회로기판의 제조방법
KR20170079542A (ko) 인쇄회로기판
KR102268385B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
KR20090087192A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application