KR20170079542A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20170079542A
KR20170079542A KR1020150190239A KR20150190239A KR20170079542A KR 20170079542 A KR20170079542 A KR 20170079542A KR 1020150190239 A KR1020150190239 A KR 1020150190239A KR 20150190239 A KR20150190239 A KR 20150190239A KR 20170079542 A KR20170079542 A KR 20170079542A
Authority
KR
South Korea
Prior art keywords
layer
conductor pattern
printed circuit
circuit board
insulating layer
Prior art date
Application number
KR1020150190239A
Other languages
English (en)
Inventor
김다희
한기호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150190239A priority Critical patent/KR20170079542A/ko
Publication of KR20170079542A publication Critical patent/KR20170079542A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Abstract

인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 인쇄회로기판은, 내층 도체패턴, 내층 도체패턴을 커버하는 복수의 절연층, 복수의 절연층 중 최외층의 절연층 상에 형성되는 유리층, 유리층 상에 형성되고 외층 회로패턴과 외부 접속부를 포함하는 외층 도체패턴, 및 내층 도체패턴과 외층 도체패턴을 전기적으로 연결하도록 유리층을 관통하는 비아를 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
오늘날 전자부품이 소형화, 박판화, 고밀도화, 경박단소화되어 감에 따라 인쇄회로기판(Printed Circuit Board; PCB) 또한 소형화, 미세패턴화되고 있다. 이에 따라, 인쇄회로기판의 구조가 더욱 복잡해졌을 뿐만 아니라 전자부품의 실장 밀도도 더욱 증가하게 되었다.
그러나, 인쇄회로기판이 소형화, 미세패턴화 될수록 인쇄회로기판을 구성하는 도체물질과 절연물질 간의 열팽창계수 차이로 인해 인쇄회로기판에는 휨(warpage) 문제가 증가하고 있다.
인쇄회로기판에 휨 현상이 발생하는 경우, 전자부품을 설정한 위치의 인쇄회로기판에 실장하기 어렵고, 실장하더라도 응력에 의해 전자부품과 인쇄회로기판이 분리되는 등의 불량이 발생할 수 있다.
한국공개특허 제10-2015-0054171호 (2015.05.20. 공개)
본 발명의 실시예에 따르면, 전자부품 실장 시 휨 발생을 감소시켜 패키징 불량을 감소시킬 수 있는 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 4 내지 도 8은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
한편, 본 발명에 따른 인쇄회로기판의 실시예를 설명함에 있어, 제1 내층 도체패턴(100a) 및 제2 내층 도체패턴(100b)은 구별의 필요가 없는 한 내층 도체패턴(100)으로 통칭하기로 한다. 또한, 제1 절연층(200a), 제2 절연층(200b), 제3 절연층(200c)도 구별의 필요가 없는 한 절연층(200)으로 통칭하기로 한다.
인쇄회로기판
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)은 내층 도체패턴(100), 절연층(200), 유리층(300), 외층 도체패턴(400) 및 비아(500)를 포함한다.
내층 도체패턴(100)은 본 실시예에 따른 인쇄회로기판(1000)의 내부 신호전달경로로써, 전기전도성 물질로 형성된다. 예로써, 내층 도체패턴(100)은 구리(Cu)로 형성될 수 있으나, 이에 제한되는 것은 아니고 니켈(Ni), 알루미늄(Al) 등 다양한 전기전도성 물질로 형성될 수 있다.
절연층(200)은 내층 도체패턴(100)을 커버하여, 내층 도체패턴(100)을 통해 전달되는 전기적 신호와 내층 도체패턴(100)을 통하지 않는 전기적 신호를 서로 전기적으로 절연시킨다. 즉, 절연층(200)은 통상의 인쇄회로기판에서의 층간 절연재이다. 절연층(200)은 절연성 수지에 유리섬유가 함침된 프리프레그(Prepreg, PPG) 또는 절연성 수지에 무기필러가 함유된 빌드업 필름으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 또한, 절연층(200)에 함유되는 절연성 수지는 열경화성 수지 및/또는 광경화성 수지일 수 있다. 즉, 절연층(200)은 전기절연성 물질로 구성될 수 있으면 본 발명의 범위에 속한다고 할 것이다.
내층 도체패턴(100)과 절연층(200) 각각은 도 1에 도시된 바와 같이, 복수로 형성될 수 있다. 이 경우, 복수의 절연층(200)의 각각은 복수로 형성된 내층 도체패턴(100) 중 인접하는 내층 도체패턴(100)들 사이 각각에 형성되어 인접하는 내층 도체패턴(100)들을 서로 전기적으로 절연시킬 수 있다. 즉, 복수의 내층 도체패턴(100)은 서로 절연되어 복수의 절연층(200)에 의해 커버될 수 있다.
한편, 도 1 등에는 본 실시예에 따른 인쇄회로기판(1000) 이 2개의 내층 도체패턴(100a, 100b)과 3개의 절연층(200a, 200b, 200c)으로 구성됨을 도시하고 있다. 하지만, 이는 도면의 도시 및 설명의 편의를 위한 예시적 사항에 지나지 아니하므로, 본 실시예에 따른 인쇄회로기판(1000)에 형성되는 내층 도체패턴(100)과 절연층(200) 각각의 개수는 다양하게 변경될 수 있다.
이너비아(IV)는 하나의 절연층(200)을 매개로 서로 층을 달리하여 형성된 내층 도체패턴들(100a, 100b)을 전기적으로 서로 연결한다. 도 1을 참조하면, 제1 내층 도체패턴(100a)과 제2 내층 도체패턴(100b)은 제1 절연층(200a)을 매개로 서로 층을 달리하여 형성된다. 이 때, 이너비아(IV)는 제1 내층 도체패턴(100a)와 제2 내층 도체패턴(100b)를 전기적으로 연결하도록 제1 절연층(200a)을 관통하여 형성된다.
이너비아(IV)는 전기전도성 물질로 형성된다. 예로써, 이너비아(IV)는 구리(Cu)로 형성될 수 있으나, 이에 제한되는 것은 아니고 니켈(Ni), 알루미늄(Al) 등 다양한 전기전도성 물질로 형성될 수 있다.
유리층(300)은 절연층(200) 상에 적층된다. 절연층(200)이 복수로 형성되는 경우, 유리층(300)은 복수의 절연층(200) 중 최외층의 절연층(200) 상에 적층될 수 있다. 즉, 도 1에 도시된 바와 같이, 유리층(300)은 복수의 절연층(200a, 200b, 200c) 중 최외층의 절연층(200b) 상에 적층된다.
유리층(300)은, 본 실시예에 따른 인쇄회로기판(1000)에 전자부품을 표면 실장할 때 발생하는 휨(warpage)을 방지하는 부재이다. 즉, 통상의 인쇄회로기판의 경우, 전자부품을 실장하는 공정에서 발생하는 열에 의해 인쇄회로기판의 실장면 측으로 휨 변형이 발생할 수 있는데, 유리층(300)은 열팽창계수가 매우 낮은 유리로 형성되므로 상술한 휨 변형을 방지할 수 있다.
유리층(300)의 열팽창계수는 절연층(200)의 열팽창계수보다 낮다. 휨 변형은 열팽창계수가 큰 경우 및/또는 이종 물질 간의 열팽창계수가 서로 다른 경우에 발생할 수 있다. 유리층(300)의 열팽창계수는 절연층(200)의 열팽창계수보다 낮으므로, 전자부품을 표면 실장할 때 본 실시예에 따른 인쇄회로기판(1000)의 휨 변형을 방지할 수 있다.
유리층(300)은, 절연층(200)의 일면과 절연층(200)의 일면에 대향하는 절연층(200)의 타면 상에 각각 형성될 수 있다. 절연층(200)이 복수로 형성된 경우 유리층(300)은, 도 1에 도시된 제2 절연층(200b)과 같이 최상층에 형성된 절연층(200)의 상면과, 도 1에 도시된 제3 절연층(200c)과 같이 최하층에 형성된 절연층(200)의 하면 상에 각각 형성될 수 있다. 통상적으로 인쇄회로기판의 일면 및 타면 상에 전자부품을 각각 실장하거나 인쇄회로기판의 일면에 전자부품을 실장하고 타면에 다른 인쇄회로기판을 결합시킬 수 있는데, 본 실시예에 따른 인쇄회로기판(1000)은 전자부품 또는 다른 인쇄회로기판과 결합하는 결합면 모두에 유리층(300)이 각각 적층되므로 휨 변형을 보다 효과적으로 방지할 수 있다.
외층 도체패턴(400)은 유리층(300) 상에 형성되고, 외층 회로패턴(410)과 외부 접속부(420)를 포함한다. 즉, 외층 도체패턴(400)은 내부 도체패턴(100)과 절연층(200)으로 구성된 적층물(도 4의 LT)의 표면에 형성되는 도체패턴으로, 본 실시예에 따른 인쇄회로기판(1000)의 최외층 도체패턴에 해당한다.
외층 회로패턴(410)은 본 실시예에 따른 인쇄회로기판(1000)의 신호 경로 중 최외층에 형성되는 구성이고, 외부 접속부(420)는 본 실시예에 따른 인쇄회로기판(1000)이 외부의 전자부품 등과 전기적으로 연결되는 구성이다. 즉, 전자부품 등에서 발생한 전기신호는 외부 접속부(420)를 통해 본 실시예에 따른 인쇄회로기판(1000)으로 전달되고, 외부 접속부(420)와 전기적으로 연결된 외층 회로패턴(410) 및 후술할 비아(500)를 거쳐 내층 도체패턴(100)으로 전달된다.
외층 도체패턴(400)은 전기전도성 물질로 형성될 수 있다. 예로써, 외층 도체패턴(400)은 구리(Cu)로 형성될 수 있으나, 이에 제한되는 것은 아니고 니켈(Ni), 알루미늄(Al) 등 다양한 전기전도성 물질로 형성될 수 있다.
비아(500)는 내층 도체패턴(100)과 외층 도체패턴(400)을 전기적으로 연결하도록 유리층(300)에 형성된다. 즉, 비아(500)는 유리층(300)을 매개로 층을 달리하여 형성되는 내층 도체패턴(100)과 외층 도체패턴(400)을 서로 전기적으로 연결하도록 유리층(300)을 관통하여 형성된다.
비아(500)는 유리층(300)에 형성된 비아홀(도 6의 VH)의 적어도 일부에 형성될 수 있다. 도 1에는 비아(500)가 비아홀(도 6의 VH)의 내부를 모두 충진하는 형태로 도시하고 있으나, 이와 달리 비아(500)는 비아홀(도 6의 VH)의 내주면을 따라 형성된 선형으로 형성될 수도 있다.
비아(500)는 전기전도성 물질로 형성될 수 있다. 예로써, 비아(500)는 구리(Cu)로 형성될 수 있으나, 이에 제한되는 것은 아니고 니켈(Ni), 알루미늄(Al) 등 다양한 전기전도성 물질로 형성될 수 있다.
외부 접속부(420)는 비아(500)와 연결되는 접속패드(421)일 수 있다. 도 1에 도시된 바와 같이, 외부 접속부(420)인 접속패드(421) 상에는 솔더볼(SB)이 형성될 수 있고, 솔더볼(SB)을 통해 접속패드(421)는 전자부품과 전기적으로 연결될 수 있다.
한편, 도 1에서는 설명의 편의를 위해 접속패드(421) 상에 솔더볼(SB)이 형성된 상태를 도시하고 있으나, 솔더볼(SB)이 접속패드 상에 형성되지 않은 경우도 본 발명의 범위에 속한다.
또한, 도 1은 본 실시예에 따른 인쇄회로기판(1000)의 일면 및 타면 모두에 전자부품이 실장되는 경우를 가정하여 솔더볼(SB)이 인쇄회로기판(1000)의 일면 및 타면에 각각 형성되어 있음을 도시하고 있으나 이는 예시적인 것에 불과하고, 솔더볼(SB)은 인쇄회로기판의 일면 또는 타면에만 형성될 수도 있다.
그리고, 도 1에는 도시하지 않았으나, i)도체패턴형성 방법에 따라 내층 도체패턴(100)과 절연층(200) 사이, 이너비아(IV)와 절연층(200) 사이, 비아(500)와 유리층(300) 사이, 접속패드(421)와 비아(500) 사이 중 적어도 하나에는 전해도금을 위한 시드층이 추가적으로 형성될 수 있고, ii)접속패드(421)와 솔더볼(SB) 사이에는 확산방지층 등의 표면처리층이 형성될 수 있고, iii)외층 회로패턴(410)과 접속패드(421)를 보호하기 위해 외층 도체패턴(400) 상에는 솔더볼(SB)이 형성되는 부분에 대응되는 영역에 개구(opening)가 형성된 솔더레지스트층이 형성될 수 있다.
제2 실시예
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 인쇄회로기판(2000)은 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)과 외부 접속부(420)가 상이하다. 즉, 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)의 외부 접속부(420)는 접속패드(421)이나, 본 실시예에 따른 인쇄회로기판(2000)은 금속 포스트(422)를 외부 접속부(420)로 이용할 수 있다.
통상의 인쇄회로기판이 접속패드(421)와 솔더볼(SB)을 통해 외부의 전자부품 또는 다른 인쇄회로기판과 결합하는 경우, I/O 증가에 따라 접속패드 간 또는 솔더볼(SB) 간의 피치가 좁아져 인접하는 솔더볼(SB)끼리 결합하는 브릿지 불량이 발생할 수 있다. 금속 포스트(422)를 외부 접속부(420)로 이용하는 경우, 솔더볼(SB)의 경우에 비해 브릿지 불량을 감소시킬 수 있다.
금속 포스트(422)는 전기전도성 금속으로 형성될 수 있다. 한편, 금속 포스트(422)가 외층 회로패턴(410)과 동일한 재질로 형성되는 경우 외층 회로패턴(410)과 동시에 형성될 수 있다. 또한, 금속 포스트(422)가 비아(500)와 동일한 재질로 형성되는 경우 비아(500)와 금속 포스트(422) 계면에서의 결합력이 증가할 수 있다.
한편, 도 2에는 본 실시예에 따른 인쇄회로기판(2000)의 상부에 형성된 외부 접속부(420)는 금속 포스트(422)이고, 하부에 형성된 외부 접속부(420)는 접속패드(421)인 것을 도시하고 있으나, 이는 예시적인 것에 불과하다.
제3 실시예
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 3을 참조하면, 본 발명의 제3 실시예에 다른 인쇄회로기판(3000)은 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)의 모든 구성을 포함하고, 홈(600) 및 전자소자(700)를 더 포함한다.
홈(600)은, 후술할 전자소자(700)가 본 실시예에 따른 인쇄회로기판(3000)에 적어도 일부가 내장되도록 유리층(300)에 형성된다. 홈(600)은 내장될 전자소자(700)의 두께에 따라 도 3에 도시된 바와 같이 유리층(300)뿐 아니라 절연층(200)에 이르기까지 형성될 수 있다.
전자소자(700)는 IC, 캐패시터, 인덕터, 레지스터 등의 전자부품에서 선택되는 적어도 하나 이상일 수 있다.
본 실시예에 따른 인쇄회로기판(3000)의 경우, 내부에 전자소자(700)가 내장되므로 패키지의 두께 증가를 방지할 수 있다.
인쇄회로기판의 제조방법
도 4 내지 도 8은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면이다.
도 4를 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 내층 도체패턴과 절연층을 포함하는 적층물을 형성하는 단계를 포함한다.
우선, 제1 절연층(200a)에 제1 내층 도체패턴(100a), 제2 내층 도체패턴(100b) 및 이너비아(IV)를 형성한다. 제1 내층 도체패턴(100a)과 제2 내층 도체패턴(100b)은 서브트랙티브법(Subtractive), 애더티브법(Additive) 및 세미애더티브법(Semi-Additive) 등의 통상의 패턴형성공법 중 어느 하나를 이용해 제1 절연층(200a)에 동시에 또는 이시에 형성될 수 있다.
이너비아(IV)의 형상은 홀 형성방법에 따라 달라질 수 있다. 레이저 드릴링을 통해 이너비아 형성용 홀이 형성된 때에는 이너비아(IV)의 형상이 도 1에 도시된 원통형이 아닌 이너비아(IV)의 두께방향의 중심으로 갈수록 횡단면적이 작아지는 모래시계와 유사한 형상으로 형성될 수 있다.
다음으로, 제1 내층 도체패턴(100a) 상에 제2 절연층(200b)을 적층하고, 제2 내층 도체패턴(100b) 상에 제3 절연층(200c)을 적층하여 적층물(LT)을 형성한다. 제2 절연층(200b)은 반경화 상태의 프리프레그(Prepreg, PPG) 또는 ABF(Ajinomoto Build-up Film) 등의 빌드업 필름을 라미네이션하여 제1 절연층(200a)과 제1 내층 도체패턴(100a) 상에 형성될 수 있다.
도 4에는 제1 절연층(200a) 상에 하나의 제1 내부 도체패턴(100a)과 하나의 제2 절연층만(200b)이 형성됨을 도시하고 있지만, 이는 예시적인 것으로 상술한 내부 도체패턴(100) 형성 공정과 절연층(200) 적층 공정을 수회 반복할 경우, 제1 절연층(200a) 상에는 복수의 제1 내부 도체패턴(100a)과 복수의 제2 절연층(200b)이 형성될 수 있다.
한편, 제1 절연층(200a)의 상부와 하부의 가공방법은 동일하므로, 이하에서는 제1 절연층(200a)의 상부를 기준으로 설명한다.
도 5를 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 적층물 상에 유리층을 형성하는 단계를 포함한다.
적층물(LT)의 상면에 유리층(300)을 적층한다. 즉, 제2 절연층(200b) 상에 유리층(300)을 적층한다. 유리층(300)은 이형필름 상에 유리박판이 형성된 유리필름을 적층물(LT)에 라미네이션하고, 이형필름을 제거함으로써 형성될 수 있으나, 이에 제한되는 것은 아니고, 유리박판을 적층물(LT)에 직접 적층할 수도 있다.
도 6 및 도 7을 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 유리층에 외층 도체패턴과 비아를 형성하는 단계를 포함한다.
우선, 도 6에 도시된 바와 같이 제2 절연층(200b)과 유리층(300)을 관통하는 비아홀(VH)을 가공한다. 예로써, 비아홀(VH)은 레이저 가공법에 의해 형성될 수 있으나 이에 제한되는 것은 아니다.
다음으로, 비아홀(VH)의 표면과 유리층(300)의 상면을 따라 시드층이 형성되도록 무전해도금을 수행한다. 이 후, 시드층 상에 도금레지스트를 선택적으로 형성하고 시드층을 매개로 전해도금을 수행한 후 도금레지스트를 제거하고 시드층을 선택적으로 제거하여 유리층(300)에 외층 도체패턴(400)과 비아(500)가 형성된다(도 7). 이 경우, 비아(500), 외층 회로패턴(410) 및 외부 접속부(420)는 동일한 도금공정을 통해 동시에 형성되거나 수회의 도금공정을 통해 이시에 형성될 수 있다.
한편, 상술한 것은 외층 도체패턴(400)과 비아(500)를 형성하는 예시적인 방법으로 서브트랙티브법 및/또는 MSAP 공법 등을 통해 외층 도체패턴(400)이 형성될 수도 있다.
도 8을 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 외부 접속부(420) 상에 솔더볼(SB)을 형성하는 단계를 포함한다. 솔더볼(SB)은 마이크로 솔더볼과 마스크를 이용해 외부 접속부(420) 상에 형성될 수도 있고, BSP(Blue Stencil Printing)법을 이용해 인쇄되어 외부 접속부(420) 상에 형성될 수도 있다.
한편, 도면에는 도시되지 않았으나, 본 실시예에 따른 인쇄회로기판의 제조방법은 외부 접속부(420) 상에 솔더볼(SB)을 형성하는 단계 이전에, 외층 도체패턴(400) 상에 솔더레지스트층을 형성하는 단계를 포함할 수 있다. 솔더레지스트층에는 포토리쏘그래피 공정 또는 레이저 공정에 의해 솔더볼(SB)이 형성될 영역에 개구(opening)가 형성될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
IV: 이너비아
SB: 솔더볼
VH: 비아홀
LT: 적층물
100: 내층 도체패턴
100a: 제1 내층 도체패턴
100b: 제2 내층 도체패턴
200: 절연층
200a: 제1 절연층
200b: 제2 절연층
200c: 제3 절연층
300: 유리층
400: 외층 도체패턴
410: 외층 회로패턴
420: 외부 접속부
421: 접속패드
422: 금속 포스트
500: 비아
600: 홈
700: 전자소자
1000, 2000, 3000: 인쇄회로기판

Claims (6)

  1. 내층 도체패턴;
    상기 내층 도체패턴을 커버하는 복수의 절연층;
    복수의 상기 절연층 중 최외층의 상기 절연층 상에 형성되는 유리층;
    상기 유리층 상에 형성되고, 외층 회로패턴과 외부 접속부를 포함하는 외층 도체패턴; 및
    상기 내층 도체패턴과 상기 외층 도체패턴을 전기적으로 연결하도록 상기 유리층을 관통하는 비아;
    를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 유리층의 열팽창계수는 상기 절연층의 열팽창계수보다 낮은 인쇄회로기판.
  3. 제1항에 있어서,
    상기 유리층은,
    상기 절연층의 일면과 상기 절연층의 일면에 대향하는 상기 절연층의 타면 상에 각각 형성되는, 인쇄회로기판.
  4. 제1항에 있어서,
    상기 외부 접속부는 상기 비아와 연결되는 접속패드인, 인쇄회로기판.
  5. 제1항에 있어서,
    상기 외부 접속부는 상기 비아와 연결되는 금속 포스트인, 인쇄회로기판.
  6. 제1항에 있어서,
    상기 유리층에 형성되는 홈; 및
    상기 홈에 배치되는 전자소자;
    를 더 포함하는 인쇄회로기판.
KR1020150190239A 2015-12-30 2015-12-30 인쇄회로기판 KR20170079542A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150190239A KR20170079542A (ko) 2015-12-30 2015-12-30 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190239A KR20170079542A (ko) 2015-12-30 2015-12-30 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20170079542A true KR20170079542A (ko) 2017-07-10

Family

ID=59355210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190239A KR20170079542A (ko) 2015-12-30 2015-12-30 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20170079542A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114128409A (zh) * 2019-07-15 2022-03-01 Lg 伊诺特有限公司 印刷电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114128409A (zh) * 2019-07-15 2022-03-01 Lg 伊诺特有限公司 印刷电路板

Similar Documents

Publication Publication Date Title
US7122901B2 (en) Semiconductor device
US20120012379A1 (en) Printed circuit board
KR20080074030A (ko) 다층 배선 기판의 제조 방법
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI543676B (zh) 印刷電路板及其製造方法
KR20170037331A (ko) 인쇄회로기판 및 그 제조방법
CN107393899B (zh) 芯片封装基板
US9185806B2 (en) Method for manufacturing printed wiring board and printed wiring board
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR100990576B1 (ko) 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20100236822A1 (en) Wiring board and method for manufacturing the same
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
JP3856743B2 (ja) 多層配線基板
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR20190012056A (ko) 리지드 플렉서블 인쇄회로기판 및 그 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20170072013A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR20170079542A (ko) 인쇄회로기판
US20210185806A1 (en) Printed circuit board