JP6798076B2 - エンベデッド基板及びエンベデッド基板の製造方法 - Google Patents

エンベデッド基板及びエンベデッド基板の製造方法 Download PDF

Info

Publication number
JP6798076B2
JP6798076B2 JP2016001026A JP2016001026A JP6798076B2 JP 6798076 B2 JP6798076 B2 JP 6798076B2 JP 2016001026 A JP2016001026 A JP 2016001026A JP 2016001026 A JP2016001026 A JP 2016001026A JP 6798076 B2 JP6798076 B2 JP 6798076B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
electronic element
embedded substrate
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016001026A
Other languages
English (en)
Other versions
JP2016134622A (ja
Inventor
リー ジョーン−スン
リー ジョーン−スン
リー ヨン−サム
リー ヨン−サム
アン セオク−ファン
アン セオク−ファン
チョ ジェ−ホーン
チョ ジェ−ホーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016134622A publication Critical patent/JP2016134622A/ja
Application granted granted Critical
Publication of JP6798076B2 publication Critical patent/JP6798076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、エンベデッド基板及びエンベデッド基板の製造方法に関する。
携帯電話を始めとするＩＴ分野の電子機器に対する多機能化の要求に伴い、軽薄短小化が進んでおり、このような技術的要求に応えるべく、ＩＣ、半導体チップ、能動素子、及び受動素子などの電子部品を基板内に挿入するための技術が要求されている。これにより、近年、様々な方式で基板内に部品を内蔵する技術が開発されている。
一般の部品内蔵基板は、通常、基板の絶縁層にキャビティを形成し、そのキャビティ内に各種素子、ＩＣ、及び半導体チップなどの電子部品を挿入する。その後、キャビティの内部及び電子部品が挿入された絶縁層上にプリプレグなどの接着性樹脂を塗布する。このように接着性樹脂を塗布することで、電子部品を固定させるとともに絶縁層を形成する。
米国特許第７８８６４３３号明細書
本発明の一側面は、モールディング材の流れ性を向上させることができるエンベデッド基板及びエンベデッド基板の製造方法を提供する。
本発明の他の側面は、位置ずれによる短絡を低減することができるエンベデッド基板及びエンベデッド基板の製造方法を提供する。
本発明の一実施例によれば、絶縁層と、絶縁層の内部に形成された第１回路層と、絶縁層の内部に形成され、第１回路層の上部に形成された第２回路層と、絶縁層の内部で第２回路層の側面から離隔するように配置された第１電子素子と、第１回路層と第２回路層または第１電子素子との間に形成された金属フィラーと、絶縁層の内部に形成され、第２回路層の上部に形成された第１ビアと、を含むエンベデッド基板が提供される。
絶縁層は、第１回路層の下面及び第１ビアの上面を外部に露出させる。
絶縁層の上部及び下部に形成される保護層をさらに含む。
本発明の他の実施例によれば、キャリア基板に第１回路層を形成するステップと、第１回路層の上部に金属フィラーを形成するステップと、第１回路層と金属フィラーを埋め込み、金属フィラーの上面が外部に露出するように第１絶縁層を形成するステップと、一部の金属フィラーの上部に第２回路層を形成するステップと、外部に露出した金属フィラーの上部に第１電子素子を配置するステップと、第２回路層及び第１電子素子を埋め込む第２絶縁層を形成するステップと、第２回路層の上部に形成され、第２絶縁層を貫通する第１ビアを形成するステップと、キャリア基板を除去するステップと、を含むエンベデッド基板の製造方法が提供される。
第１絶縁層を形成するステップは、第１回路層及び金属フィラーを埋め込む第１絶縁層を形成するステップと、金属フィラーの上面が外部に露出するように第１絶縁層を研磨するステップと、を含む。
キャリア基板を除去するステップの後に、第１絶縁層の下部及び第２絶縁層の上部に保護層を形成するステップをさらに含む。
本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明により、より明らかになる。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはいけなく、発明者がその発明を最善の方法で説明するために用語の概念を適宜定義できるという原則に基づいて、本発明の技術的思想に符合する意味及び概念として解釈されるべきである。
本発明の実施例に係るエンベデッド基板を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示すフローチャートである。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係るエンベデッド基板の製造方法を示す例示図である。 本発明の実施例に係る電子素子が実装されたエンベデッド基板を示す例示図である。
本発明の目的、特定の利点及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになる。本明細書において、各図面の構成要素に参照番号を付するにあたり、同一の構成要素には、たとえ他の図面上に示されていても、できるだけ同一の番号を付するようにしていることに留意しなければならない。また、「第１」、「第２」、「一面」、「他面」などの用語は、１つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語により限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨をかえって不明にすると判断される、関連のある公知技術についての詳細な説明は省略する。
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１は、本発明の実施例に係るエンベデッド基板を示す例示図である。
図１を参照すると、本発明の実施例に係るエンベデッド基板１００は、絶縁層１３０、第１回路層１１０、金属フィラー１２０、第２回路層１４０、第１ビア１８１、第１電子素子１５０、第２ビア１８２、及び保護層１９０を含む。
本発明の実施例によれば、絶縁層１３０は、第１絶縁層１３１と第２絶縁層１３２とに分けられる。本発明の実施例によれば、第２絶縁層１３２は、第１絶縁層１３１の上部に形成される。
本発明の実施例によれば、第１絶縁層１３１及び第２絶縁層１３２は、通常層間絶縁素材として用いられる複合高分子樹脂で形成される。例えば、第１絶縁層１３１及び第２絶縁層１３２は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成される。しかし、本発明において第１絶縁層１３１及び第２絶縁層１３２を形成するものが、これに限定されることはない。本発明の実施例に係る第１絶縁層１３１及び第２絶縁層１３２は、回路基板分野での公知の絶縁材から選択して形成されることができる。
本発明の実施例によれば、第１回路層１１０は、第１絶縁層１３１の内部に形成される。また、第１回路層１１０は、第１絶縁層１３１の下面に形成され、第１回路層１１０の下面は、第１絶縁層１３１の下面から外部に露出される。例えば、第１回路層１１０の下面は、第１絶縁層１３１の下面と同一平面に位置することができる。
本発明の実施例によれば、第１回路層１１０は、銅で形成される。しかし、第１回路層１１０の材料が銅に限定されることはなく、回路基板分野で用いられる伝導性材質であればいずれも使用できる。
本発明の実施例によれば、金属フィラー１２０は、第１絶縁層１３１の内部に形成され、第１回路層１１０の上部に形成される。この際、金属フィラー１２０は、第１絶縁層１３１を貫通するように形成される。このように形成された金属フィラー１２０は、第１回路層１１０に接合されて互いに電気的に接続する。
本発明の実施例によれば、金属フィラー１２０としては、回路基板分野で用いられる伝導性材質であればいずれも使用できる。例えば、金属フィラー１２０は、銅で形成される。
本発明の実施例によれば、第２回路層１４０は、第１絶縁層１３１の上部に形成され、第２回路層１４０に埋め込まれるように形成される。また、第２回路層１４０は、複数の金属フィラー１２０のうち一部の金属フィラー１２０の上部に形成される。このように形成された第２回路層１４０は、金属フィラー１２０に接合されて互いに電気的に接続する。すなわち、第１回路層１１０と、第１回路層１１０の上部に形成された第２回路層１４０とは、その間に形成された金属フィラー１２０を介して互いに電気的に接続する。
本発明の実施例によれば、第２回路層１４０は、接合する金属フィラー１２０の上面や第１ビア１８１の下面よりも大きい直径を有するように形成される。本発明の実施例によれば、第２回路層１４０により放熱機能が向上する。また、第２回路層１４０の厚みが厚いほど放熱機能がさらに向上する。
本発明の実施例によれば、第２回路層１４０は、回路基板分野で用いられる伝導性材質であればいずれも使用して形成することができる。例えば、第２回路層１４０は、銅で形成される。
本発明の実施例によれば、第１ビア１８１は、第２絶縁層１３２の内部に形成され、第２回路層１４０の上部に形成される。この際、第１ビア１８１は、第２絶縁層１３２を貫通するように形成される。また、第１ビア１８１の上面は、第２絶縁層１３２の上面から外部に露出される。例えば、第１ビア１８１の上面は、第２絶縁層１３２の上面と同一平面に位置することができる。このように形成された第１ビア１８１は、第２回路層１４０に接合されて互いに電気的に接続する。
本発明の実施例によれば、第１ビア１８１は、回路基板分野で用いられる伝導性材質であればいずれも使用して形成することができる。例えば、第１ビア１８１は、銅で形成される。
本発明の実施例によれば、第１電子素子１５０は、第２絶縁層１３２の内部で第２回路層１４０の側面から離隔して配置される。また、第１電子素子１５０は、金属フィラー１２０の上部に形成され、金属フィラー１２０と電気的に接続する。すなわち、第１回路層１１０と、第１回路層１１０の上部に配置された第１電子素子１５０とは、その間に形成された金属フィラー１２０を介して互いに電気的に接続する。この際、第１電子素子１５０と金属フィラー１２０との間に接着剤１６０が形成されてもよい。ここで、接着剤１６０は、ソルダのように、回路基板分野で用いられる伝導性接着材質で形成される。若し、金属フィラー１２０と第１電子素子１５０とを絶縁する必要がある場合は、接着剤１６０としては、エポキシ樹脂のように、回路基板分野で用いられる非伝導性接着材質で形成される。接着剤１６０または金属フィラー１２０に接合される部分は第１電子素子１５０の電極である。
本発明の実施例によれば、第１電子素子１５０は、ＭＬＣＣである。しかし、第１電子素子１５０がＭＬＣＣに限定されることはなく、回路基板分野で用いられるもので、回路基板に実装及び内蔵できるものであればいずれでもよい。
本発明の実施例によれば、第２ビア１８２は、第２絶縁層１３２の内部に形成され、第１電子素子１５０の上部に形成される。この際、第２ビア１８２は、第２絶縁層１３２を貫通するように形成される。このように形成された第２ビア１８２は、第１電子素子１５０に接合されて互いに電気的に接続する。ここで、第２ビア１８２に接合される部分は、第１電子素子１５０の電極である。
本発明の実施例によれば、第２ビア１８２は、回路基板分野で用いられる伝導性材質であればいずれも使用して形成することができる。例えば、第２ビア１８２は、銅で形成される。
本発明の実施例によれば、保護層１９０は、第１絶縁層１３１の下部に形成されて、第１回路層１１０を保護するように形成される。また、保護層１９０は、第２絶縁層１３２の上部に形成されて、第１ビア１８１及び第２ビア１８２を保護するように形成される。
本発明の実施例に係る保護層１９０は、外部部品との電気的接続のためにソルダリング（Ｓｏｌｄｅｒｉｎｇ）が行われる場合、第１回路層１１０、第１ビア１８１及び第２ビア１８２にソルダが塗布されることを防止する。また、保護層１９０は、第１回路層１１０、第１ビア１８１及び第２ビア１８２が外部に露出されて酸化及び腐食することを防止する。例えば、外部部品（図示せず）は、電子素子、基板などであり得る。
本発明の実施例によれば、保護層１９０は、外部部品に電気的に接続する領域が外部に露出するように形成される。例えば、保護層１９０は、第１回路層１１０、第１ビア１８１及び第２ビア１８２のうち外部部品に電気的に接続する部分があれば、当該領域を外部に露出させる。
本発明の実施例によれば、保護層１９０は、耐熱性被覆材料で形成される。例えば、保護層１９０は、ソルダレジストで形成されることができる。
本発明の実施例によれば、保護層１９０を形成するステップは、当業者の選択により省略可能である。
本発明の実施例によれば、エンベデッド基板１００において第１回路層１１０は、第１絶縁層１３１に埋め込まれ、第１ビア１８１及び第２ビア１８２は、第２絶縁層１３２に埋め込まれるように形成される。すなわち、第１回路層１１０、第１ビア１８１及び第２ビア１８２は、埋め込みパターンである。したがって、従来の突出パターンを有する基板に比べて薄い厚さを有する。
また、保護層１９０を形成する場合、本発明の実施例に係るエンベデッド基板１００に形成された保護層１９０の上面は、突出パターンを有する基板に形成された保護層よりも低い高さを有する。このため、エンベデッド基板１００の上部に電子素子（図示せず）が実装される場合、突出パターンを有する基板に比べて、電子素子と保護層１９０との間の間隔が大きい。また、電子素子の実装後に流入されるモールディング材は、銅よりも保護層１９０であるソルダレジストとの密着力が大きい。そのため、電子素子と保護層１９０との間の間隔が小さいと、モールディング材は保護層１９０に、より密着し、電子素子と基板との間にボイド（ｖｏｉｄ）が発生する。しかし、本発明の実施例に係るエンベデッド基板１００は、埋め込みパターンにより、保護層１９０と電子素子との間の間隔が大きくなるため、突出パターンを有する基板に比べてモールディング材の流れ性が向上する。
図２は、本発明の実施例に係るエンベデッド基板の製造方法を示すフローチャートである。
図３から図１７は、本発明の実施例に係るエンベデッド基板の製造方法を示す工程図である。
図２の本発明の実施例に係るエンベデッド基板の製造方法のフローチャートについては、図３から図１７の工程図を参考して説明する。
図３及び図４を参照すると、キャリア基板２００に第１回路層１１０を形成する（図２のＳ１１０参照）。
先ず、図３に示すように、キャリア基板２００が提供される。
本発明の実施例に係るキャリア基板２００は、本発明に係るエンベデッド基板の絶縁層及び回路層を形成する際に、これらを支持するための構成である。
本発明の実施例によれば、キャリア基板２００は、キャリアコア２１０の上面及び下面にそれぞれキャリア金属層２２０が積層された構造を有する。
本発明の実施例によれば、キャリアコア２１０は、絶縁材質で形成される。しかし、キャリアコア２１０の材質が絶縁材質に限定されることはなく、金属材質または絶縁層と金属層とが１層以上積層された構造を有することができる。
また、キャリア金属層２２０は、銅（Ｃｕ）で形成される。しかし、キャリア金属層２２０の材質が銅に限定されることはなく、回路基板分野で用いられる伝導性物質であればいずれも適用できる。
本発明の実施例によれば、キャリア基板２００の下部にも、上部の工程と同様の工程を行ってエンベデッド基板を製造することができる。したがって、本発明の実施例に係るエンベデッド基板の製造方法を説明するにあたり、キャリア基板２００の上部を例示にして説明し、キャリア基板２００の下部については、上部の工程と同様の工程が行なわれるので、その説明及び図面符号を省略する。
また、本発明の実施例によれば、キャリア基板２００は、キャリアコア２１０の上面及び下面にそれぞれ１層のキャリア金属層２２０が形成されたものとして示されているが、これは説明の便宜と理解を容易にするためのものであって、キャリア基板２００の構造がこれに限定されることではない。例えば、キャリア基板２００は、キャリアコア２１０の上面及び下面にそれぞれ２層のキャリア金属層２２０が形成されてもよい。また、２層のキャリア金属層２２０の間に離型層（図示せず）が形成され、以後に、該離型層（図示せず）を基準にして２層のキャリア金属層２２０が分離され、キャリア基板２００が除去されることも可能である。このように、キャリア基板２００は、当技術分野で公知のものであればいずれも使用できる。
図４を参照すると、第１回路層１１０が形成される。
本発明の実施例によれば、第１回路層１１０は、キャリア基板２００のキャリア金属層２２０に形成される。
本発明の実施例によれば、第１回路層１１０は、テンティング法（Ｔｅｎｔｉｎｇ Ｐｒｏｃｅｓｓ）、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｙ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの回路基板分野で用いられる回路パターン形成工法により形成される。また、第１回路層１１０は、伝導性物質で形成される。例えば、第１回路層１１０は、銅で形成される。しかし、第１回路層１１０の材質が銅に限定されることはなく、回路基板分野で用いられる伝導性物質であれば制限されずに適用できる。
図５から図７を参照すると、第１回路層１１０の上部に金属フィラー１２０が形成される（図２のＳ１２０参照）。
図５を参照すると、メッキレジスト３００が形成される。
本発明の実施例によれば、メッキレジスト３００は、キャリア基板２００及び第１回路層１１０の上部に形成される。また、メッキレジスト３００は、第１回路層１１０の上面を外部に露出させるメッキ開口部３１０を含む。
図６を参照すると、金属フィラー１２０が形成される。
本発明の実施例によれば、メッキレジスト３００のメッキ開口部３１０に電解メッキが行われる。電解メッキにより、メッキ開口部３１０は伝導性物質で充填され、金属フィラー１２０が形成される。
本発明の実施例によれば、金属フィラー１２０を形成する方法は、電解メッキに限定されることはない。すなわち、金属フィラー１２０は、メッキ開口部３１０を伝導性物質で充填できる方法であればいずれの方法を用いてもよい。
また、本発明の実施例によれば、金属フィラー１２０は、回路基板分野で用いられる伝導性物質で形成される。例えば、金属フィラー１２０は、銅で形成される。
このように形成された金属フィラー１２０は、第１回路層１１０に接合されて互いに電気的に接続する。
本発明の実施例によれば、金属フィラー１２０は、外部に露出された第１回路層１１０に形成されるので、第１回路層１１０との位置ずれ（ｍｉｓａｌｉｇｎｍｅｎｔ）を防止することができる。また、第１回路層１１０と金属フィラー１２０との位置ずれが発生しても第１回路層１１０の直径が金属フィラー１２０よりも大きいため、短絡が生じる可能性が低減する。
図７を参照すると、図６に示されたメッキレジスト３００が除去される。
図８及び図９を参照すると、第１回路層１１０と金属フィラー１２０とを埋め込む第１絶縁層１３１が形成される（図２のＳ１３０参照）。
図８を参照すると、第１絶縁層１３１が形成される。
本発明の実施例によれば、第１絶縁層１３１は、キャリア基板２００の上部に形成され、第１回路層１１０と金属フィラー１２０とを埋め込むように形成される。ここで、第１絶縁層１３１の上面と金属フィラー１２０の上面とが同一線上に位置するように形成されてもよく、または、第１絶縁層１３１は、図８に示すように金属フィラー１２０の上面を覆うように形成されてもよい。
本発明の実施例によれば、第１絶縁層１３１は、フィルムタイプであって、キャリア基板２００の上部に積層された後に加圧及び加熱する方法で形成されてもよく、または第１絶縁層１３１は、液状タイプであって、キャリア基板２００の上部に塗布される方法で形成されてもよい。
本発明の実施例によれば、第１絶縁層１３１は、上述した方法だけでなく、回路基板分野における絶縁層を形成する方法であればいずれの方法を用いてもよい。
本発明の実施例によれば、第１絶縁層１３１は、通常層間絶縁素材として用いられる複合高分子樹脂で形成される。例えば、第１絶縁層１３１は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）、及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成される。しかし、本発明に係る第１絶縁層１３１を形成する物質がこれに限定されることはない。本発明の実施例に係る第１絶縁層１３１は、回路基板分野で公知の絶縁材から選択して形成することができる。
図９を参照すると、第１絶縁層１３１が研磨される。
本発明の実施例によれば、第１絶縁層１３１を研磨して金属フィラー１２０の上面が外部に露出するようにできる。
図１０を参照すると、一部の金属フィラー１２０の上部に第２回路層１４０が形成される（図２のＳ１４０参照）。
図１０を参照すると、第２回路層１４０は、複数の金属フィラー１２０のうち一部の金属フィラー１２０の上部に形成される。
本発明の実施例によれば、第２回路層１４０は、第１電子素子（図示せず）が配置されない領域に形成される。すなわち、第２回路層１４０が形成されていない領域は、後に第１電子素子（図示せず）が配置される領域である。
本発明の実施例によれば、第２回路層１４０は、テンティング法（Ｔｅｎｔｉｎｇ Ｐｒｏｃｅｓｓ）、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｙ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの回路基板分野で用いられる回路パターン形成工法で形成される。また、第２回路層１４０は、伝導性物質で形成される。例えば、第２回路層１４０は、銅で形成される。しかし、第２回路層１４０の材質が銅に限定されることはなく、回路基板分野で用いられる伝導性物質であれば制限されずに適用できる。
このように形成された第２回路層１４０は、金属フィラー１２０に接合されて互いに電気的に接続する。
本発明の実施例によれば、第２回路層１４０は、外部に露出された金属フィラー１２０の上面に形成される。このため、第２回路層１４０の形成される正確な位置は、露出された金属フィラー１２０により確認できる。また、第２回路層１４０は、金属フィラー１２０に比べて大きい直径を有するように形成される。したがって、第２回路層１４０と金属フィラー１２０との間に位置ずれが発生しても、互いに電気的に短絡（ｓｈｏｒｔ）する不良が低減する。
図１０に示すように、第２回路層１４０は、第１回路層１１０に比べて厚い厚みを有するように形成されたことを例に挙げて示した。第２回路層１４０が厚く形成されることにより、回路信号の伝送の信頼性が向上すると共に放熱機能も向上する。しかし、第２回路層１４０が、必ずしも第１回路層１１０よりも厚く形成される必要はなく、第２回路層１４０の厚みは、当業者の選択により変更可能である。
図１１を参考すると、第１電子素子１５０が配置される（図２のＳ１５０参照）。本発明の実施例によれば、第１電子素子１５０は、第２回路層１４０が形成されていない金属フィラー１２０の上部に形成される。この際、金属フィラー１２０の上面が外部に露出されているので、金属フィラー１２０が形成された位置を確認し、第１電子素子１５０を正確な位置に配置することができる。
本発明の実施例によれば、第１電子素子１５０は、ＭＬＣＣである。しかし、第１電子素子１５０の種類がＭＬＣＣに限定されることはなく、回路基板分野で用いられるものであって、回路基板に実装及び内蔵できるものであればいずれでもよい。
本発明の実施例によれば、第１電子素子１５０と金属フィラー１２０との間に接着剤１６０を介在することも可能である。ここで、接着剤１６０としては、回路基板分野で用いられる接着剤であればいずれでもよい。
本発明の実施例によれば、接着剤１６０は、伝導性材質の接着剤で形成される。例えば、接着剤１６０は、ソルダ（ｓｏｌｄｅｒ）で形成される。このように形成された接着剤１６０により、第１電子素子１５０と金属フィラー１２０とが互いに電気的に接続する。若し、金属フィラー１２０と第１電子素子１５０とを電気的に絶縁する必要がある場合は、接着剤１６０は、エポキシ樹脂のように非伝導性材質で形成されることも可能である。
本発明の実施例によれば、接着剤１６０は、当業者の選択により形成されるか、または省略することが可能である。
本発明の実施例によれば、外部に露出された金属フィラー１２０により、第１電子素子１５０が配置される位置を確認できるので、従来のキャビティ形成工程が不要となり、省略可能となる。したがって、キャビティ形成工程で発生する各種副資材やコストが低減する。
図１２を参照すると、第２回路層１４０及び第１電子素子１５０を埋め込む第２絶縁層が形成される（図２のＳ１６０参照）。
本発明の実施例によれば、第２絶縁層１３２は、第１絶縁層１３１の上部に形成され、第２回路層１４０及び第１電子素子１５０を埋め込むように形成される。この際、第２絶縁層１３２の上面には金属層１７０が形成されている。すなわち、第２絶縁層１３２と金属層１７０とで構成された片面の金属積層板が第１絶縁層１３１の上部に積層される。
本発明の実施例によれば、第２絶縁層１３２は、通常層間絶縁素材として用いられる複合高分子樹脂で形成される。例えば、第２絶縁層１３２は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成される。しかし、本発明に係る第２絶縁層１３２を形成する物質がこれに限定されることはない。本発明の実施例に係る第２絶縁層１３２は、回路基板分野で公知の絶縁材から選択して形成することができる。
また、本発明の実施例によれば、金属層１７０は、銅で形成される。しかし、金属層１７０の材質が銅に限定されることはなく、回路基板分野で用いられる金属であればいずれでも使用できる。
本発明の実施例では、第２絶縁層１３２を形成するために片面の金属積層板を積層するが、第２絶縁層１３２を形成する方法がこれに限定されることはない。すなわち、第２絶縁層１３２は、金属層１７０を省略して形成されることができる。例えば、第２絶縁層１３２は、フィルムタイプで第１絶縁層１３１の上部に積層された後、加圧及び加熱する方法で形成されることができる。また、第２絶縁層１３２は、液状タイプで第１絶縁層１３１の上部に塗布される方法で形成されることができる。本発明の実施例によれば、第２絶縁層１３２は上述した方法だけでなく、回路基板分野で絶縁層を形成する方法であればいずれも適用できる。
図１３及び図１４に示すように、第２回路層１４０の上部に第１ビア１８１が形成される（図２のＳ１７０参照）。
図１３に示すように、第２絶縁層１３２に第１ビアホール１７５が形成される。
本発明の実施例によれば、第１ビアホール１７５は、第２回路層１４０の上部に形成され、第２絶縁層１３２及び金属層１７０を貫通するように形成される。したがって、第１ビアホール１７５により第２回路層１４０の上面の一部が外部に露出する。
本発明の実施例によれば、第１ビアホール１７５は、レーザー加工方法により形成される。しかし、第１ビアホール１７５を形成する方法が、レーザー加工方法に限定されることはなく、回路基板分野で金属と絶縁層を加工する方法であればいずれも適用できる。
本発明の実施例によれば、第２絶縁層１３２に第２ビアホール１７６が形成される。本発明の実施例によれば、第２ビアホール１７６は、第１電子素子１５０の上部に形成され、第２絶縁層１３２及び金属層１７０を貫通するように形成される。したがって、第２ビアホール１７６により第１電子素子１５０の上面の一部が外部に露出される。ここで、露出される第１電子素子１５０は、電極に該当する部分である。
本発明の実施例によれば、第２ビアホール１７６は、第１ビアホール１７５と同様のレーザー加工方法により形成される。しかし、第２ビアホール１７６を形成する方法が、レーザー加工方法に限定されることはなく、回路基板分野で金属と絶縁層を加工する方法であればいずれも適用できる。
図１４を参照すると、第１ビア１８１が形成される。
本発明の実施例によれば、第１ビアホール１７５に、回路基板分野で用いられる伝導性物質を充填することで第１ビア１８１を形成する。例えば、第１ビア１８１は、銅で形成される。
本発明の実施例によれば、第１ビア１８１は、電解メッキ方法により形成される。しかし、第１ビア１８１を形成する方法が電解メッキに限定されることはない。すなわち、第１ビア１８１は、第１ビアホール１７５を伝導性物質で充填する方法であればいずれも適用できる。
このように形成された第１ビア１８１は、第２回路層１４０に接合されて電気的に接続する。
本発明の実施例によれば、第２ビアホール１７６に第２ビア１８２が形成される。本発明の実施例によれば、第２ビア１８２は、回路基板分野で用いられる伝導性物質を第２ビアホール１７６に充填することで形成される。
本発明の実施例によれば、第２ビア１８２は、電解メッキ方法により形成される。しかし、第２ビア１８２を形成する方法が電解メッキに限定されることはない。すなわち、第２ビア１８２は、第２ビアホール１７６を伝導性物質で充填する方法であればいずれも適用できる。
このように形成された第２ビア１８２は、第１電子素子１５０に電気的に接続する。
本発明の実施例によれば、第１ビア１８１は、第２回路層１４０の一部を外部に露出させた後に形成され、第２回路層１４０よりも小さい直径を有するように形成される。したがって、第１ビア１８１と第２回路層１４０との間の位置ずれによる短絡の発生が低減する。また第２ビア１８２も、第１電子素子１５０の一部が外部に露出され、第２ビア１８２を形成する位置を確認した後に形成できるので、位置ずれの発生が低減する。
本発明の実施例によれば、エンベデッド基板の製造方法は、パターンを形成するときに、外部に露出された下部のパターンを確認できるので、積層されるパターン間の位置合わせが向上する。
本発明の実施例において、パターンは、第１回路層１１０、第２回路層１４０、金属フィラー１２０、第１ビア１８１、及び第２ビア１８２である。
例えば、従来には貫通ビアを形成する場合、基板の上部と下部に同時にビアホールを加工する。このとき、基板の歪みなどによる変形のために、上部と下部にそれぞれ形成されたビアホール間の位置ずれが発生し、これは電気的短絡の原因となる。
しかし、本発明の実施例によれば、貫通ビアである、第１回路層１１０に金属フィラー１２０、第２回路層１４０に第１ビア１８１を形成するとき、下部に形成されている各パターンが外部に露出されているので、形成される位置を確認した後に積層することができる。また、第２回路層１４０は、金属フィラー１２０の上面や第１ビア１８１の下面よりも大きい直径を有するように形成される。このため、各パターン間の位置ずれが発生しても短絡が生じることを防止できる。したがって、本発明の実施例によれば、従来のような位置ずれが発生しても短絡の問題が低減する。
図１５及び図１６を参照すると、キャリア基板２００が除去される（図２のＳ１８０参照）。
図１５を参照すると、キャリアコア２１０が除去される。
本発明の実施例によれば、キャリアコア２１０とキャリア金属層２２０とを分離する。これにより、キャリアコア２１０は除去され、キャリア金属層２２０は第１絶縁層１３１の下面に接着された状態で残される。
図１６を参照すると、キャリア金属層２２０及び金属層１７０が除去される。
本発明の実施例によれば、第１絶縁層１３１の下面に形成されたキャリア金属層（図１５の２２０）を除去して第１回路層１１０を外部に露出させる。また、第２絶縁層１３２の上面に形成された金属層（図１５の１７０）を除去して第１ビア１８１及び第２ビア１８２を外部に露出させる。
本発明の実施例によれば、キャリア金属層（図１５の２２０）及び金属層（図１５の１７０）は、クィックエッチング（ｑｕｉｃｋ ｅｔｃｈｉｎｇ）方法またはフラッシュエッチング（ｆｌａｓｈ ｅｔｃｈｉｎｇ）方法により除去される。または、キャリア金属層（図１５の２２０）及び金属層（図１５の１７０）は、研磨工程により除去されることも可能である。キャリア金属層（図１５の２２０）及び金属層（図１５の１７０）を除去する方法は、上述した方法に限定されず、回路基板分野で金属を除去する方法であればいずれも適用できる。
このように、キャリア基板２００が除去されることで、２つのエンベデッド基板１００が形成される。
図１７を参照すると、保護層１９０が形成される。
本発明の実施例によれば、保護層１９０は、第１絶縁層１３１の下部に形成され、第１回路層１１０を保護する。また保護層１９０は、第２絶縁層１３２の上部に形成され、第１ビア１８１及び第２ビア１８２を保護する。
本発明の実施例に係る保護層１９０は、外部部品との電気的接続のためのソルダリング（Ｓｏｌｄｅｒｉｎｇ）が行われるとき、第１回路層１１０、第１ビア１８１及び第２ビア１８２にソルダが塗布されることを防止する。また保護層１９０は、第１回路層１１０、第１ビア１８１及び第２ビア１８２が外部に露出して酸化及び腐食することを防止する。
本発明の実施例によれば、保護層１９０は、外部部品との電気的接続のための領域が外部に露出するように形成される。例えば、保護層１９０は、第１回路層１１０、第１ビア１８１及び第２ビア１８２のうち外部部品と電気的に接続する部分があれば、当該領域を外部に露出させる。
本発明の実施例によれば、保護層１９０は、耐熱性被覆材料で形成される。例えば、保護層１９０は、ソルダレジストで形成することができる。
本発明の実施例によれば、保護層１９０を形成するステップは、当業者の選択により省略可能である。
本発明の実施例に係るエンベデッド基板の製造方法によれば、第１回路層１１０は、第１絶縁層１３１に埋め込まれ、第１ビア１８１及び第２ビア１８２は、第２絶縁層１３２に埋め込まれるように形成される。すなわち、エンベデッド基板１００は、埋め込みパターンを有するように形成される。したがって、保護層１９０を形成する場合、本発明の実施例に係るエンベデッド基板１００に形成された保護層１９０の上面は、突出パターンを有する基板に形成された保護層よりも低い高さを有する。すなわち、本発明の実施例に係るエンベデッド基板１００は、突出パターンを有する基板よりも薄い厚さで形成できる。
図１８は、本発明の実施例に係る電子素子が実装されたエンベデッド基板を示す例示図である。
本発明の実施例によれば、第１電子素子１５０が内蔵されたエンベデッド基板１００の上部に第２電子素子１５５が実装される。ここで、エンベデッド基板１００は、図１のエンベデッド基板１００である。したがって、エンベデッド基板１００に関する詳細な説明は省略する。
本発明の実施例によれば、第２電子素子１５５の下部には接続パターン１５７が形成される。接続パターン１５７は、第２電子素子１５５の下面に形成され、外部（下部）に突出するように形成される。
本発明の実施例によれば、接続パターン１５７は、回路基板分野で用いられる伝導性物質で形成される。例えば、接続パターン１５７は、銅で形成される。
本発明の実施例によれば、第２電子素子１５５がエンベデッド基板１００の上部に実装されると、接続パターン１５７は、第１ビア１８１の上部に位置することになる。このとき、接続パターン１５７と第１ビア１８１とは、ソルダボールのような第１外部接続端子１９７により互いに電気的に接続する。または接続パターン１５７と第１ビア１８１とは、直接接触して電気的に接続することも可能である。
本発明の実施例によれば、エンベデッド基板１００の第１絶縁層１３１の下部には第２外部接続端子１９９が形成される。第２外部接続端子１９９は、保護層１９０により外部に露出した第１回路層１１０の下部に形成される。第２外部接続端子１９９は、第１回路層１１０と接触して電気的に接続する。
本発明の実施例によれば、第１外部接続端子１９７及び第２外部接続端子１９９は、エンベデッド基板１００と外部部品とを電気的に接続する構成要素である。例えば、第１外部接続端子１９７及び第２外部接続端子１９９は、ソルダボールである。
本発明の実施例では、第２電子素子１５５が外部に突出するように形成された場合の接続パターン１５７を例示して説明したが、第２電子素子１５５の構造は、これに限定されることはない。例えば、接続パターン１５７は、第２電子素子１５５の内部に形成されてもよく、または、第２電子素子１５５は、接続パターン１５７が省略されたものであってもよい。このとき、第２電子素子１５５の電極（図示せず）が第１外部接続端子１９７と直接接触することができる。
本発明の実施例によれば、第２電子素子１５５とエンベデッド基板１００との間にアンダーフィル（Ｕｎｄｅｒｆｉｌｌ）樹脂１９５が形成される。本発明の実施例によれば、アンダーフィル樹脂１９５は、第２電子素子１５５をエンベデッド基板１００に固定する接着剤の役割を果たすことができる。また、アンダーフィル樹脂１９５は、外部の衝撃から第２電子素子１５５及びエンベデッド基板１００を保護する役割を果たすことができる。本発明の実施例によれば、アンダーフィル樹脂１９５は、回路基板分野で公知のアンダーフィル材料であればいずれも使用できる。
本発明の実施例に係るエンベデッド基板１００は、上部に実装された第２電子素子１５５と保護層１９０との間の間隔が、突出パターンを有する基板の場合よりも大きい。第２電子素子１５５の実装後に流入されるアンダーフィル樹脂１９５の場合、保護層１９０であるソルダレジストとの密着力が銅よりも大きい。そのため、第２電子素子１５５と保護層１９０との間の間隔が小さいと、アンダーフィル樹脂１９５は、保護層１９０にさらに密着して、結局、第２電子素子１５５と基板との間にボイド（ｖｏｉｄ）が発生する。しかし、本発明の実施例に係るエンベデッド基板１００は、埋め込みパターンにより、保護層１９０と電子部品との間の間隔が大きいので、突出パターンを有する基板に比べてアンダーフィル樹脂１９５の流れ性が向上する。したがって、第２電子素子１５５とエンベデッド基板１００との間にボイドが発生することを防止できる。
本発明の実施例では、第２電子素子１５５がエンベデッド基板１００の上部に形成されたことを例示にして説明したが、第２電子素子１５５が実装される位置は、これに限定されない。すなわち、第２電子素子１５５は、エンベデッド基板１００の上部及び下部のうち少なくとも一方に実装される。ここで、エンベデッド基板１００の上部は、第２絶縁層１３２の上部であり、下部は、第１絶縁層１３１の下部である。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、本発明の技術的思想内で当該分野で通常の知識を有する者により、その変形や改良が可能であることは明らかである。
本発明の単純な変形や変更はすべて本発明の範囲に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
１００ エンベデッド基板
１１０ 第１回路層
１２０ 金属フィラー
１３０ 絶縁層
１３１ 第１絶縁層
１３２ 第２絶縁層
１４０ 第２回路層
１５０ 第１電子素子
１５５ 第２電子素子
１５７ 接続パターン
１６０ 接着剤
１７０ 金属層
１７５ 第１ビアホール
１７６ 第２ビアホール
１８１ 第１ビア
１８２ 第２ビア
１９０ 保護層
１９５ アンダーフィル樹脂
１９７ 第１外部接続端子
２００ キャリア基板
２１０ キャリアコア
２２０ キャリア金属層
３００ メッキレジスト
３１０ メッキ開口部

Claims (22)

  1. 第１絶縁層と、
    前記第１絶縁層の内部に配置された第１回路層と、
    前記第１絶縁層の上面上に配置された第２絶縁層と、
    前記第２絶縁層の内部に配置された第２回路層と、
    前記第２絶縁層の内部で前記第２回路層の側面から離隔するように配置された第１電子素子と、
    前記第１絶縁層の内部に、そして前記第１回路層と前記第２回路層または第１電子素子との間に配置された金属フィラーと、
    前記第２絶縁層の内部に、そして前記第２回路層の上面上に配置された第１ビアと、
    前記第２絶縁層の上面上に配置され、前記第１ビアの少なくとも一部をソルダが塗布されるために前記第２絶縁層から露出させる開口を有する第１保護層と、を含むエンベデッド基板。
  2. 前記第１絶縁層は、前記第１回路層の下面を外部に露出させ、前記第２絶縁層は前記第１ビアの上面を外部に露出させる、請求項１に記載のエンベデッド基板。
  3. 前記第１回路層の下面は、前記第１絶縁層の下面と同一平面に位置する請求項２に記載のエンベデッド基板。
  4. 前記第１ビアの上面は、前記第２絶縁層の上面と同一平面に位置する請求項２または請求項３に記載のエンベデッド基板。
  5. 前記金属フィラーは、前記第１回路層と、第２回路層及び第１電子素子のうち少なくとも１つとを電気的に接続するために形成された請求項１から請求項４のいずれか１項に記載のエンベデッド基板。
  6. 前記金属フィラーと第１電子素子との間に形成された接着剤をさらに含む請求項１から請求項５のいずれか１項に記載のエンベデッド基板。
  7. 絶縁層と、
    前記絶縁層の内部に形成された第１回路層と、
    前記絶縁層の内部に形成され、前記第１回路層の上部に形成された第２回路層と、
    前記絶縁層の内部で前記第２回路層の側面から離隔するように配置された第１電子素子と、
    前記第１回路層と前記第２回路層または第１電子素子との間に形成された金属フィラーと、
    前記絶縁層の内部に形成され、前記第２回路層の上部に形成された第１ビアと、を含み、
    前記金属フィラーと第１電子素子との間に形成された接着剤をさらに含み、
    前記接着剤は、前記金属フィラーと第１電子素子とを電気的に接続する、エンベデッド基板。
  8. 前記第２絶縁層の内部での前記第１電子素子の上部に形成され、前記第１電子素子と電気的に接続する第２ビアをさらに含む請求項１から請求項６のいずれか１項に記載のエンベデッド基板。
  9. 前記第２絶縁層は、前記第２ビアの上面を外部に露出する請求項８に記載のエンベデッド基板。
  10. 前記第１絶縁層の下部に形成される第２保護層をさらに含む請求項１から６、８および９のいずれか１項に記載のエンベデッド基板。
  11. 前記第２絶縁層の上部及び前記第１絶縁層の下部のうち少なくとも一方に実装される第２電子素子をさらに含む請求項１から６、８から１０のいずれか１項に記載のエンベデッド基板。
  12. 前記第２電子素子と前記第１絶縁層との間に、または前記第２電子素子と前記第２絶縁層との間に形成されるアンダーフィル樹脂をさらに含む請求項１１に記載のエンベデッド基板。
  13. キャリア基板に第１回路層を形成するステップと、
    前記第１回路層の上部に金属フィラーを形成するステップと、
    前記第１回路層と金属フィラーとが埋め込まれ、前記金属フィラーの上面が外部に露出するように第１絶縁層を形成するステップと、
    前記金属フィラーの一部の上部に第２回路層を形成するステップと、
    前記外部に露出された金属フィラーの上部に第１電子素子を配置するステップと、
    前記第２回路層及び第１電子素子を埋め込む第２絶縁層を形成するステップと、
    前記第２回路層の上部に形成され、前記第２絶縁層を貫通する第１ビアを形成するステップと、
    前記キャリア基板を除去するステップと、
    前記第２絶縁層の上部に第１保護層を形成するステップと、を含み、
    前記第１保護層は前記第１ビアの少なくとも一部をソルダが塗布されるために前記第２絶縁層から露出させる開口を有する、エンベデッド基板の製造方法。
  14. 前記第１絶縁層を形成するステップは、
    前記第１回路層と金属フィラーとを埋め込む第１絶縁層を形成するステップと、
    前記金属フィラーの上面が外部に露出するように前記第１絶縁層を研磨するステップと、
    を含む請求項１３に記載のエンベデッド基板の製造方法。
  15. 前記第１電子素子を配置するステップの前に、
    前記外部に露出した金属フィラーの上部に接着剤を形成するステップをさらに含む請求項１３または請求項１４に記載のエンベデッド基板の製造方法。
  16. 前記接着剤は、伝導性材質で形成される請求項１５に記載のエンベデッド基板の製造方法。
  17. 前記第１ビアを形成するステップは、
    前記第１電子素子の上部に形成され、前記第２絶縁層を貫通する第２ビアを形成するステップをさらに含む請求項１３から請求項１６のいずれか１項に記載のエンベデッド基板の製造方法。
  18. 前記第２絶縁層を形成するステップにおいて、
    前記第２絶縁層は、上面に金属層がさらに形成された請求項１３から請求項１７のいずれか１項に記載のエンベデッド基板の製造方法。
  19. 前記第１ビアを形成するステップの後に、
    前記第１ビアの上面が外部に露出するように、前記金属層を除去するステップをさらに含む請求項１８に記載のエンベデッド基板の製造方法。
  20. 前記キャリア基板を除去するステップの後に、
    前記第１絶縁層の下部に第２保護層を形成するステップをさらに含む請求項１３から請求項１９のいずれか１項に記載のエンベデッド基板の製造方法。
  21. 前記第２保護層を形成するステップの後に、
    前記第１絶縁層の下部及び前記第２絶縁層の上部のうち少なくとも一方に第２電子素子を実装するステップをさらに含む請求項２０に記載のエンベデッド基板の製造方法。
  22. 前記第２電子素子を実装するステップの後に、
    前記第２電子素子と、前記第１絶縁層及び第２絶縁層のうち少なくとも１つとの間にアンダーフィル樹脂を形成するステップをさらに含む請求項２１に記載のエンベデッド基板の製造方法。
JP2016001026A 2015-01-22 2016-01-06 エンベデッド基板及びエンベデッド基板の製造方法 Active JP6798076B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150010699A KR102281460B1 (ko) 2015-01-22 2015-01-22 임베디드 기판 및 임베디드 기판의 제조 방법
KR10-2015-0010699 2015-01-22

Publications (2)

Publication Number Publication Date
JP2016134622A JP2016134622A (ja) 2016-07-25
JP6798076B2 true JP6798076B2 (ja) 2020-12-09

Family

ID=56434361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016001026A Active JP6798076B2 (ja) 2015-01-22 2016-01-06 エンベデッド基板及びエンベデッド基板の製造方法

Country Status (3)

Country Link
US (1) US10098232B2 (ja)
JP (1) JP6798076B2 (ja)
KR (1) KR102281460B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019208461A1 (ja) 2018-04-24 2019-10-31 三菱瓦斯化学株式会社 銅箔用エッチング液およびそれを用いたプリント配線板の製造方法ならびに電解銅層用エッチング液およびそれを用いた銅ピラーの製造方法
KR20210076584A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP3920195B2 (ja) * 2002-11-11 2007-05-30 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
JPWO2010101167A1 (ja) * 2009-03-05 2012-09-10 日本電気株式会社 半導体装置及びその製造方法
WO2012133839A1 (ja) * 2011-03-30 2012-10-04 日本電気株式会社 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
JP5931483B2 (ja) * 2012-02-10 2016-06-08 日本メクトロン株式会社 部品内蔵多層プリント配線板の製造方法、および部品内蔵多層プリント配線板
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
JP2014067946A (ja) * 2012-09-27 2014-04-17 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
US9113573B2 (en) * 2012-11-21 2015-08-18 Intel Corporation Molded insulator in package assembly
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법

Also Published As

Publication number Publication date
US20160219709A1 (en) 2016-07-28
KR102281460B1 (ko) 2021-07-27
US10098232B2 (en) 2018-10-09
JP2016134622A (ja) 2016-07-25
KR20160090648A (ko) 2016-08-01

Similar Documents

Publication Publication Date Title
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102333091B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8785789B2 (en) Printed circuit board and method for manufacturing the same
TWI513379B (zh) 內埋元件的基板結構與其製造方法
KR102340053B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US8322596B2 (en) Wiring substrate manufacturing method
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102473416B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101300318B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
KR20170079542A (ko) 인쇄회로기판
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20150094154A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20110131047A (ko) 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물
KR20160084083A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
TW201507562A (zh) 電路板及其製作方法
KR20110131040A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6798076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250