KR20160084083A - 인쇄회로기판 및 인쇄회로기판의 제조 방법 - Google Patents

인쇄회로기판 및 인쇄회로기판의 제조 방법 Download PDF

Info

Publication number
KR20160084083A
KR20160084083A KR1020150000543A KR20150000543A KR20160084083A KR 20160084083 A KR20160084083 A KR 20160084083A KR 1020150000543 A KR1020150000543 A KR 1020150000543A KR 20150000543 A KR20150000543 A KR 20150000543A KR 20160084083 A KR20160084083 A KR 20160084083A
Authority
KR
South Korea
Prior art keywords
cavity
layer
insulating layer
present
forming
Prior art date
Application number
KR1020150000543A
Other languages
English (en)
Inventor
고영관
백용호
이재언
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150000543A priority Critical patent/KR20160084083A/ko
Publication of KR20160084083A publication Critical patent/KR20160084083A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법에 관한 것이다.
본 발명의 일 실시 예에 따르면, 인쇄회로기판은 코어 절연층, 코어 절연층의 상부에 형성된 제1 회로층, 코어 절연층 상부에 형성되며, 제1 회로층의 일부를 외부로 노출하는 캐비티가 형성된 캐비티 절연층 및 코어 절연층 상부에 형성되며, 캐비티 절연층의 내면과 캐비티 사이에 형성된 금속 배리어를 포함한다.

Description

인쇄회로기판 및 인쇄회로기판의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MAUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 다기능이 요구됨과 아울러 경박 단소화되면서 이에 대한 기술적 요구에 부응하여 IC, 반도체 칩 또는 능동소자와 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.
일반적인 부품 내장 기판은 통상적으로 기판의 절연층에 캐비티를 형성하고, 캐비티 내에 각종 소자와 IC 및 반도체 칩 등의 전자부품을 삽입한다. 이 후에 캐비티 내부와 전자부품이 삽입된 절연층 상에 프리프레그 등의 접착성 수지를 도포한다. 이와 같이 접착성 수지를 도포하여 전자부품이 고정됨과 아울러 절연층을 형성하도록 한다.
미국 등록특허 제7886433호
본 발명의 일 측면은 캐비티 절연층이 캐비티 내부로 흐르는 것을 방지할 수 있는 인쇄회로기판 및 인쇄회로기판의 제조 방법을 제공하는 데 있다.
본 발명의 다른 측면은 캐비티 형성 시 회로층을 보호하기 위한 별도의 보호층을 생략하는 것이 가능한 인쇄회로기판의 제조 방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따르면, 코어 절연층, 코어 절연층의 상부에 형성된 제1 회로층, 코어 절연층 상부에 형성되며, 제1 회로층의 일부를 외부로 노출하는 캐비티가 형성된 캐비티 절연층 및 코어 절연층 상부에 형성되며, 캐비티 절연층의 내면과 캐비티 사이에 형성된 금속 배리어를 포함하는 인쇄회로기판이 제공된다.
금속 필러의 상면과 금속 배리어의 상면은 동일한 높이에 위치하도록 형성된다.
금속 배리어는 캐비티의 측면을 둘러싸도록 형성된다.
본 발명의 다른 실시 예에 따르면, 캐비티 영역을 포함하며, 상부에 제1 회로층이 형성된 코어 절연층을 준비하는 단계, 코어 절연층 상부에 형성되며, 캐비티 영역 측면에 형성되는 금속 배리어를 형성하는 단계 및 코어 절연층 상부에 형성되며, 캐비티 영역과 금속 배리어를 제외한 부분에 캐비티 절연층을 형성하는 단계를 포함하되, 캐비티 절연층을 형성하는 단계에서, 캐비티 영역의 제1 회로층을 외부로 노출하는 캐비티가 형성되는 인쇄회로기판의 제조 방법이 제공된다.
금속 배리어는 캐비티의 측면을 둘러싸도록 형성된다.
캐비티 절연층을 형성하는 단계 이후에, 금속 배리어 상면이 외부로 노출되도록 캐비티 절연층을 연마하는 단계가 더 포함된다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이다.
도 3 내지 도 17은 본 발명은 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 18은 본 발명의 실시 예에 따른 외부 부품이 배치된 인쇄회로기판을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 1을 참고하면, 본 발명의 실시 예에 따른 인쇄회로기판(100)은 코어 절연층(110), 제1 회로층(120), 캐비티(Cavity) 절연층(170), 금속 배리어(Barrier)(150), 금속 필러(Pillar)(160), 제2 회로층(180), 중간 보호층(131) 및 외부 보호층(135)을 포함한다.
본 발명의 실시 예에 따르면, 코어 절연층(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 코어 절연층(110)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 코어 절연층(110)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 코어 절연층(110)은 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다.
본 발명의 실시 예에 따르면, 코어 절연층(110)의 내부에는 한 층 이상의 내부 회로층(111) 및 내부 비아(112)가 형성된다. 그러나 내부 회로층(111)과 내부 비아(112)는 생략되는 것도 가능하다. 내부 회로층(111)과 내부 비아(112)는 구리와 같은 전도성 물질로 형성된다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 코어 절연층(110)의 상부에 형성된다. 또한, 제1 회로층(120)은 코어 절연층(110)의 하부에 형성되는 것도 가능하다.
본 발명의 실시 예에 따른 제1 회로층(120)은 접속 패드(125)를 포함한다. 여기서, 접속 패드(125)는 캐비티 절연층(170)의 캐비티(175) 내부에 형성되어 제1 회로층(120) 중에서 추후 외부 부품과 전기적으로 연결되는 회로 패턴이다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 제1 회로층(120)은 구리로 형성된다.
본 발명의 실시 예에 따르면, 캐비티 절연층(170)은 코어 절연층(110) 상부에 형성되며 캐비티(175)를 포함한다. 캐비티 절연층(170)은 제1 회로층(120)의 일부를 매립하도록 형성된다. 이때, 캐비티(175)에 의해서 제1 회로층(120) 중에서 일부는 외부로 노출된다.
본 발명의 실시 예에 따르면, 캐비티 절연층(170)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어 캐비티 절연층(170)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 코어 절연층(110)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 코어 절연층(110)은 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다.
본 발명의 실시 예에 따르면, 금속 배리어(150)는 코어 절연층(110) 상부에 형성되며, 캐비티 절연층(170)을 관통하도록 형성된다. 또한, 금속 배리어(150)는 캐비티 절연층(170)과 캐비티(175) 사이에 형성된다. 따라서, 캐비티 절연층(170)과 캐비티(175) 사이를 금속 배리어(150)가 가로막게 된다. 도 1에서는 금속 배리어(150)가 캐비티(175)의 양측에만 형성되는 것으로 도시되지만, 금속 배리어(150)는 캐비티(175) 측면 전체를 둘러싸도록 형성된다. 즉, 금속 배리어(150)는 코어 절연층(110)의 내벽을 둘러싸도록 형성되는 것이다.
이와 같은 구조에 의해서 캐비티 절연층(170)의 여러 공정에 의해서 흐름성이 커졌을 때, 캐비티(175) 내부로 흐르는 것을 금속 배리어(150)가 방지해준다. 따라서, 캐비티 절연층(170)은 흐름성이 낮은 NF PPG(Non Flow Prepreg) 이외에 일반 PPG(Prepreg)로 형성되는 것도 가능하다. 또한, 금속 배리어(150) 상면의 높이와 캐비티 절연층(170) 상면의 높이가 동일하므로, 캐비티 절연층(170)이 캐비티(175) 내부로 흐르는 것을 더 효과적으로 방지할 수 있다.
본 발명의 실시 예에 따르면, 금속 배리어(150)는 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 금속 배리어(150)는 구리로 형성된다.
본 발명의 실시 예에 따르면, 금속 필러(160)는 제1 회로층(120) 상부에 형성되며, 캐비티 절연층(170)을 관통하도록 형성된다.
본 발명의 실시 예에 따르면, 금속 필러(160)는 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 금속 필러(160)는 구리로 형성된다.
본 발명의 실시 예에 따르면, 금속 필러(160)의 상면, 금속 배리어(150)의 상면 및 캐비티 절연층(170)의 상면은 동일한 높이에 위치하도록 형성된다. 여기에서의 동일은 실질적인 동일을 의미하는 것이다. 즉, 제조 과정에서 발생하는 오차 또는 편차를 감안한 동일을 의미한다.
본 발명의 실시 예에 따르면, 코어 절연층(110)과 금속 배리어(150) 사이에 제1 시드층(141)이 형성된다. 또한, 제1 회로층(120)과 금속 필러(160) 사이에 제1 시드층(141)이 형성된다. 본 발명의 실시 예에 따르면, 제1 시드층(141)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 제1 시드층(141)은 구리와 티타늄 중 적어도 하나를 포함하여 형성된다. 본 발명의 실시 예에서는 제1 시드층(141)이 형성됨을 예시로 설명하였지만, 이는 당업자의 선택에 따라 생략하는 것도 가능하다.
본 발명의 실시 예에 따르면, 제2 회로층(180)은 캐비티 절연층(170)의 상부에 형성된다. 본 발명의 실시 예에 따르면, 제2 회로층(180) 중 일부는 금속 필러(160)의 상부에 형성되어 전기적으로 연결된다.
본 발명의 실시 예에 따르면, 제2 회로층(180)은 회로 기판 분야에서 공지된 전도성 물질로 형성된다. 예를 들어, 제2 회로층(180)은 구리로 형성된다.
또한, 본 발명의 실시 예에 따르면, 금속 필러(160)와 제2 회로층(180) 사이에 제2 시드층(145)이 형성된다. 또한, 캐비티 절연층(170)과 제2 회로층(180) 사이에도 제2 시드층(145)이 형성된다. 본 발명의 실시 예에 따르면, 제2 시드층(145)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 제2 시드층(145)은 구리와 티타늄 중 적어도 하나를 포함하여 형성된다. 본 발명의 실시 예에서는 제2 시드층(145)이 형성됨을 예시로 설명하였지만, 이는 당업자의 선택에 따라 생략하는 것도 가능하다.
본 발명의 실시 예에 따르면, 중간 보호층(131)은 캐비티(175) 내부에서 코어 절연층(110) 상부에 형성되어 제1 회로층(120)을 덮도록 형성된다. 이때, 중간 보호층(131)은 제1 회로층(120) 중에서 접속 패드(125)의 일부 또는 전체를 외부로 노출하도록 형성된다.
본 발명의 실시 예에 따르면, 중간 보호층(131)은 내열성 피복 재료로 형성된다. 예를 들어, 외부 보호층(135)은 솔더 레지스트로 형성된다.
본 발명의 실시 예에 따르면, 외부 보호층(135)은 캐비티 절연층(170) 상부에 형성되어 제2 회로층(180)을 덮도록 형성된다. 또한, 외부 보호층(135)은 코어 절연층(110)의 하부에 형성되어, 제1 회로층(120)을 덮도록 형성된다. 이때, 외부 보호층(135)은 제1 회로층(120)과 제2 회로층(180) 중에서 외부 부품과 전기적으로 연결되는 회로 패턴의 일부 또는 전체를 외부로 노출하도록 형성된다.
본 발명의 실시 예에서, 중간 보호층(131)과 외부 보호층(135)이 형성되는 것을 예시로 설명하였으나, 이들이 반드시 형성되어야 하는 것은 아니다. 즉, 중간 보호층(131)과 외부 보호층(135)은 당업자의 선택에 따라 생략되는 것도 가능하다.
본 발명의 실시 예에서 캐비티 절연층(170) 상부에 제2 회로층(180)이 형성되며, 코어 절연층(110)이 형성됨을 예시로 설명하였다. 그러나 본 발명의 실시 예에 따른 인쇄회로기판(100)의 구조가 이에 한정되는 것은 아니다. 즉, 코어 절연층(110)의 하부에는 제1 회로층(120)이 생략되거나, 다른 회로층이 더 형성되는 것도 가능하다. 또한, 캐비티 절연층(170)의 상부에는 제2 회로층(180)이 생략되거나, 다른 회로층이 더 형성되는 것도 가능하다. 이와 같은 경우 외부 보호층(135)은 최외층에 형성된 회로층을 덮도록 형성된다. 또한, 외부 보호층(135)은 최외층에 형성된 회로층 중에서 외부 부품과 전기적으로 연결되는 회로 패턴의 일부 또는 전체를 외부로 노출하도록 형성된다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이다.
또한, 도 3 내지 도 17은 본 발명은 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 2의 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법의 순서도는 도 3 내지 도 17의 예시도를 참고하여 설명하도록 한다.
도 3을 참조하면, 제1 회로층(120)이 형성된 코어 절연층(110)이 제공된다.(도 2의 S110)
본 발명의 실시 예에 따르면 코어 절연층(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 코어 절연층(110)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 코어 절연층(110)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 코어 절연층(110)은 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다.
또한, 본 발명의 실시 예에 따르면, 코어 절연층(110)은 캐비티 영역(A)을 포함한다. 여기서, 캐비티 영역(A)은 추후 캐비티(미도시)가 위치하는 부분이다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 코어 절연층(110)의 상부에 형성된다. 본 발명의 실시 예에 따르면, 제1 회로층(120)은 접속 패드(125)를 포함한다. 여기서, 접속 패드(125)는 캐비티 영역(A) 내에 형성된 제1 회로층(120) 중에서 추후 외부 부품과 전기적으로 연결되는 회로 패턴이다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 제1 회로층(120)은 구리로 형성된다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 텐팅 공법(Tenting Process), SAP(Semi-Additive Process), MSAP(Modify Semi-Additive Process) 등 회로 기판 분야에서 사용되는 회로 패턴 형성 공법으로 형성된다.
본 발명의 실시 예에서, 제1 회로층(120)이 코어 절연층(110)의 상부에 형성됨을 예시로 설명하였다. 그러나 당업자의 선택에 따라, 코어 절연층(110)의 하부에도 제1 회로층(120)이 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 코어 절연층(110)의 내부에는 한 층 이상의 내부 회로층(111) 및 내부 비아(112)가 형성된다. 그러나 내부 회로층(111)과 내부 비아(112)는 생략되는 것도 가능하다. 내부 회로층(111)과 내부 비아(112)는 구리와 같은 전도성 물질로 형성된다.
도 4를 참조하면, 중간 보호층(131)이 형성된다.
본 발명의 실시 예에 따르면, 중간 보호층(131)은 캐비티 영역(A)의 코어 절연층(110) 상부에 형성된다. 이때, 중간 보호층(131)은 캐비티 영역(A) 내에 형성된 제1 회로층(120)을 덮도록 형성된다. 또한, 중간 보호층(131)은 접속 패드(125)의 일부 또는 전체를 외부로 노출하도록 형성된다.
본 발명의 실시 예에 따르면 중간 보호층(131)은 추후 캐비티(미도시)에 외부 부품이 배치되었을 때, 솔더링 공정 시 땜납에 의해 제1 회로층(120)이 손상되는 것을 방지하기 위해서 형성된다.
본 발명의 실시 예에 따르면, 중간 보호층(131)은 내열성 피복 재료로 형성된다. 예를 들어, 중간 보호층(131)은 솔더 레지스트로 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법에서 중간 보호층(131)이 형성되는 것을 예시로 설명하였다. 그러나 당업자의 선택에 따라 중간 보호층(131)이 제거되는 것도 가능하다.
도 5를 참조하면, 제1 시드층(141)이 형성된다.
본 발명의 실시 예에 따르면, 제1 시드층(141)은 코어 절연층(110), 제1 회로층(120) 및 중간 보호층(131) 상부에 형성된다. 만약, 중간 보호층(131)이 생략되었다면, 제1 시드층(141)은 코어 절연층(110)과 제1 회로층(120)에 상부에 형성된다.
본 발명의 실시 예에 따르면, 제1 시드층(141)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 제1 시드층(141)은 구리와 티타늄 중 적어도 하나를 포함하여 형성된다.
본 발명의 실시 예에 따르면, 제1 시드층(141)은 무전해 도금 방법으로 형성된다. 예를 들어, 제1 시드층(141)은 스퍼터링(Sputtering) 공법으로 형성된다. 그러나 제1 시드층(141)이 형성되는 방법이 스퍼터링 공법으로 한정되는 것은 아니다. 제1 시드층(141)은 회로 기판 분야에서 공지된 시드층을 형성하는 어느 방법으로도 형성이 가능하다.
도 6을 참조하면, 제1 도금 레지스트(310)가 형성된다.
본 발명의 실시 예에 따르면, 제1 도금 레지스트(310)는 제1 시드층(141) 상부에 형성된다. 또한, 제1 도금 레지스트(310)는 제1 개구부(311)와 제2 개구부(312)가 형성되도록 패터닝 된다.
본 발명의 실시 예에 따르면, 제1 개구부(311)는 추후 금속 배리어(미도시)가 형성된 부분에 위치한다. 예를 들어, 제1 개구부(311)는 캐비티 영역(A)의 측면에 위치하도록 형성된다. 또한, 제2 개구부(312)는 추후 금속 필러(미도시)가 형성될 영역에 위치한다. 이와 같이 형성된 제1 도금 레지스트(310)에 의해서 금속 배리어(미도시)와 금속 필러(미도시)가 형성될 부분의 제1 시드층(141)이 외부로 노출된다.
본 발명의 실시 예에 따르면, 제1 도금 레지스트(310)는 제1 개구부(311)와 제2 개구부(312)가 형성된 상태로 제1 시드층(141) 상부에 적층되어 형성된다. 또는 제1 도금 레지스트(310)는 제1 시드층(141) 전체를 덮도록 적층된 후 제1 개구부(311)와 제2 개구부(312)가 형성되어 도 6에 도시된 바와 같이 형성된다.
도 7을 참조하면, 금속 배리어(150)가 형성된다.(도 2의 S120)
본 발명의 실시 예에 따르면, 제1 도금 레지스트(310)의 제1 개구부(311)에 금속 배리어(150)가 형성된다. 동시에 제1 도금 레지스트(310)의 제2 개구부(312)에는 금속 필러(160)가 형성된다.
본 발명의 실시 예에 따르면, 금속 배리어(150)와 금속 필러(160)는 회로 기판 분야에서 공지된 전도성 물질로 형성된다. 예를 들어, 금속 배리어(150)와 금속 필러(160)는 구리로 형성된다.
본 발명의 실시 예에 따르면, 금속 배리어(150)와 금속 필러(160)는 전해 도금 방법으로 형성된다. 그러나 금속 배리어(150)와 금속 필러(160)가 형성되는 방법이 전해 도금 방법으로 한정되는 것은 아니다. 즉, 금속 배리어(150)와 금속 필러(160)가 형성되는 방법은 회로 기판 분야에서 개구부에 전도성 물질을 채워 넣는 공지된 어떠한 방법도 가능하다.
도 7에서는 금속 배리어(150)가 캐비티 영역(A)의 양측면에 형성되는 것으로 도시되었지만, 금속 배리어(150)는 캐비티 영역(A)의 측면 전체를 둘러싸도록 형성된다.
도 8을 참조하면, 제1 도금 레지스트(도 7의 310)가 제거된다.
도 9를 참조하면, 제1 도금 레지스트(도 7의 310)의 제거로 외부로 노출된 제1 시드층(141)이 제거된다.
본 발명의 실시 예에 따르면, 외부로 노출된 제1 시드층(141)은 퀵 에칭 등과 같은 시드층을 제거하는 방법 중에서 어느 방법으로도 제거가 가능하다.
도 10 및 도 11을 참조하면, 캐비티 절연층(170)이 형성된다.(도 2의 S130)
도 10을 참조하면, 캐비티 절연층(170)이 형성된다.
본 발명의 실시 예에 따르면, 캐비티 절연층(170)은 코어 절연층(110) 상부에 형성되어 제1 회로층(120), 금속 필러(160) 및 금속 배리어(150)를 덮도록 형성된다. 이때, 캐비티 절연층(170)은 캐비티 영역(A) 이외의 부분에 형성된다. 즉, 이와 같이 캐비티 절연층(170)이 형성됨으로써, 캐비티 영역(A)에 캐비티(175)가 위치하게 된다.
본 발명의 실시 예에 따르면, 캐비티 절연층(170)은 캐비티 영역(A)에 대응하는 부분에 캐비티(175)를 미리 형성한 후, 코어 절연층(110) 상부에 적층되어 형성된다. 따라서, 캐비티 절연층(170)을 형성한 후 캐비티(175)를 형성할 때 캐비티 영역(A)의 제1 회로층(120)을 보호하기 위한 별도의 보호 구성부의 생략이 가능하다. 또한, 캐비티 절연층(170)을 형성한 후, 캐비티(175)를 형성하기 위한 레이저 드릴 공정이 생략 가능하다. 따라서 공정 생략으로 시간과 비용 절감이 가능하다.
본 발명의 실시 예에 따르면, 캐비티 절연층(170)의 캐비티(175)에 의해서 캐비티 영역(A)에 형성된 제1 회로층(120)과 중간 보호층(131)이 외부로 노출된다. 여기서, 외부로 노출되는 제1 회로층(120)은 접속 패드(125)이다.
본 발명의 실시 예에 따르면, 캐비티 절연층(170)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어 캐비티 절연층(170)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 코어 절연층(110)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 코어 절연층(110)은 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다.
본 발명의 실시 예에 따르면, 금속 배리어(150)는 캐비티(175)의 측면 전체를 둘러싸도록 형성된다. 이와 같은 구조에 의해서 캐비티 절연층(170)의 형성을 위한 고온 및 가압 공정 등이 수행되었을 때, 금속 배리어(150)에 의해서 캐비티 절연층(170)이 캐비티(175) 내부로 흘러들어가는 것이 방지된다. 따라서, 예를 들어 캐비티 절연층(170)은 흐름성이 낮은 NF PPG(Non Flow Prepreg) 이외에 일반 PPG(Prepreg)로 형성되는 것도 가능하다.
도 11을 참조하면, 캐비티 절연층(170)에 연마 공정이 수행된다.
본 발명의 실시 예에 따르면, 금속 필러(160)와 금속 배리어(150)의 상면이 외부로 노출되도록 캐비티 절연층(170)에 연마가 수행된다.
이와 같은 연마에 의해서 캐비티 절연층(170)의 상부가 평탄하게 된다. 또한, 금속 필러(160)의 상면, 금속 배리어(150)의 상면 그리고 캐비티 절연층(170)의 상면이 동일한 높이에 위치하게 된다. 여기에서의 동일은 실질적인 동일을 의미하는 것이다. 즉, 제조 과정에서 발생하는 오차 또는 편차를 감안한 동일을 의미한다. 따라서, 금속 배리어(150)의 상면이 캐비티 절연층(170)의 상면보다 낮게 위치할 때보다 추후 고온, 가압 공정 등이 수행되었을 때, 캐비티 절연층(170) 캐비티(175) 내부로 흘러들어가는 것을 더 효과적으로 방지하는 것이 가능하다.
본 발명의 실시 예에 따르면, 금속 배리어(150)가 캐비티 절연층(170)과 캐비티(175) 사이에 위치하게 된다.
본 발명의 실시 예에 따르면, 금속 필러(160) 및 금속 배리어(150)가 먼저 형성된 후 캐비티 절연층(170)이 형성된다. 따라서, 본 발명의 실시 예에 따르면, 금속 필러(160)와 금속 배리어(150) 형성을 위한 비아홀 가공이 생략된다.
도 12를 참조하면, 제2 시드층(145)이 형성된다.
본 발명의 실시 예에 따르면, 제2 시드층(145)은 외부로 노출된 캐비티 절연층(170)의 상부, 금속 필러(160)의 상부와 금속 배리어(150)의 표면을 따라 형성된다. 또한, 제2 시드층(145)은 캐비티(175)에 의해 외부로 노출된 코어 절연층(110)의 상부, 제1 회로층(120)의 상부 및 중간 보호층(131)의 표면을 따라 형성된다.
본 발명의 실시 예에 따르면, 제2 시드층(145)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 제2 시드층(145)은 구리와 티타늄 중 적어도 하나를 포함하여 형성된다.
본 발명의 실시 예에 따르면, 제2 시드층(145)은 무전해 도금 방법으로 형성된다. 예를 들어, 제2 시드층(145)은 스퍼터링(Sputtering) 방법으로 형성된다. 그러나 제2 시드층(145)이 형성되는 방법이 스퍼터링 공법으로 한정되는 것은 아니다. 제2 시드층(145)은 회로 기판 분야에서 공지된 시드층을 형성하는 어느 방법으로도 형성이 가능하다.
도 13을 참조하면, 제2 도금 레지스트(320)가 형성된다.
본 발명의 실시 예에 따르면, 제2 도금 레지스트(320)는 제2 시드층(145) 상부에 형성된다. 이때, 제2 도금 레지스트(320)는 제3 개구부(321)가 형성되도록 패터닝 된다.
본 발명의 실시 예에 따르면, 제3 개구부(321)는 추후 제2 회로층(미도시)이 형성된 부분의 시드층을 외부로 노출하도록 형성된다. 이때, 제3 개구부(321)는 금속 필러(160) 상부에 위치하도록 형성된다. 또한, 미도시 되었지만, 제3 개구부(321)는 금속 필러(160) 상부뿐만 아니라 캐비티 절연층(170) 상부 중 어디에도 형성되는 것이 가능하다.
본 발명의 실시 예에 따르면, 제3 개구부(321)가 형성되는 영역 이외의 부분은 추후 수행될 도금 공정으로부터 보호하도록 형성된다. 즉, 캐비티(175) 역시 제2 도금 레지스트(320)에 의해서 상부가 폐쇄된다.
도 14를 참조하면, 제2 회로층(180)이 형성된다.
본 발명의 실시 예에 따르면, 제2 도금 레지스트(320)의 제3 개구부(321)에 제2 회로층(180)이 형성된다.
본 발명의 실시 예에 따르면, 제2 회로층(180)은 회로 기판 분야에서 공지된 전도성 물질로 형성된다. 예를 들어, 제2 회로층(180)은 구리로 형성된다.
본 발명의 실시 예에 따르면, 제2 회로층(180)은 전해 도금 방법으로 형성된다. 그러나 제2 회로층(180)이 형성되는 방법이 전해 도금 방법으로 한정되는 것은 아니다. 즉, 제2 회로층(180)이 형성되는 방법은 회로 기판 분야에서 개구부에 전도성 물질을 채워 넣는 공지된 어떠한 방법도 가능하다.
본 발명의 실시 예에 따르면, 제2 회로층(180)의 일부 회로 패턴은 금속 필러(160) 상부에 형성되어 전기적으로 연결된다.
도 15를 참조하면, 제2 도금 레지스트(도 14의 320)가 제거된다.
도 16을 참조하면, 제2 도금 레지스트(도 14의 320)의 제거로 외부로 노출된 제2 시드층(145)이 제거된다.
본 발명의 실시 예에 따르면, 외부로 노출된 제2 시드층(145)은 퀵 에칭 등과 같은 시드층을 제거하는 방법 중에서 어느 방법으로도 제거가 가능하다.
도 17을 참조하면, 외부 보호층(135) 및 표면 처리층(190)이 형성된다.
본 발명의 실시 예에 따르면, 외부 보호층(135)은 캐비티 절연층(170) 상부에 형성되어 제2 회로층(180)을 덮도록 형성된다. 또한, 외부 보호층(135)은 코어 절연층(110)의 하부에 형성되어 제1 회로층(120)을 덮도록 형성된다. 이때, 외부 보호층(135)은 제1 회로층(120)과 제2 회로층(180) 중에서 외부 부품과 전기적으로 연결되는 부분은 외부로 노출하도록 형성된다.
본 발명의 실시 예에 따르면, 외부 보호층(135)은 내열성 피복 재료로 형성된다. 예를 들어, 외부 보호층(135)은 솔더 레지스트로 형성된다.
본 발명의 실시 예에 따르면, 표면 처리층(190)은 외부 보호층(135)에 의해서 외부로 노출된 제2 회로층(180) 상부에 형성된다. 또한, 표면 처리층(190)은 중간 보호층(131)에 의해서 외부로 노출된 제1 회로층(120)의 상부에 형성된다. 여기서, 표면 처리층(190)이 형성되는 제1 회로층(120)은 접속 패드(125)가 된다.
본 발명의 실시 예에 따르면 표면 처리층(190)은 외부로 노출된 제1 회로층(120)과 제2 회로층(180)이 부식 및 산화되는 것을 방지하기 위해서 형성된다. 예를 들어, 표면 처리층(190)은 니켈, 주석, 금, 팔라듐 등을 도금하여 형성된다. 또한, 표면 처리층(190)은 유기물 보호막(Organic Solder ability Preservative; OSP)을 코팅하여 형성된다. 이와 같이 표면 처리층(190)은 회로 기판 분야에서 공지된 표면 처리 방법으로 형성될 수 있다.
본 발명의 실시 예에 따르면, 외부 보호층(135)과 표면 처리층(190)은 당업자의 선택에 따라 생략하는 것도 가능하다.
이와 같은 도 3 내지 도 17의 과정을 통해서 도 1에 도시된 인쇄회로기판(100)이 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법에서 제2 회로층(180)이 형성되는 것을 예시로 설명하였으나, 제2 회로층(180)은 생략되는 것도 가능하다. 또한, 제2 회로층(180)의 상부에 다른 회로층이 더 형성되는 것도 가능하다. 또한, 코어 절연층(110)의 하부에 형성된 제1 회로층(120)을 형성하는 단계가 생략되는 것도 가능하다. 또한, 제1 회로층(120)의 하부에 다른 회로층이 형성되는 단계를 더 포함하는 것도 가능하다.
도 18은 본 발명의 실시 예에 따른 외부 부품이 배치된 인쇄회로기판을 나타낸 예시도이다.
본 발명의 실시 예에 따르면, 인쇄회로기판(100)은 도 3 내지 도 17에 따라 형성된 도 1의 인쇄회로기판이다. 따라서, 중복된 설명은 생략하고, 인쇄회로기판(100)에 대한 자세한 설명은 도 1을 참고하도록 한다.
본 발명의 실시 예에 따르면, 도 17의 단계 이후에, 캐비티(175)에 외부 부품(210)이 배치된다. 예를 들어, 외부 부품(210)은 회로 기판에 실장 가능한 어떠한 전자 소자도 가능하다.
본 발명의 실시 예에 따르면, 외부 부품(210)은 외부 접속 단자(220)에 의해서 제1 회로층(120)의 접속 패드(125)와 전기적으로 연결된다. 본 발명의 실시 예에 따르면, 외부 접속 단자(220)는 솔더 볼 또는 솔더 페이스트와 같이 공지된 전도성 재질로 형성된다.
그러나 외부 부품(210)이 인쇄회로기판(100)과 전기적으로 연결되는 방법이 이에 한정되는 것은 아니다. 예를 들어, 미도시 되었지만, 외부 부품(210)은 제2 회로층(180) 중에서 어느 한 회로 패턴과 와이어(미도시) 본딩 방식으로 전기적으로 연결되는 것도 가능하다.
또한, 본 발명의 실시 예에 따르면, 제2 회로층(180)과 코어 절연층(110) 하부에 형성된 제1 회로층(120) 중에서 외부 부품과 전기적으로 연결되는 부분에 외부 접속 단자(220)가 더 형성되는 것도 가능하다. 외부 접속 단자(220)의 형성 여부 및 형성 위치는 당업자의 선택에 따라 변경 가능한 사항이다.
본 발명의 실시 예에서, 외부 접속 단자(220)가 제1 회로층(120)과 제2 회로층(180)에 형성됨을 예시로 설명하였지만, 본 발명의 실시 예에 따른 인쇄회로기판(100)의 구조는 이에 한정되는 것은 아니다. 즉, 즉, 코어 절연층(110)의 하부에는 제1 회로층(120)이 생략되거나, 다른 회로층이 더 형성되는 것도 가능하다. 또한, 캐비티 절연층(170)의 상부에는 제2 회로층(180)이 생략되거나, 다른 회로층이 더 형성되는 것도 가능하다. 이와 같은 경우, 외부 접속 단자(220)는 최외층에 형성된 회로층과 전기적으로 연결되도록 형성된다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 인쇄회로기판
110: 코어 절연층
111: 내부 회로층
112: 내부 비아
120: 제1 회로층
125: 접속 패드
131: 중간 보호층
135: 외부 보호층
141: 제1 시드층
145: 제2 시드층
150: 금속 배리어
160: 금속 필러
170: 캐비티 절연층
175: 캐비티
180: 제2 회로층
190: 표면 처리층
210: 외부 부품
220: 외부 접속 단자
310: 제1 도금 레지스트
311: 제1 개구부
312: 제2 개구부
320: 제2 도금 레지스트
321: 제3 개구부
A: 캐비티 영역

Claims (20)

  1. 코어 절연층;
    상기 코어 절연층의 상부에 형성된 제1 회로층;
    상기 코어 절연층 상부에 형성되며, 상기 제1 회로층의 일부를 외부로 노출하는 캐비티가 형성된 캐비티 절연층; 및
    상기 코어 절연층 상부에 형성되며, 상기 캐비티 절연층의 내면과 상기 캐비티 사이에 형성된 금속 배리어;
    를 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 캐비티 절연층을 관통하도록 형성된 금속 필러(Pillar)를 더 포함하는 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 금속 필러의 상면과 상기 금속 배리어의 상면은 동일한 높이에 위치하도록 형성된 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 금속 배리어는 상기 캐비티의 측면을 둘러싸도록 형성된 인쇄회로기판.
  5. 청구항 2에 있어서,
    상기 코어 절연층과 금속 배리어 사이 및 상기 제1 회로층과 금속 필러 사이에 형성된 시드층을 더 포함하는 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 캐비티 내부에 배치되는 외부 부품을 더 포함하는 인쇄회로기판.
  7. 청구항 1에 있어서,
    상기 캐비티 내부의 코어 절연층 상부에 형성되며 상기 제1 회로층의 적어도 일부를 노출하도록 형성된 중간 보호층을 더 포함하는 인쇄회로기판.
  8. 청구항 1에 있어서,
    상기 캐비티 절연층 상부에 형성되는 제2 회로층을 더 포함하는 인쇄회로기판.
  9. 청구항 1에 있어서,
    상기 캐비티 절연층 상부에 형성되며, 외부 부품과 전기적으로 연결되는 외부 접속 단자를 더 포함하는 인쇄회로기판.
  10. 캐비티 영역을 포함하며, 상부에 제1 회로층이 형성된 코어 절연층을 준비하는 단계;
    상기 코어 절연층 상부에 형성되며, 상기 캐비티 영역 측면에 형성되는 금속 배리어를 형성하는 단계; 및
    상기 코어 절연층 상부에 형성되며, 상기 캐비티 영역과 금속 배리어를 제외한 부분에 캐비티 절연층을 형성하는 단계;
    를 포함하되,
    상기 캐비티 절연층을 형성하는 단계에서, 상기 캐비티 영역의 제1 회로층을 외부로 노출하는 캐비티가 형성되는 인쇄회로기판의 제조 방법.
  11. 청구항 10에 있어서
    상기 코어 절연층을 준비하는 단계 이후에,
    상기 캐비티 영역의 코어 절연층 상부에 형성되며, 상기 제1 회로층의 적어도 일부를 노출하도록 중간 보호층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  12. 청구항 10에 있어서,
    상기 금속 배리어를 형성하는 단계에서,
    상기 금속 배리어는 상기 캐비티의 측면을 둘러싸도록 형성되는 인쇄회로기판의 제조 방법.
  13. 청구항 10에 있어서,
    상기 금속 배리어를 형성하는 단계에서,
    상기 캐비티 영역의 이외 부분에 형성된 상기 제1 회로층 상부에 금속 필러를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  14. 청구항 10에 있어서,
    상기 금속 배리어를 형성하는 단계 이전에,
    상기 코어 절연층 및 제1 회로층 상부에 시드층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  15. 청구항 14에 있어서,
    상기 금속 배리어를 형성하는 단계 이후에,
    상기 외부로 노출된 시드층을 제거하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  16. 청구항 10에 있어서,
    상기 캐비티 절연층을 형성하는 단계 이후에,
    상기 금속 배리어 상면이 외부로 노출되도록 상기 캐비티 절연층을 연마하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  17. 청구항 10에 있어서,
    상기 캐비티 절연층을 형성하는 단계 이후에,
    상기 캐비티 내부에 외부 부품을 배치하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  18. 청구항 10에 있어서,
    상기 금속 배리어를 형성하는 단계에서,
    상기 금속 배리어는 상기 캐비티의 측면 전체를 둘러싸도록 형성되는 인쇄회로기판의 제조 방법.
  19. 청구항 10에 있어서,
    상기 캐비티 절연층을 형성하는 단계 이후에,
    상기 캐비티 절연층 상부에 제2 회로층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  20. 청구항 10에 있어서,
    상기 캐비티 절연층을 형성하는 단계 이후에,
    상기 캐비티 절연층 상부에 형성되며, 외부 부품과 전기적으로 연결되는 외부 접속 단자를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
KR1020150000543A 2015-01-05 2015-01-05 인쇄회로기판 및 인쇄회로기판의 제조 방법 KR20160084083A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150000543A KR20160084083A (ko) 2015-01-05 2015-01-05 인쇄회로기판 및 인쇄회로기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000543A KR20160084083A (ko) 2015-01-05 2015-01-05 인쇄회로기판 및 인쇄회로기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160084083A true KR20160084083A (ko) 2016-07-13

Family

ID=56505500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000543A KR20160084083A (ko) 2015-01-05 2015-01-05 인쇄회로기판 및 인쇄회로기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20160084083A (ko)

Similar Documents

Publication Publication Date Title
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
US20160037645A1 (en) Embedded board and method of manufacturing the same
JP7074409B2 (ja) 素子内蔵型印刷回路基板
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160099381A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102340053B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
US20120152606A1 (en) Printed wiring board
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102473416B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20160095520A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR102240704B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
JP2013058775A (ja) 半導体パッケージ基板の製造方法
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR20160020762A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination