KR20110131040A - 매립형 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 매립형 인쇄회로기판의 제조공정 및 그 결과물에 관한 것으로, 적어도 1 이상의 내부회로패턴을 구비한 베이스 기판의 제1절연층에 칩실장영역을 형성하고 칩을 실장하는 1 단계와 상기 칩의 단자와 접속되는 외부회로패턴을 형성하는 2단계를 포함하는 공정을 통해, 제1절연층의 표면에 형성되는 외부회로패턴과 접속되는 전자소자칩과 상기 접속되는 칩의 이면에 접착되는 제1금속층을 포함하는 칩실장영역을 포함하는 구조를 제공한다.
본 발명에 따르면, 내부회로패턴을 구비한 절연층 상에 금속층으로 일측면이 밀폐되어 관통되지 않는 캐비티를 가공하여, 부품을 실장할 수 있도록 함으로써, 별도의 칩을 고정하기 위한 베이스포인트의 형성공정이 필요가 없어 공정의 효율성을 구현할 수 있으녀, 캐비티영역 내에 칩이 실장되는 아랫면을 상기 금속층으로 지지하도록 함으로써, 부품작동시 발생하는 열을 인쇄회로기판의 외부로 효율적으로 방출시킬 수 있는 매립형 인쇄회로기판을 제공할 수 있는 효과가 있다.

Description

매립형 인쇄회로기판 및 그 제조방법{Embedded PCB and Manufacturing method of the same}

본 발명은 매립형 인쇄회로기판의 제조방법 및 그 결과물에 관한 것으로, 특히 전자소자칩의 안정적인 장착구조를 구현함과 동시에 방열기능을 수행할 수 있는 인쇄회로기판의 제조에 관한 것이다.

인쇄회로기판은 반도체, 전자기기의 발전과 동시에 전자부품의 하나로서 그 지위를 굳히고 있으며, 라디오, 텔레비전, PCS 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기 등의 회로를 구현하는 부품으로서 널리 사용되고 있다. 최근 이 분야의 기술상의 진보가 현저해짐에 따라서 인쇄회로기판에 있어서 고도의 품질이 요구되고 있으며 이에 의해 급속히 고밀도화하는 현상을 나타내고 있다. 특히, 부품 내장형 인쇄회로기판(Embedded PCB)의 제조에서는 부품이 표면 실장 될 부분에 Au 등의 금속물질을 도금하고 이를 위하여 드라이필름레지스트(이하, 'DFR'이라 한다.)을 이용하여 마스킹 처리를 하는 공정을 통해 이를 구현하고 있다.

이러한 매립형 인쇄회로기판(Embedded PCB)의 핵심기술 중 가장 중요한 부분의 하나는, 내장 부품의 High I/O Count의 대응 여부이다. 이는 결국 미세피치(Fine Pitch) 구현 수준으로 나타낼 수 있으며 이를 위해서 대부분의 개발 기술에서는 전자소자칩을 회로와 연결하기 위해 비아와 랜드(Via/Land), 혹은 메탈범프와 랜드(Metal Bump/Land), 혹은 솔더와 솔더패드(Solder/Pad)와 같은 구조를 이용한 접합 공정 등의 미세패턴(Fine Pattern) 회로기술을 이용하여 구현하고 있다.

도 1을 참조하면, 이는 종래의 매립형 인쇄회로기판의 제조공정에서 전자소자칩을 솔더와 솔더패드(Solder/Pad)를 이용하여 인쇄회로기판에 장착하는 공정을 개념적으로 도시한 것이다.

종래에는, 절연층(1)과 외각의 금속층(2, 2') 및 회로패턴(3)이 구현된 내층회로기판 상에 전자소자칩(5)을 접속하기 위해서는 도시된 것처럼, 솔더볼 패드(6)에 솔더볼(7)을 형성하고, 인쇄회로기판의 회로패턴(3)의 일부와 간접적으로 연결하는 구조를 구현하게 된다. 이후, 이를 뒤집어 절연층(8)을 적층하고, 외각회로패턴을 구현(10)하거나 비아홀(11)을 가공하여 도금처리하여 회로를 완성하게 된다.

그러나 이러한 매립형 인쇄회로기판의 칩 실장방법은 칩을 정확히 실장할 위치를 어라인 하여야 하는 제조공정상의 기술적 난점이 존재하여 칩을 고정하기 위한 베이스포인트를 형성하여야 하는 번거로움으로 공정 효율성을 저하시키며, 칩 내부에서 발생하는 열원을 외부로 방출하기 위한 방열구조가 확보되지 않아 부품 작동시 열로 인한 에러율이 높아지는 문제가 발생하게 된다.

본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 내부회로패턴을 구비한 절연층 상에 금속층으로 일측면이 밀폐되어 관통되지 않는 캐비티를 가공하여, 부품을 실장할 수 있도록 함으로써, 별도의 칩을 고정하기 위한 베이스포인트의 형성공정이 필요가 없어 공정의 효율성을 구현할 수 있으녀, 캐비티영역 내에 칩이 실장되는 아랫면을 상기 금속층으로 지지하도록 함으로써, 부품작동시 발생하는 열을 인쇄회로기판의 외부로 효율적으로 방출시킬 수 있는 매립형 인쇄회로기판과 그 제조방법을 제공하는 데 있다.

상술한 과제를 해결하기 위하여 본 발명은 적어도 1 이상의 내부회로패턴을 구비한 베이스 기판의 제1절연층에 칩실장영역을 형성하고 칩을 실장하는 1 단계; 상기 칩의 단자와 접속되는 외부회로패턴을 형성하는 2단계;를 포함하는 매립형 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.

특히, 상술한 제조공정에서의 상기 1단계는, a1) 상기 제1절연층의 일면에 형성되는 제1금속층을 스토퍼층으로 하여 캐비티영역을 가공하는 단계; a2) 상기 캐비티영역에 접착물질을 매개로 상기 칩을 제1금속층에 접합하는 단계;로 이루어질 수 있다. 이 경우 상기 a 1)단계는, 상기 제1금속층이 노출될 때까지 레이저가공을 통해 상기 제1절연층을 가공하는 단계로, 상기 a 2)단계는, 상기 능동소자 또는 수동소자의 접속 단자의 이면을 제1금속층에 접착물질로 접합시키고 경화시키는 단계로 형성할 수 있다.

또한, 상술한 제조공정에서의 상기 2단계는, b 1) 상기 칩단자와 제1절연층을 매립하는 제2절연층 및 제2금속층을 적층하는 단계; b 2) 상기 칩단자 또는 내부회로패턴을 전기적으로 연결하는 도통홀을 가공하고 충진하는 단계; b 3) 제2금속층을 패터닝해 상기 외부회로패턴을 형성하는 단계로 형성할 수 있다.

이 경우, 상기 b 1)단계는, 상기 제1절연층과 동일 또는 상이한 재질의 제2절연층과 제2금속층을 레이업(lay-up)하는 단계이며, 상기 b 2)단계는, Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계로 형성할 수 있다.

상술한 제조공정에 의해 제조되는 매립형 인쇄회로기판의 구조는 다음과 같다.

구체적으로는, 제1절연층의 표면에 형성되는 외부회로패턴과 접속되는 전자소자칩; 상기 접속되는 전자소자칩의 이면에 접착되는 제1금속층을 포함하는 칩실장영역;을 포함하며, 상기 칩실장영역은, 적어도 1 이상의 내부회로패턴을 구비한 제1절연층에 형성되는 캐비티영역;과 상기 캐비티영역의 일면을 상기 제1금속층이 밀폐하는 구조로 형성된다.

또한, 상술한 구조에서 상기 전자소자칩은 상기 제1금속층 상에 비전도성접착물질로 접착된다.

나아가 상기 제1금속층은 상기 캐비티영역의 폭보다 크도록 구현할 수 있으며, 상기 제1절연층의 상부 및 하부에는 상기 1절연층과 동일 또는 상이한 재질의 제2절연층이 형성되며, 상기 제2절연층의 표면에 상기 내부회로패턴과 전기적으로 연결되는 상기 외부회로패턴이 구비될 수 있다. 아울러 상기 칩은 수동소자 또는 능동소자 중 어느 하나 이상으로서, 동시에 적층할 수 있도록 한다.

본 발명은 내부회로패턴을 구비한 절연층 상에 금속층으로 일측면이 밀폐되어 관통되지 않는 캐비티를 가공하여, 부품을 실장할 수 있도록 함으로써, 별도의 칩을 고정하기 위한 베이스포인트의 형성공정이 필요가 없어 공정의 효율성을 구현할 수 있는 효과가 있다.

또한, 캐비티영역 내에 칩이 실장되는 아랫면을 상기 금속층으로 지지하도록 함으로써, 부품작동시 발생하는 열을 인쇄회로기판의 외부로 효율적으로 방출시킬 수 있는 효과가 있다.

도 1은 종래의 매립형 인쇄회로기판의 칩 실장방식을 설명한 개념도이다.
도 2a 내지 도 2c는 본 발명에 따른 제조순서도 및 공정도를 도시한 것이다.
도 3a 및 도 3b는 본 발명에 따른 제조공정에 의해 제조된 매립형 인쇄회로기판의 구조를 도시한 단면개념도이다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 발명은 회로패턴을 구비한 베이스기판에 부품을 매립하기 위하여 금속층을 스토퍼층으로 하여 관통되지 않는 캐비티를 가공하며, 이를 통해 부품 실장 기술의 효율성을 높이며, 상기 금속층을 통해 방열효과를 구현할 수 있는 구조의 인쇄회로기판을 제공하는 것을 그 요지로 한다.

구체적으로, 도 2a 내지 도 2c를 참조하여 본 발명에 따른 제조공정을 설명하면 다음과 같다. 도 2a는 본 발명에 따른 제조순서도이며, 도 2b 및 도 2c는 본 발명에 따른 제조공정도이다.

본 발명에 따른 매립형 인쇄회로기판의 제조공정은 적어도 1 이상의 내부회로패턴을 구비한 제1절연층에 칩실장영역을 형성하고 칩을 실장하는 1 단계와 상기 칩의 단자와 접속되는 외부회로패턴을 형성하는 2단계를 포함하여 구성된다.

제시된 순서도 및 공정도를 참조하여 상술한 공정을 구체적으로 설명하기로 한다.

1. 칩실장영역의 형성 및 칩실장공정(1단계)

도 2b를 참조하면, 본 발명에 따른 제조공정의 1단계는 회로패턴까지 형성이 완료된 베이스기판(110)(일명, 코어층이라 한다.)을 마련하고, 상기 베이스기판을 구성하는 제1절연층(112)에 캐비티(120, 121)을 가공한다(S 1단계). 즉, 기본 전기적으로 도통홀(113)로 전기적으로 연결되는 회로패턴(111)을 구비한 상기 베이스기판(110)의 근간이 되는 제1절연층(112)에 회로패턴이 형성되지 않는 부분을 가공하여 내부가 비어있는 영역인 캐비티(120)을 형성한다. 특히 이 경우, 상기 캐비티가 가공되는 제1절연층의 일면은 제1금속층(140, 141)을 구비하여, 상기 캐비티의 가공으로 전체적으로 관통되지 않으며 상부면만이 개구된 칩실장영역을 구비한다. 즉, 상기 칩실장영역은 비어 있는 제1절연층의 내부공간(120, 121)과 제1금속층(140, 11)으로 둘러싸인 영역으로 정의한다. 상기 캐비티의 가공은 레이저 가공을 통해 제1절연층을 식각하여 내는 공정으로 가공될 수 있으며, 이 경우 제1금속층을 식각 스토퍼층으로 하여 제1절연층을 깍아 내게 되므로, 캐비티의 가공공정은 제1금속층이 노출될 때까지 수행하는 것이 바람직하다.

상기 제1금속층은 상기 캐비티의 일면을 커버하는 위치에 형성되어 있는 것으로, 바람직하게는 상기 제1금속층의 폭보다 상기 캐비티의 폭을 좁게 형성하여 안정적인 칩실장영역을 구현함이 바람직하다. 상기 제1금속층은 Cu, Ag, Sn, Au, Ni, Pd 등의 물질을 이용하여 형성할 수 있으며, 특히 본 일 실시예에서는 Cu로 형성된 것을 일례로 설명하기로 한다.

이후, 상기 제1금속층(140, 141)을 구비한 칩실장영역에 칩(150, 152)을 정열하고, 이후 접착물질로 상기 제1금속층에 접합하는 공정이 수행된다.(S 11~S 13단계). 이 경우 상기 접속물질로 칩을 접합한 후에는 접속물질을 경화시켜 접합을 견고히 한다. 상기 칩은 상기 능동소자(150) 또는 수동소자(152)를 포함하며, 각 소자의 접속 단자(151, 153)의 이면을 제1금속층(140, 141)에 접합시킬 수 있도록 함이 바람직하다.

2. 외부회로패턴의 형성공정(2단계)

상기 S 1단계 이후의 공정으로, 칩실장영역에 접착된 칩이 단자의 상부 및 베이스기판의하부에 다층화를 위한 제2절연층(210)과 제2금속층(220)을 레이업(Lay-up)한다(S21~S22단계). 여기서 레이업이란 절연층과 금속층을 정렬하고 가열, 가압을 통해 적층시키는 공정을 의미한다.

이 경우 상기 베이스기판의 제1절연층(112)과 제2절연층(220)은 동일한 재료로 형성될 수 있으며, 서로 다른 재료를 사용할 수도 있다. 이용될 수 있는 절연재료로는 에폭시, 페놀수지, 프리프레그, 폴리이미드 필름, ABF(Ajinomoto Build up Film), FR4 등이 있다.

이후, 상기 칩단자(151, 153) 또는 내부회로패턴(111)을 전기적으로 연결하는 도통홀(H1)을 가공하고, 상기 도통홀 내부를 금속물질로 충진하는 공정이 수행된다. 상기 충진되는 금속물질은 Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다(S 31~S 32단계).

이후, 제2금속층(220)을 패터닝해 상기 외부회로패턴(221)을 형성하는 공정이 이어질 수 있다. 외부회로패턴(221)의 형성은 에칭공법, 또는 Addifive 공법을 이용하여 형성할 수 있음은 공지의 기술인바 생략하기로 한다.

3. 제2실시예

이상과 같은 본 발명에 따른 매립형 인쇄회로기판의 제조공정에서는, 제1금속층을 스토퍼층으로 하여 제1절연층을 가공하여 캐비티를 형성하고, 이렇게 형성된 캐비티 내에 칩을 자연스럽게 정렬하여 장착하는 공정이 특징적인 부분인바, 그외 공정의 출발점이 되는 베이스기판의 구조를 어떻게 사용하는 것이냐에 따라 약간 상이한 회로층을 구비한 구조를 구현할 수 있다.

도 2c는 이러한 베이스기판의 회로패턴이 단일한 절연층의 양면에 형성된 것을 넘어서, 베이스기판 자체가 다층의 절연층(111, 112, 113)과 여기에 형성되는 외부회로 또는 내부회로를 구비한 구조를 이용하여 도 2b에서 진행된 공정을 수행하는 경우에는 다층 인쇄회로기판을 구현할 수 있게 된다.

즉, 간략하게는 베이스기판(110)의 제1절연층 부분에 캐비티(120, 121)를 가공하고(P 11), 접착물질(130, 131)을 매개로 제1금속층(140, 141)에 칩(150, 152)을 접착하게 되며(P 12~P 13), 이후에 베이스기판의 상면 하면에 제2절연층(210)과 제2금속층(220)을 레이업하고(P21~P22), 칩의 단자와 회로패턴, 또는 회로패턴 간의 전기적 연결을 구현하는 도통홀(H1)가공과 금속물질(230)을 충진하여 인쇄회로기판을 완성시키는 공정으로 수행될 수 있다. 본 발명에서, 절연층이 금속층에 의해 관통되지 않은 캐비티(Cavity)를 활용함으로 별도의 칩(Chip)을 고정시키기 위한 베이스포인트(Base Point)를 형성시킬 필요가 없으며, 칩(Chip)이 실장되는 아랫면이 금속층(Cu Pattern)이므로 부품 작동 시 발생하는 열을 PCB 외부로 연결시켜 제거할 수 있는 장점이 있다.

도 3a 및 도 3b를 참조하며, 상술한 공정에 따라 제조되는 매립형 인쇄회로기판의 구조를 설명한다.

본 발명에 따른 매립형 인쇄회로기판은 도 3a에 도시된 것과 같이, 제1절연층(111)의 표면에 형성되는 외부회로패턴(221)과 접속되는 칩(150, 152)을 포함하며, 특히 상기 전자소자칩의 이면에 접착되는 제1금속층(140, 141)을 포함한다. 이 경우 상기 제1절연층(111)에 칩이 실장되는 공간영역인 캐비티영역와 상기 제1금속층이 이루는 영역을 칩실장영역이라고 정의한다.

상기 제1금속층(140, 141)은 내부회로패턴을 구비한 제1절연층(111)을 가공하여 형성된 상기 캐비티영역의 일면을 밀폐하는 구조로 형성되며, 따라서, 상기 제1금속층의 폭(X1)은 상기 캐비티 영역의 폭(Y1) 보다 넓은 길이를 가지도록 함이 바람직하다.

아울러, 상기 칩(150, 152)과 상기 제1금속층(140, 141) 사이에는 비전도성접착물질이 배치되어 두 구성요소 간의 견고한 결합을 구현함이 바람직하다. 아울러, 상기 칩은 도시된 구조는 하나의 능동소자(150)과 수동소자(152)가 동시에 실장되는 구조를 예시하였으나, 이들 중 어느 하나만의 칩들을 실장하는 구조나, 이들이 조합된 구조의 칩들을 실장하는 것도 가능함은 당업자에게 자명한바, 본 발명의 요지에 포함된다고 할 것이다.

또한, 상기 제1절연층(111)의 상부 및 하부에는 상기 1절연층과 동일 또는 상이한 재질의 제2절연층(220)이 형성될 수 있다. 아울러 상기 제2절연층(220)의 표면에 상기 내부회로패턴과 전기적으로 연결되는 상기 외부회로패턴(221)이 구비되며, 상기 내부 및 외부회로패턴간은 도통홀(230)을 통해 전기적으로 연결되게 된다. 상기 도통홀의 내부는 Cu, Ag, Sn, Au, Ni, Pd 등의 물질로 충진될 수 있다.

도 3b는 상술한 도 3a와 제1금속층과 캐비티 영역으로 형성되는 칩실장영역에 칩이 실장되는 구조는 모두 동일하나, 소재가 되는 베이스기판이 도 3a 처럼 2층의 회로패턴을 구비한 구조가 아니라, 다층의 회로패턴을 구비한 다수의 절연층(111, 112, 114)을 구비한 구조라는 점에서 차이가 있다.

상술한 구조의 본 발명에 따른 매립형 인쇄회로기판의 구조는 제1절연층 내에 칩실장영역이 구비되는 구조인바, 칩의 안정적인 실장이 가능하며, 칩 하부의 제1금속층의 존재로 인해 방열특성이 현저하게 향상되는 장점이 구현된다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

110: 베이스기판
111: 제1절연층
112: 내부회로패턴
120: 캐비티영역
130, 131: 접착물질
140, 141: 제1금속층
150: 능동소자
151: 연결단자
152: 수동소자
153: 연결단자
210: 제2절연층
220: 제2금속층
221: 외부회로패턴
230: 금속물질

Claims (13)

1. 적어도 1 이상의 내부회로패턴을 구비한 베이스 기판의 제1절연층에 칩실장영역을 형성하고 칩을 실장하는 1 단계;
   상기 칩의 단자와 접속되는 외부회로패턴을 형성하는 2단계;
   를 포함하는 매립형 인쇄회로기판의 제조방법.
   
2. 청구항 1에 있어서,
   상기 1단계는,
   a1) 상기 제1절연층의 일면에 형성되는 제1금속층을 스토퍼층으로 하여 캐비티영역을 가공하는 단계;
   a2) 상기 캐비티영역에 접착물질을 매개로 상기 칩을 제1금속층에 접합하는 단계;
   로 이루어지는 매립형 인쇄회로기판의 제조방법.
   
3. 청구항 2에 있어서,
   상기 a 1)단계는,
   상기 제1금속층이 노출될 때까지 레이저가공을 통해 상기 제1절연층을 가공하는 단계인 매립형 인쇄회로기판의 제조방법.
   
4. 청구항 2에 있어서,
   상기 a 2)단계는,
   상기 능동소자 또는 수동소자의 접속 단자의 이면을 제1금속층에 접착물질로 접합시키고 경화시키는 단계인 매립형 인쇄회로기판의 제조방법.
   
5. 청구항 2에 있어서,
   상기 2단계는,
   b 1) 상기 칩단자와 제1절연층을 매립하는 제2절연층 및 제2금속층을 적층하는 단계;
   b 2) 상기 칩단자 또는 내부회로패턴을 전기적으로 연결하는 도통홀을 가공하고 충진하는 단계;
   b 3) 제2금속층을 패터닝해 상기 외부회로패턴을 형성하는 단계;
   로 구성되는 매립형 인쇄회로기판의 제조방법.
   
6. 청구항 5에 있어서,
   상기 b 1)단계는,
   상기 제1절연층과 동일 또는 상이한 재질의 제2절연층과 제2금속층을 레이업(lay-up)하는 단계인 매립형 인쇄회로기판의 제조방법.
   
7. 청구항 5에 있어서,
   상기 b 2)단계는,
   Cu, Ag, Sn, Au, Ni, Pd 중 선택되는 어느 하나의 물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계인 매립형 인쇄회로기판의 제조방법.
   
8. 제1절연층의 표면에 형성되는 외부회로패턴과 접속되는 전자소자칩;
   상기 접속되는 칩의 이면에 접착되는 제1금속층을 포함하는 칩실장영역;을 포함하는 매립형 인쇄회로기판.
   
9. 청구항 8에 있어서,
   상기 칩실장영역은,
   적어도 1 이상의 내부회로패턴을 구비한 제1절연층에 형성되는 캐비티영역;과
   상기 캐비티영역의 일면을 상기 제1금속층이 밀폐하는 구조로 형성되는 매립형 인쇄회로기판.
   
10. 청구항 9에 있어서,
    상기 칩은 상기 제1금속층 상에 비전도성접착물질로 접착되는 매립형 인쇄회로기판.
    
11. 청구항 9 또는 10에 있어서,
    상기 제1금속층은 상기 캐비티영역의 폭보다 크도록 형성되는 매립형 인쇄회로기판.
    
12. 청구항 11에 있어서,
    상기 제1절연층의 상부 및 하부에는 상기 1절연층과 동일 또는 상이한 재질의 제2절연층이 형성되며,
    상기 제2절연층의 표면에 상기 내부회로패턴과 전기적으로 연결되는 상기 외부회로패턴이 구비되는 매립형 인쇄회로기판.
    
13. 청구항 11에 있어서,
    상기 칩은 수동소자 또는 능동소자인 매립형 인쇄회로기판.

Images