JP5989814B2 - 埋め込み基板、印刷回路基板及びその製造方法 - Google Patents

埋め込み基板、印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP5989814B2
JP5989814B2 JP2015005368A JP2015005368A JP5989814B2 JP 5989814 B2 JP5989814 B2 JP 5989814B2 JP 2015005368 A JP2015005368 A JP 2015005368A JP 2015005368 A JP2015005368 A JP 2015005368A JP 5989814 B2 JP5989814 B2 JP 5989814B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
cavity
build
core insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015005368A
Other languages
English (en)
Other versions
JP2015149477A (ja
Inventor
フン キム，サン
フン キム，サン
ホン ミン，テ
ホン ミン，テ
グァン コ，ヨン
グァン コ，ヨン
ジン キム，ヘ
ジン キム，ヘ
ヒョン チョ，ソク
ヒョン チョ，ソク
ウ グァン，チル
ウ グァン，チル
ハン リ，ジョン
ハン リ，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015149477A publication Critical patent/JP2015149477A/ja
Application granted granted Critical
Publication of JP5989814B2 publication Critical patent/JP5989814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、埋め込み基板、印刷回路基板及びその製造方法に関する。
携帯電話を始めとするＩＴ分野の電子機器に対する多機能化の要求に伴い、軽薄短小化が進んでおり、このような技術的要求に応えるべく、ＩＣ、半導体チップ、能動素子、及び受動素子などの電子部品を基板内に挿入するための技術が要求されている。これにより、近年、様々な方式で基板内に部品を埋め込む技術が開発されている。
一般の部品埋め込み基板は、通常、基板の絶縁層にキャビティを形成し、そのキャビティ内に各種素子、ＩＣ、及び半導体チップなどの電子部品を挿入する。その後、キャビティの内部及び電子部品が挿入された絶縁層上にプリプレグなどの接着性樹脂を塗布する。このように接着性樹脂を塗布することで、電子部品を固定させるとともに、絶縁層を形成する（例えば、特許文献１参照）。
米国特許第７８８６４３３号明細書
本発明の目的は、外部衝撃に対する緩衝効果を有する埋め込み基板、印刷回路基板及びその製造方法を提供することにある。
また、本発明の他の目的は、ビアのめっき不良を改善することで、信号伝達の信頼性を向上させることができる埋め込み基板、印刷回路基板及びその製造方法を提供することにある。
本発明の実施例によれば、第１キャビティが形成されたコア絶縁層と、コア絶縁層の一面に形成される第１回路層と、コア絶縁層の一面に形成され、第１キャビティから延びる第２キャビティが形成されたビルドアップ絶縁層と、第１キャビティ及び第２キャビティに配置され、コア絶縁層の一面から突出するように形成される素子と、コア絶縁層の他面に形成され、第１キャビティ及び第２キャビティを満たす第１絶縁層と、ビルドアップ絶縁層に形成されるビアと、を含む埋め込み基板であり、第１絶縁層は、コア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストで形成される埋め込み基板が提供される。
第１絶縁層とビルドアップ絶縁層とは、互いに異なる材質で形成されることができる。
本発明の埋め込み基板は、コア絶縁層の他面に形成される第２回路層をさらに含むことができる。
第２回路層は第１外部接続パッドを含み、第１絶縁層には、第１外部接続パッドを露出させる開口部が形成されていることができる。
本発明の埋め込み基板は、ビルドアップ絶縁層に形成されるビルドアップ回路層をさらに含むことができる。
ビアは、ビルドアップ回路層と素子とを電気的に連結する第１ビアと、第１回路層とビルドアップ回路層とを電気的に連結する第２ビアと、を含むことができる。
第１ビアと第２ビアとは、同一の高さを有することができる。
本発明の埋め込み基板は、ビルドアップ回路層に形成される第２絶縁層をさらに含むことができる。
ビルドアップ回路層は第２外部接続パッドを含み、第２絶縁層には、第２外部接続パッドを露出させる開口部が形成されていることができる。
ビルドアップ絶縁層及びビルドアップ回路層は、それぞれ多層からなることができる。
本発明の実施例によれば、貫通型の第１キャビティが形成され、一面に第１キャビティから延びる第２キャビティを含む第１回路層が形成されたコア絶縁層を準備する段階と、第１キャリア部材の一面または両面に第１回路層が接触するようにコア絶縁層を付着する段階と、第１キャビティ及び第２キャビティに素子を配置する段階と、コア絶縁層の他面に形成され、第１キャビティ及び第２キャビティを満たすように第１絶縁層を形成する段階と、第１キャリア部材を除去する段階と、コア絶縁層の一面にビルドアップ絶縁層を形成する段階と、を含む埋め込み基板の製造方法であり、絶縁層は、コア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストで形成される埋め込み基板の製造方法が提供される。
第２回路層は第１外部接続パッドを含み、第１絶縁層を形成する段階で、第１絶縁層に第１外部接続パッドを露出させる開口部が形成されることができる。
ビルドアップ絶縁層を形成する段階の後に、ビルドアップ絶縁層にビルドアップ回路層及びビアを形成する段階をさらに含むことができる。
ビルドアップ回路層及びビアを形成する段階の後に、ビルドアップ回路層に第２絶縁層を形成する段階をさらに含むことができる。
ビルドアップ回路層は第２外部接続パッドを含み、第２絶縁層を形成する段階で、第２絶縁層に第２外部接続パッドを露出させる開口部が形成されることができる。
第１絶縁層とビルドアップ絶縁層とは、互いに異なる材質で形成されることができる。
第１絶縁層はソルダーレジストで形成されることができる。
ビルドアップ回路層及びビアを形成する段階で、ビルドアップ回路層と素子とを電気的に連結する第１ビア及び第１回路層とビルドアップ回路層とを電気的に連結する第２ビアが形成されることができる。
第１ビアと第２ビアとは、同一の高さを有することができる。
ビルドアップ絶縁層及びビルドアップ回路層は、それぞれ多層からなることができる。
第１キャリア部材を除去する段階の後に、第２キャリア部材の一面または両面に第１絶縁層が接触するように、素子が配置されたコア絶縁層を付着する段階をさらに含むことができる。
ビルドアップ層を形成する段階の後に、第２キャリア部材を除去する段階をさらに含むことができる。
本発明の他の実施例によれば、キャビティが形成されたコア絶縁層と、コア絶縁層の一面に形成されるビルドアップ絶縁層と、コア絶縁層の他面に形成されるソルダーレジストと、キャビティに配置される素子と、を含み、キャビティの少なくとも一部にコア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストが充填される印刷回路基板が提供される。
キャビティに充填されたソルダーレジストは、素子の縁に形成されることができる。
キャビティに充填されたソルダーレジストと、コア絶縁層の他面に形成されたソルダーレジストとが、連続的に形成されることができる。
キャビティに充填されたソルダーレジストの厚さとコア絶縁層の他面に形成されたソルダーレジストの厚さとの和は、コア絶縁層の厚さより大きい。
キャビティに充填されたソルダーレジストは、コア絶縁層の一面から突出するように形成されることができる。
本発明の他の実施例によれば、キャビティが形成されたコア絶縁層を準備する段階と、キャリア部材にコア絶縁層の一面が接触するように付着する段階と、キャビティに素子を配置する段階と、コア絶縁層の他面及びキャビティの内部にソルダーレジストを形成する段階と、キャリア部材を除去する段階と、コア絶縁層の一面にビルドアップ絶縁層を形成する段階と、を含む印刷回路基板の製造方法が提供される。
ビルドアップ絶縁層を形成する段階の後に、ビルドアップ絶縁層にビルドアップ回路層及びビアを形成する段階をさらに含むことができる。
ビルドアップ回路層及びビアを形成する段階の後に、ビルドアップ回路層の一面にソルダーレジスト層を形成する段階をさらに含むことができる。
本発明のさらに他の実施例によれば、キャビティが形成されたコア絶縁層と、コア絶縁層の一面に形成され、コア絶縁層の一面側の一面に凹部を有するように形成されたビルドアップ層と、一部分がキャビティに配置され、キャビティから凹部の内部に突出した素子と、を含む印刷回路基板が提供される。
本発明のさらに他の実施例によれば、素子の底面がキャリアの上部に位置し、且つ素子がキャビティの内部に配置されるとともに、コア絶縁層の一面が素子の底面より高く位置するように、キャリアの上部にキャビティが形成されたコア絶縁層及び素子を配置する段階と、素子の周りの空間を満たし、且つキャビティの内部の一部及びキャビティの外部に突出するように絶縁層を形成する段階と、キャリアを除去した後、コア絶縁層の一面の上部にビルドアップ層を形成する段階と、を含む印刷回路基板の製造方法が提供される。
本発明の実施例による埋め込み基板、印刷回路基板及びその製造方法は、低いモジュラスを有する絶縁材を用いることで、外部衝撃を緩衝することができる。
本発明の実施例による埋め込み基板、印刷回路基板及びその製造方法は、ビアのめっき不良を改善することで、信号伝達の信頼性を向上させることができる。
本発明の実施例による埋め込み基板を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による埋め込み基板の製造方法を示した例示図である。 本発明の実施例による印刷回路基板を示した例示図である。 本発明の実施例による印刷回路基板の製造方法を示した例示図である。 本発明の実施例による印刷回路基板の製造方法を示した例示図である。 本発明の実施例による印刷回路基板の製造方法を示した例示図である。 本発明の実施例による印刷回路基板の製造方法を示した例示図である。 本発明の実施例による印刷回路基板の製造方法を示した例示図である。 本発明の実施例による印刷回路基板の製造方法を示した例示図である。 本発明の実施例による印刷回路基板の製造方法を示した例示図である。
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。
図１は本発明の実施例による埋め込み基板を示した例示図である。
図１を参照すれば、本発明の実施例による埋め込み基板１００は、コア絶縁層１１０と、第１回路層１６０と、第２回路層１４０と、第１絶縁層１５０と、第２絶縁層１５５と、ビルドアップ絶縁層１７０と、ビルドアップ回路層１８０と、ビア１９０と、素子１２０と、を含むことができる。
コア絶縁層１１０は、層間絶縁材料として一般に用いられる複合高分子樹脂で形成されることができる。例えば、コア絶縁層１１０は、プリプレグまたはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）で形成されることができ、その他にも、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂を用いることができるが、特にこれに限定されるものではない。また、コア絶縁層１１０は銅張積層板（ＣＣＬ）を用いて形成されることができる。本発明の実施例では、コア絶縁層１１０が単一の絶縁層で構成されていることを図示したが、本発明はこれに限定されない。すなわち、コア絶縁層１１０は、内部に一層以上の絶縁層及び回路層が形成されたものであることができる。
本発明の実施例によれば、コア絶縁層１１０は第１キャビティ１１１を含むことができる。第１キャビティ１１１は、コア絶縁層１１０を貫通する形態に形成されることができる。
第１回路層１６０はコア絶縁層１１０の一面に形成されることができる。第１回路層１６０は、伝導性物質で形成されることができ、例えば、銅（Ｃｕ）で形成されることができる。しかし、第１回路層１６０の形成物質が銅に限定されるものではない。すなわち、第１回路層１６０は、回路基板分野において回路用伝導性物質として用いられるものであれば、制限されずに適用されることができる。
第２回路層１４０はコア絶縁層１１０の他面に形成されることができる。第２回路層１４０は、伝導性物質で形成されることができ、例えば、銅（Ｃｕ）で形成されることができる。しかし、第２回路層１４０の形成物質が銅に限定されるものではない。すなわち、第２回路層１４０は、回路基板分野において回路用伝導性物質として用いられるものであれば、制限されずに適用されることができる。第２回路層１４０は、第２回路パターン１４１と、第１外部接続パッド１４２と、を含むことができる。第１外部接続パッド１４２は外部と電気的に連結されることができる。第１外部接続パッド１４２には、ソルダーボールまたはソルダーバンプなどの外部接続端子（不図示）が形成されることができる。
ビルドアップ絶縁層１７０は、コア絶縁層１１０の一面に形成されることができる。すなわち、ビルドアップ絶縁層１７０は、コア絶縁層１１０の一面に形成され、且つ第１回路層１６０を埋め込むように形成されることができる。ビルドアップ絶縁層１７０は、層間絶縁材料として一般に用いられる複合高分子樹脂で形成されることができる。例えば、ビルドアップ絶縁層１７０は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）、ＦＲ−４、及びＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成されることができる。しかし、本発明の実施例において、ビルドアップ絶縁層１７０の形成物質がこれに限定されるものではない。すなわち、本発明の実施例によるビルドアップ絶縁層１７０は、回路基板分野において公知された絶縁材から選択されるもので形成されることができる。図１では、ビルドアップ絶縁層１７０が一層からなることを図示したが、これに限定されるものではない。ビルドアップ絶縁層１７０は、一層だけでなく、多層からなることができる。
本発明の実施例によれば、ビルドアップ絶縁層１７０は第２キャビティ１１２を含むことができる。第２キャビティ１１２は、コア絶縁層１１０の第１キャビティ１１１から延びて形成されることができる。ここで、第２キャビティ１１２は、ビルドアップ絶縁層１７０を貫通しないように形成されることができる。図示された第２キャビティ１１２は、ビルドアップ絶縁層１７０の内部に形成された凹部と説明され得る。
素子１２０は、コア絶縁層１１０及びビルドアップ絶縁層１７０に埋め込まれることができる。すなわち、素子１２０はキャビティ１１３に配置されることができる。ここで、キャビティ１１３は、第１キャビティ１１１及び第２キャビティ１１２を含むものである。素子１２０がキャビティ１１３に配置されることで、図１に図示したように、素子１２０の一面がコア絶縁層１１０の一面より突出されるように配置されることができる。例えば、素子１２０の一面が第１回路層１６０の一面と同一線上に位置するように配置されることができる。本発明の実施例による素子１２０は、能動（Ａｃｔｉｖｅ）素子及び受動（Ｐｏｓｉｔｉｖｅ）素子のいずれであってもよい。
ビルドアップ回路層１８０はビルドアップ絶縁層１７０上に形成されることができる。ビルドアップ回路層１８０は、伝導性物質で形成されることができ、例えば、銅（Ｃｕ）で形成されることができる。しかし、ビルドアップ回路層１８０の形成物質が銅に限定されるものではない。すなわち、ビルドアップ回路層１８０は、回路基板分野において回路用伝導性物質として用いられるものであれば、制限されずに適用されることができる。図１では、ビルドアップ回路層１８０が一層からなることを図示したが、これに限定されるものではない。ビルドアップ回路層１８０は、一層だけでなく、多層からなることができる。最外層に形成されたビルドアップ回路層１８０は、ビルドアップ回路パターン１８１とともに、第２外部接続パッド１８２を含むことができる。第２外部接続パッド１８２は外部と電気的に連結されることができる。第２外部接続パッド１８２には、ソルダーボールまたはソルダーバンプなどの外部接続端子（不図示）が形成されることができる。
ビア１９０はビルドアップ絶縁層１７０の内部に形成されることができる。ビア１９０は、第１ビア１９１と、第２ビア１９２と、を含むことができる。例えば、第１ビア１９１はビルドアップ回路層１８０と素子１２０とを電気的に連結し、第２ビア１９２はビルドアップ回路層１８０と第１回路層１６０とを電気的に連結することができる。本発明の実施例において、素子１２０がコア絶縁層１１０から突出されるように配置されているため、第１ビア１９１と第２ビア１９２とは、類似の高さを有するように形成されることができる。すなわち、第１ビア１９１と第２ビア１９２との高さ差は、第１回路層１６０の一面と第２キャビティ１１２の一面との高さ差以下であることができる。例えば、第１回路層１６０の一面と素子１２０の一面とが同一線上に位置する場合、第１ビア１９１と第２ビア１９２とが同一の高さを有するように形成されることができる。第１ビア１９１の高さと第２ビア１９２の高さとが互いに同一または類似するほど、ビアの形成時にサイズ差によって発生するめっき不良を防止することができる。ここで、めっき不良は、サイズが異なるビアを形成する際に、何れか一つが過度にめっきされたり、ビアホールを完全に満たさずにめっきされたりすることを含む。このようなめっき不良を防止することにより、信号送信の信頼性を向上させることができる。図１では、ビア１９０が一つの層のみに形成されることを図示したが、これに限定されない。例えば、ビルドアップ絶縁層１７０及びビルドアップ回路層１８０が多層からなる場合、必要に応じて、ビア１９０は、各層のビルドアップ回路層１８０を互いに電気的に連結するように形成されることができる。
第１絶縁層１５０はコア絶縁層１１０の他面に形成されることができる。この際、第１絶縁層１５０は、コア絶縁層１１０の他面に形成された第２回路層１４０を埋め込むように形成されることができる。例えば、第２回路層１４０が第１外部接続パッド１４２を含む場合、第１絶縁層１５０は第１外部接続パッド１４２が露出されるようにパターニングされることができる。また、第１絶縁層１５０は、キャビティ１１３を満たすように形成されることができる。これにより、キャビティ１１３に満たされた第１絶縁層１５０は、その一面が素子１２０の一面と同一線上に位置することができる。
第１絶縁層１５０は、層間絶縁材料として一般に用いられる絶縁材で形成されることができる。すなわち、本発明の実施例による第１絶縁層１５０は、回路基板分野において公知の絶縁材から選択されるもので形成されることができる。しかし、本発明の実施例によれば、第１絶縁層１５０とビルドアップ絶縁層１７０とは、異なる材質で形成されることができる。例えば、第１絶縁層１５０はソルダーレジストで形成されることができる。コア絶縁層１１０より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストは、外部衝撃を緩衝する効果を有する。したがって、ソルダーレジストからなる第１絶縁層１５０でキャビティ１１３に満たすと、ボンディング（Ｂｏｎｄｉｎｇ）工程やその他の工程による衝撃から埋め込み基板１００及び素子１２０を保護することができる。しかし、第１絶縁層１５０の材質がソルダーレジストに限定されるものではなく、コア絶縁層１１０より低いモジュラスを有する絶縁材から選択されて適用されることができる。
第２絶縁層１５５は、ビルドアップ絶縁層１７０上に形成され、この際、ビルドアップ回路層１８０を埋め込むように形成されることができる。例えば、ビルドアップ回路層１８０が第２外部接続パッド１８２を含む場合、第２絶縁層１５５は第２外部接続パッド１８２が露出されるようにパターニングされることができる。
第２絶縁層１５５は、層間絶縁材料として一般に用いられる絶縁材で形成されることができ、例えば、ソルダーレジストで形成されることができる。しかし、第２絶縁層１５５の材質がソルダーレジストに限定されるものではない。すなわち、本発明の実施例による第２絶縁層１５５は、回路基板分野において公知の絶縁材から選択されるもので形成されることができる。
本発明の実施例では、第２回路層１４０及び第１絶縁層１５０を最外層として図示したが、これに限定されない。図示していないが、当業者の選択に応じて、第２回路層１４０及び第１絶縁層１５０上にビルドアップ層がさらに形成されることができる。
図２から図１０は本発明の実施例による埋め込み基板の製造方法を示した例示図である。
図２を参照すれば、第１キャリア部材２１０にコア絶縁層１１０及び素子１２０を付着することができる。
第１キャリア部材２１０は、キャビティ１１３に素子１２０が配置されるように、コア絶縁層１１０及び素子１２０を支持する役割をすることができる。第１キャリア部材２１０は、埋め込み基板の形成に用いられる公知の材質から選択されて適用されることができる。
コア絶縁層１１０は、層間絶縁材料として一般に用いられる複合高分子樹脂で形成されることができる。例えば、コア絶縁層１１０は、プリプレグまたはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）で形成されることができ、その他にも、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂を用いて形成されることができるが、特にこれに限定されるものではない。また、コア絶縁層１１０は、銅張積層板（ＣＣＬ）を用いて形成されることができる。本発明の実施例では、コア絶縁層１１０が単一の絶縁層で構成されていることを図示したが、本発明はこれに限定されない。すなわち、コア絶縁層１１０は、内部に一層以上の絶縁層及び回路層が形成されたものであることができる。
本発明の実施例によれば、コア絶縁層１１０は第１キャビティ１１１を含むことができる。第１キャビティ１１１は、コア絶縁層１１０を貫通する形態に形成されることができる。
本発明の実施例によれば、コア絶縁層１１０の一面には第１回路層１６０が形成されることができる。本発明の実施例によれば、第１回路層１６０に、コア絶縁層１１０の第１キャビティ１１１から延びる第２キャビティ１１２が形成されることができる。図示されたように、第２キャビティ１１２により、第１キャリア部材２１０の上部において、コア絶縁層１１０の底面が素子１２０の底面より高く位置することになる。
また、コア絶縁層１１０の他面には第２回路層１４０が形成されることができる。第２回路層１４０は、伝導性物質で形成されることができ、例えば、銅（Ｃｕ）で形成されることができる。しかし、第２回路層１４０の形成物質が銅に限定されるものではない。すなわち、第２回路層１４０は、回路基板分野において回路用伝導性物質として用いられるものであれば、制限されずに適用されることができる。また、第２回路層１４０は、テンティング（Ｔｅｎｔｉｎｇ）法、ＭＡＳＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、及びＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの公知の回路層形成方法のうち一つ以上の方法により形成されることができる。
第２回路層１４０は、第２回路パターン１４１及び第１外部接続パッド１４２を含むことができる。第１外部接続パッド１４２は外部と電気的に連結されることができる。第１外部接続パッド１４２には、ソルダーボールまたはソルダーバンプなどの外部接続端子（不図示）が形成されることができる。
本発明の実施例によれば、第１回路層１６０、第２回路層１４０、及び貫通型のキャビティ１１３が形成されたコア絶縁層１１０を第１キャリア部材２１０に付着した後、キャビティ１１３に素子１２０を挿入することができる。例えば、素子１２０は、能動（Ａｃｔｉｖｅ）素子及び受動（Ｐｏｓｉｔｉｖｅ）素子のいずれであってもよい。キャビティ１１３の一面（下面）に位置した第１キャリア部材２１０により、素子１２０がキャビティ１１３の内部に配置されることができる。これにより、素子１２０の一面がコア絶縁層１１０の一面から突出されるように配置されることができる。本発明の実施例によれば、素子１２０の一面と第１回路層１６０の一面とは、同一線上に位置することができる。しかし、このような構造は、一つの実施例にすぎず、素子１２０の一面と第１回路層１６０の一面とが同一線上に位置することに本発明が限定されるものではない。
図３を参照すれば、第１絶縁層１５０を形成することができる。
より詳細に、コア絶縁層１１０の他面に第１絶縁層１５０を形成することができる。この際、コア絶縁層１１０の他面に形成された第２回路層１４０を埋め込むように第１絶縁層１５０を形成することができる。また、コア絶縁層１１０のキャビティ１１３を満たすように第１絶縁層１５０を形成することができる。この際、キャビティ１１３に満たされる第１絶縁層１５０により、素子１２０がキャビティ１１３の内部で固定されることができる。
本発明の実施例による第１絶縁層１５０は、層間絶縁材料として一般に用いられる絶縁材で形成することができる。すなわち、本発明の実施例による第１絶縁層１５０は、回路基板分野において公知の絶縁材から選択されるもので形成することができる。例えば、第１絶縁層１５０はソルダーレジストで形成することができる。コア絶縁層１１０より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストは、外部衝撃を緩衝する効果を有する。したがって、ソルダーレジストからなる第１絶縁層１５０をキャビティ１１３に満たすと、ボンディング（Ｂｏｎｄｉｎｇ）工程やその他の工程による衝撃から埋め込み基板（図１０の１００）及び素子１２０を保護することができる。しかし、第１絶縁層１５０の材質がソルダーレジストに限定されるものではなく、コア絶縁層１１０より低いモジュラスを有する絶縁材から選択されて適用されることができる。
図４を参照すれば、第１キャリア部材２１０を除去することができる。
本発明の実施例では、コア絶縁層１１０を第１キャリア部材２１０の両面に付着して埋め込み基板工程を行ったが、第１キャリア部材２１０の一面にのみコア絶縁層１１０を付着して工程を行ってもよい。
上記のように第１キャリア部材２１０を除去すると、コア絶縁層１１０から突出されるように形成された素子１２０の一面も外部に露出されることになり、また、キャビティ１１３の内部で素子１２０を囲んでいた第１絶縁層１５０の一部も外部に露出されることになる。
図５を参照すれば、第２キャリア部材２２０に、素子１２０が配置されたコア絶縁層１１０を付着することができる。
すなわち、第１キャリア部材（図４の２１０）が除去されたコア絶縁層１１０を第２キャリア部材２２０に付着することができる。ここで、第２キャリア部材２２０は、回路基板分野において、工程中に基板を支持する役割をし、以後に除去されることができる。
第２キャリア部材２２０の一面または両面にコア絶縁層１１０を付着することができる。この際、コア絶縁層１１０の第１絶縁層１５０が第２キャリア部材２２０と接触するように付着することができる。
図６を参照すれば、ビルドアップ絶縁層１７０を形成することができる。
より詳細に、コア絶縁層１１０の一面にビルドアップ絶縁層１７０を形成することができる。この際、第１回路層１６０を埋め込むようにビルドアップ絶縁層１７０を形成することができる。また、ビルドアップ絶縁層１７０は、コア絶縁層１１０から突出された素子１２０及び第１絶縁層１５０の上部に形成することができる。
ビルドアップ絶縁層１７０は、層間絶縁材料として一般に用いられる複合高分子樹脂で形成することができる。例えば、ビルドアップ絶縁層１７０は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）、ＦＲ−４、及びＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成することができる。しかし、本発明の実施例において、ビルドアップ絶縁層１７０の形成物質がこれに限定されるものではない。本発明の実施例によるビルドアップ絶縁層１７０は、回路基板分野において公知の絶縁材から選択されるもので形成することができる。
図７を参照すれば、ビルドアップ回路層１８０及びビア１９０を形成することができる。
より詳細に、ビルドアップ絶縁層１７０の一面にビルドアップ回路層１８０を形成することができる。ビルドアップ回路層１８０は、伝導性物質で形成することができ、例えば、銅（Ｃｕ）で形成することができる。しかし、ビルドアップ回路層１８０の形成物質が銅に限定されるものではない。すなわち、ビルドアップ回路層１８０は、回路基板分野において回路用伝導性物質として用いられるものであれば、制限されずに適用されることができる。
また、ビルドアップ絶縁層１７０の内部にビア１９０を形成することができる。この際、ビア１９０は第１ビア１９１及び第２ビア１９２を含むことができる。例えば、第１ビア１９１はビルドアップ回路層１８０と素子１２０とを電気的に連結し、第２ビア１９２はビルドアップ回路層１８０と第１回路層１６０とを電気的に連結することができる。本発明の実施例において、素子１２０がコア絶縁層１１０から突出されるように配置されているため、第１ビア１９１と第２ビア１９２とは、類似の高さを有するように形成することができる。すなわち、第１ビア１９１と第２ビア１９２との高さ差は、第１回路層１６０の一面と第２キャビティ１１２の一面との高さ差以下であることができる。例えば、第１回路層１６０の一面と素子１２０の一面とが同一線上に位置する場合、第１ビア１９１と第２ビア１９２とが同一の高さを有するように形成することができる。第１ビア１９１の高さと第２ビア１９２の高さとが互いに同一または類似するほど、ビアの形成時にサイズ差によって発生するめっき不良を防止することができる。ここで、めっき不良は、サイズが異なるビアを形成する際に、何れか一つが過度にめっきされたり、ビアホールを完全に満たさずにめっきされたりすることを含む。このようなめっき不良を防止することにより、信号送信の信頼性を向上させることができる。
本発明の実施例によるビルドアップ回路層１８０及びビア１９０の形成方法としては、回路基板分野におけるいかなる回路層及びビアの形成方法が適用されてもよい。
また、本発明の実施例において、ビルドアップ絶縁層１７０、ビルドアップ回路層１８０、及びビア１９０を一層に形成することを例として説明したが、これに限定されない。すなわち、図６及び図７の段階を繰り返して行うことで、多層構造のビルドアップ絶縁層１７０、ビルドアップ回路層１８０、及びビア１９０を形成してもよい。
また、最外層に形成されたビルドアップ回路層１８０は、ビルドアップ回路パターン１８１とともに、第２外部接続パッド１８２を含むことができる。第２外部接続パッド１８２は外部と電気的に連結されることができる。
図８を参照すれば、第２絶縁層１５５を形成することができる。
より詳細に、ビルドアップ絶縁層１７０上に第２絶縁層１５５を形成することができる。この際、ビルドアップ回路層１８０を埋め込むように第２絶縁層１５５を形成することができる。第２絶縁層１５５は、層間絶縁材料として一般に用いられる絶縁材で形成することができ、例えば、ソルダーレジストで形成することができる。しかし、第２絶縁層１５５の材質がソルダーレジストに限定されるものではない。すなわち、本発明の実施例による第２絶縁層１５５は、回路基板分野において公知の絶縁材から選択されるもので形成することができる。
図９を参照すれば、第２キャリア部材２２０を除去することができる。
図１０を参照すれば、第１絶縁層１５０及び第２絶縁層１５５をパターニングすることができる。
本発明の実施例によれば、第２回路層１４０が第１外部接続パッド１４２を含む場合、第１外部接続パッド１４２が露出されるように第１絶縁層１５０をパターニングすることができる。
また、ビルドアップ回路層１８０が第２外部接続パッド１８２を含む場合、第２外部接続パッド１８２が露出されるように第２絶縁層１５５をパターニングすることができる。
本発明の実施例において、第１絶縁層１５０及び第２絶縁層１５５のパターニングを最終段階で同時に行ったが、これに限定されるものではない。例えば、互いに異なる段階で第１絶縁層１５０及び第２絶縁層１５５を別々にパターニングしてもよい。第１絶縁層１５０をパターニングする順序は、第１絶縁層１５０を形成した後であれば、当業者の選択に応じて自由に決定されることができる。また、第２絶縁層１５５は、当業者の選択に応じて省略されてもよい。
図２から図１０を参照して上述したように、図１の埋め込み基板１００が形成されることができる。
図１１は本発明の実施例による印刷回路基板を示した例示図である。
図１１を参照すれば、印刷回路基板３００は、コア絶縁層３１０と、回路層３４０と、ビルドアップ層３７５と、素子３２０と、ソルダーレジスト３５０と、を含むことができる。
本発明の実施例によれば、コア絶縁層３１０は、層間絶縁材料として一般に用いられる複合高分子樹脂で形成されることができる。例えば、コア絶縁層３１０は、プリプレグまたはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）で形成されることができ、その他にも、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂が用いられることができるが、特にこれに限定されるものではない。また、コア絶縁層３１０は銅張積層板（ＣＣＬ）を用いて形成されることができる。本発明の実施例では、コア絶縁層３１０が単一の絶縁層で構成されていることを図示したが、本発明はこれに限定されない。すなわち、コア絶縁層３１０は、内部に一層以上の絶縁層及び回路層が形成されたものであることができる。
本発明の実施例によれば、コア絶縁層３１０はキャビティ３１１を含むことができる。キャビティ３１１はコア絶縁層３１０を貫通する形態に形成されることができる。
本発明の実施例において、回路層３４０はコア絶縁層３１０の両面に形成されることができる。しかし、回路層３４０がコア絶縁層３１０の両面に形成された構造に本発明が限定されるものではない。例えば、回路層３４０は、コア絶縁層３１０の両面のうち片面にのみ形成されてもよい。または、回路層３４０は省略されてもよい。本発明の実施例による回路層３４０は、伝導性物質で形成されることができ、例えば、銅で形成されることができる。しかし、回路層３４０の材質がこれに限定されるものではなく、回路基板分野において適用される回路用伝導性物質であれば、いずれも適用可能である。
本発明の実施例によれば、ビルドアップ層３７５はコア絶縁層３１０の一面に形成されることができる。本発明の実施例によれば、ビルドアップ層３７５は、ビルドアップ絶縁層３７０と、ビルドアップ回路層３８０と、ビア３９０と、を含むことができる。
ビルドアップ絶縁層３７０はコア絶縁層３１０の一面に形成されることができる。ビルドアップ絶縁層３７０は、層間絶縁材料として一般に用いられる複合高分子樹脂で形成されることができ、例えば、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成されることができる。しかし、本発明の実施例において、ビルドアップ絶縁層３７０の形成物質がこれに限定されるものではない。本発明の実施例によるビルドアップ絶縁層３７０は、回路基板分野において公知の絶縁材から選択されるもので形成されることができる。
ビルドアップ回路層３８０はビルドアップ絶縁層３７０上に形成されることができる。ビルドアップ回路層３８０は、伝導性物質で形成されることができ、例えば、銅（Ｃｕ）で形成されることができる。しかし、ビルドアップ回路層３８０の形成物質が銅に限定されるものではない。すなわち、ビルドアップ回路層３８０は、回路基板分野において回路用伝導性物質として用いられるものであれば、制限されずに適用されることができる。
ビア３９０はビルドアップ絶縁層３７０の内部に形成されることができる。ビア３９０は、ビルドアップ絶縁層３７０を貫通して、ビルドアップ回路層３８０と素子３２０とを電気的に連結することができる。また、ビア３９０は、回路層３４０とビルドアップ回路層３８０とを電気的に連結することができる。
本発明の実施例では、ビルドアップ層３７５が一層のビルドアップ絶縁層３７０及びビルドアップ回路層３８０で形成されることを例として説明したが、これに限定されるものではない。例えば、ビルドアップ層３７５は、多層のビルドアップ絶縁層３７０及びビルドアップ回路層３８０を含むように形成されることができる。このようにビルドアップ層３７５が多層のビルドアップ回路層３８０を含むように形成される場合、ビア３９０は、各層のビルドアップ回路層３８０を互いに電気的に連結するように形成されることができる。
本発明の実施例によれば、素子３２０はコア絶縁層３１０のキャビティ３１１に配置されることができる。本発明の実施例による素子３２０は、能動（Ａｃｔｉｖｅ）素子及び受動（Ｐｏｓｉｔｉｖｅ）素子のいずれであってもよい。本発明の実施例によれば、キャビティ３１１に配置された素子３２０は、コア絶縁層３１０から突出するように位置することができる。すなわち、素子３２０の一面がコア絶縁層３１０の一面から突出するように位置することができる。
本発明の実施例によるソルダーレジスト３５０はコア絶縁層３１０の他面に形成されることができる。また、ソルダーレジスト３５０は、キャビティ３１１の少なくとも一部に充填されることができる。本発明の実施例によれば、ソルダーレジスト３５０は、キャビティ３１１に配置された素子３２０の縁に形成されることができる。したがって、キャビティ３１１に形成されたソルダーレジスト３５０は、コア絶縁層３１０の一面から突出するように形成されることができる。また、キャビティ３１１に形成（充填）されたソルダーレジスト３５０と、コア絶縁層３１０の他面に形成されたソルダーレジスト３５０とが、連続的に形成されることができる。このように形成されたソルダーレジスト３５０は、コア絶縁層３１０より厚い厚さを有することができる。すなわち、キャビティ３１１に充填されたソルダーレジスト３５０の厚さとコア絶縁層３１０の他面に形成されたソルダーレジスト３５０の厚さとの和は、コア絶縁層３１０の厚さより大きいことができる。
コア絶縁層３１０より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジスト３５０は、外部衝撃を緩衝する効果を有する。したがって、素子３２０が配置されたキャビティ３１１及びコア絶縁層３１０の他面にソルダーレジスト３５０が形成されることで、外部衝撃から印刷回路基板３００及び素子３２０を保護することができる。ここで、外部衝撃とは、ボンディング（Ｂｏｎｄｉｎｇ）工程などのように印刷回路基板３００を形成するための工程が行われる中に発生する衝撃を意味する。
また、本発明の実施例によれば、ソルダーレジスト３５０はビルドアップ層３７５の一面に形成されることができる。ビルドアップ層３７５の一面に形成されたソルダーレジスト３５０は、ビルドアップ回路層３８０を外部衝撃及び半田付けから保護し、酸化を防止するために形成されることができる。この際、ソルダーレジスト３５０は、ビルドアップ回路層３８０の一部が外部に露出されるようにパターニングされることができる。ここで、外部に露出されるビルドアップ回路層３８０は、外部と電気的に連結される領域であることができる。
図１２から図１８は本発明の実施例による印刷回路基板の製造方法を示した例示図である。
図１２を参照すれば、コア絶縁層３１０を準備することができる。
本発明の実施例によれば、コア絶縁層３１０は、層間絶縁材料として一般に用いられる複合高分子樹脂で形成することができる。例えば、コア絶縁層３１０は、プリプレグまたはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）で形成することができ、その他にも、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂を用いて形成することができるが、特にこれに限定されるものではない。また、コア絶縁層３１０は銅張積層板（ＣＣＬ）を用いて形成することができる。本発明の実施例では、コア絶縁層３１０が単一の絶縁層で構成されていることを図示したが、本発明はこれに限定されない。すなわち、コア絶縁層３１０は、内部に一層以上の絶縁層及び回路層が形成されたものであることができる。
本発明の実施例によれば、コア絶縁層３１０にはキャビティ３１１が形成されることができる。キャビティ３１１は、コア絶縁層３１０を貫通する形態に形成されることができる。キャビティ３１１は、コア絶縁層３１０をレーザードリルまたはＣＮＣドリルを用いて加工することで形成されることができる。
また、コア絶縁層３１０の両面に回路層３４０が形成されることができる。しかし、回路層３４０がコア絶縁層３１０の両面に形成された構造に本発明が限定されるものではない。例えば、コア絶縁層３１０の一面にのみ回路層３４０が形成されてもよい。または、回路層３４０は省略されてもよい。本発明の実施例による回路層３４０は伝導性物質で形成されることができ、例えば、銅で形成されることができる。しかし、回路層３４０の材質がこれに限定されるものではなく、回路基板分野において適用される回路用伝導性物質であれば、いずれも適用可能である。また、回路層３４０は、テンティング（Ｔｅｎｔｉｎｇ）法、ＭＡＳＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、及びＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの公知された回路層形成方法のうち一つ以上の方法により形成されることができる。
図１３を参照すれば、コア絶縁層３１０の一面にキャリア部材４１０を付着することができる。
本発明の実施例によれば、コア絶縁層３１０の一面に形成された回路層３４０とキャリア部材４１０とを接触させることができる。しかし、回路層３４０が省略された場合には、コア絶縁層３１０の一面とキャリア部材４１０とを接触させることができる。
図１４を参照すれば、素子３２０を配置することができる。
より詳細に、本発明の実施例によれば、コア絶縁層３１０のキャビティ３１１に素子３２０を配置することができる。この際、コア絶縁層３１０の一面に形成された回路層３４０により、素子３２０はコア絶縁層３１０の一面から突出するように配置されることができる。
図１５を参照すれば、ソルダーレジスト３５０を形成することができる。
より詳細に、本発明の実施例によれば、コア絶縁層３１０の他面にソルダーレジスト３５０を形成することができる。また、コア絶縁層３１０のキャビティ３１１の少なくとも一部に充填されるようにソルダーレジスト３５０を形成することができる。
例えば、コア絶縁層３１０の他面にフィルムの形態に積層（ｌａｍｉｎａｔｉｏｎ）した後、加熱することで、コア絶縁層３１０の他面及びキャビティ３１１にソルダーレジスト３５０を形成することができる。または、液状の形態に印刷（Ｐｒｉｎｔｉｎｇ）することで、コア絶縁層３１０の他面及びキャビティ３１１にソルダーレジスト３５０を形成することができる。
このように形成されたソルダーレジスト３５０は、キャビティ３１１に配置された素子３２０の縁に形成されることができる。したがって、キャビティ３１１に形成されたソルダーレジスト３５０は、コア絶縁層３１０の一面から突出するように形成されることができる。また、キャビティ３１１に形成（充填）されたソルダーレジスト３５０と、コア絶縁層３１０の他面に形成されたソルダーレジスト３５０とが、連続的に形成されることができる。このように形成されたソルダーレジスト３５０は、コア絶縁層３１０より厚い厚さを有することができる。すなわち、キャビティ３１１に充填されたソルダーレジスト３５０の厚さと、コア絶縁層３１０の他面に形成されたソルダーレジスト３５０の厚さとの和は、コア絶縁層３１０の厚さより大きいことができる。
本発明の実施例では、ソルダーレジスト３５０をキャビティ３１１の内部全体に充填することを例として説明したが、これに限定されるものではない。
図１６を参照すれば、キャリア部材（図１５の４１０）を除去することができる。
本発明の実施例によれば、キャリア部材（図１５の４１０）を除去することにより、素子３２０の一部が露出されることができる。ここで、素子３２０の露出された一部は、コア絶縁層３１０の一面から突出された部分であることができる。また、素子３２０を囲むソルダーレジスト３５０の一部も露出されることができる。ここで、ソルダーレジスト３５０の露出された一部は、コア絶縁層３１０の一面から露出された部分であることができる。
図１７を参照すれば、ビルドアップ層３７５を形成することができる。
より詳細に、本発明の実施例によれば、コア絶縁層３１０の一面にビルドアップ層３７５を形成することができる。本発明の実施例によるビルドアップ層３７５は、ビルドアップ絶縁層３７０、ビルドアップ回路層３８０、及びビア３９０を含むことができる。
ビルドアップ絶縁層３７０はコア絶縁層３１０の一面に形成することができる。ビルドアップ絶縁層３７０は、層間絶縁材料として一般に用いられる複合高分子樹脂で形成することができる。例えば、ビルドアップ絶縁層３７０は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）、ＦＲ−４、及びＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成することができる。しかし、本発明の実施例において、ビルドアップ絶縁層３７０の形成物質がこれに限定されるものではない。本発明の実施例によるビルドアップ絶縁層３７０は、回路基板分野において公知の絶縁材から選択されるもので形成することができる。
ビルドアップ回路層３８０はビルドアップ絶縁層３７０上に形成することができる。ビルドアップ回路層３８０は伝導性物質で形成することができ、例えば、銅（Ｃｕ）で形成することができる。しかし、ビルドアップ回路層３８０の形成物質が銅に限定されるものではない。すなわち、ビルドアップ回路層３８０は、回路基板分野において回路用伝導性物質として用いられるものであれば、制限されずに適用されることができる。
ビア３９０はビルドアップ絶縁層３７０の内部に形成することができる。ビア３９０は、ビルドアップ絶縁層３７０を貫通して、ビルドアップ回路層３８０と素子３２０とを電気的に連結することができる。また、ビア３９０は、回路層３４０とビルドアップ回路層３８０とを電気的に連結することができる。
例えば、コア絶縁層３１０の一面にビルドアップ絶縁層３７０を形成した後、ビルドアップ層３７５を貫通するビア３９０及びビルドアップ回路層３８０を順に形成するか、または同時に形成することができる。ビア３９０及びビルドアップ回路層３８０は、テンティング（Ｔｅｎｔｉｎｇ）法、ＭＡＳＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、及びＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの公知された方法のうち一つ以上の方法により形成することができる。
本発明の実施例では、ビルドアップ層３７５が一層のビルドアップ絶縁層３７０及びビルドアップ回路層３８０で構成されることを例として説明したが、これに限定されるものではない。例えば、ビルドアップ層３７５は、多層のビルドアップ絶縁層３７０及びビルドアップ回路層３８０を含むことができる。このようにビルドアップ層３７５が多層のビルドアップ回路層３８０を含む場合、ビア３９０は、各層のビルドアップ回路層３８０を互いに電気的に連結するように形成することができる。
図１８を参照すれば、ビルドアップ層３７５上にソルダーレジスト３５０を形成することができる。
本発明の実施例によれば、ビルドアップ層３７５の一面に形成されたソルダーレジスト３５０は、ビルドアップ回路層３８０を外部衝撃及び半田付けから保護し、酸化を防止するために形成されるものである。この際、ビルドアップ回路層３８０の一部が外部に露出されるようにソルダーレジスト３５０をパターニングすることができる。ここで、外部に露出されるビルドアップ回路層３８０は、外部と電気的に連結される領域であることができる。
図１２から図１８を参照して上述したように、図１１の印刷回路基板３００が形成されることができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、埋め込み基板、印刷回路基板及びその製造方法に適用可能である。
１００ 埋め込み基板
１１０、３１０ コア絶縁層
１１１ 第１キャビティ
１１２ 第２キャビティ
１１３、３１１ キャビティ
１２０、３２０ 素子
１４０ 第２回路層
１４１ 第２回路パターン
１４２ 第１外部接続パッド
１５０ 第１絶縁層
１５５ 第２絶縁層
１６０ 第１回路層
１７０、３７０ ビルドアップ絶縁層
１８０、３８０ ビルドアップ回路層
１８１ ビルドアップ回路パターン
１８２ 第２外部接続パッド
１９０、３９０ ビア
１９１ 第１ビア
１９２ 第２ビア
２１０ 第１キャリア部材
２２０ 第２キャリア部材
３００ 印刷回路基板
３４０ 回路層
３５０ ソルダーレジスト
３７５ ビルドアップ層
４１０ キャリア部材

Claims (33)

  1. 第１キャビティが形成されたコア絶縁層と、
    前記コア絶縁層の一面に形成される第１回路層と、
    前記コア絶縁層の一面に形成され、前記第１キャビティから延びる第２キャビティが形成されたビルドアップ絶縁層と、
    前記第１キャビティ及び第２キャビティに配置され、前記コア絶縁層の一面から突出するように形成される素子と、
    前記コア絶縁層の他面に形成され、前記第１キャビティ及び第２キャビティを満たす第１絶縁層と、
    前記ビルドアップ絶縁層に形成されるビアと、を含む埋め込み基板であり、
    前記第１絶縁層は、前記コア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストで形成される埋め込み基板。
  2. 前記第１絶縁層と前記ビルドアップ絶縁層とは、互いに異なる材質で形成される、請求項１に記載の埋め込み基板。
  3. 前記コア絶縁層の他面に形成される第２回路層をさらに含む、請求項１に記載の埋め込み基板。
  4. 前記第２回路層は第１外部接続パッドを含み、前記第１絶縁層には、前記第１外部接続パッドを露出させる開口部が形成されている、請求項３に記載の埋め込み基板。
  5. 前記ビルドアップ絶縁層に形成されるビルドアップ回路層をさらに含む、請求項１に記載の埋め込み基板。
  6. 前記ビアは、ビルドアップ回路層と前記素子とを電気的に連結する第１ビアと、前記第１回路層と前記ビルドアップ回路層とを電気的に連結する第２ビアと、を含む、請求項１に記載の埋め込み基板。
  7. 前記第１ビアと前記第２ビアとは、同一の高さを有する、請求項６に記載の埋め込み基板。
  8. 前記ビルドアップ回路層に形成される第２絶縁層をさらに含む、請求項５に記載の埋め込み基板。
  9. 前記ビルドアップ回路層は第２外部接続パッドを含み、前記第２絶縁層には、前記第２外部接続パッドを露出させる開口部が形成されている、請求項８に記載の埋め込み基板。
  10. 前記ビルドアップ絶縁層及びビルドアップ回路層は、それぞれ多層からなる、請求項７に記載の埋め込み基板。
  11. 貫通型の第１キャビティが形成され、一面に第１キャビティから延びる第２キャビティを含む第１回路層が形成されたコア絶縁層を準備する段階と、
    第１キャリア部材の一面または両面に前記第１回路層が接触するように前記コア絶縁層を付着する段階と、
    前記第１キャビティ及び第２キャビティに素子を配置する段階と、
    前記コア絶縁層の他面に形成され、前記第１キャビティ及び第２キャビティを満たすように第１絶縁層を形成する段階と、
    前記第１キャリア部材を除去する段階と、
    前記コア絶縁層の一面にビルドアップ絶縁層を形成する段階と、を含む埋め込み基板の製造方法であり、
    前記第１絶縁層は、前記コア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストで形成される埋め込み基板の製造方法。
  12. 前記コア絶縁層を準備する段階で、前記コア絶縁層の他面に第２回路層がさらに形成される、請求項１１に記載の埋め込み基板の製造方法。
  13. 前記第２回路層は第１外部接続パッドを含み、
    前記第１絶縁層を形成する段階で、前記第１絶縁層に前記第１外部接続パッドを露出させる開口部が形成される、請求項１２に記載の埋め込み基板の製造方法。
  14. 前記ビルドアップ絶縁層を形成する段階の後に、
    前記ビルドアップ絶縁層にビルドアップ回路層及びビアを形成する段階をさらに含む、請求項１１に記載の埋め込み基板の製造方法。
  15. 前記ビルドアップ回路層及びビアを形成する段階の後に、
    前記ビルドアップ回路層に第２絶縁層を形成する段階をさらに含む、請求項１４に記載の埋め込み基板の製造方法。
  16. 前記ビルドアップ回路層は第２外部接続パッドを含み、
    前記第２絶縁層を形成する段階で、前記第２絶縁層に前記第２外部接続パッドを露出させる開口部が形成される、請求項１５に記載の埋め込み基板の製造方法。
  17. 前記第１絶縁層と前記ビルドアップ絶縁層とは、互いに異なる材質で形成される、請求項１１に記載の埋め込み基板の製造方法。
  18. 前記ビルドアップ回路層及びビアを形成する段階で、
    前記ビルドアップ回路層と前記素子とを電気的に連結する第１ビア及び前記第１回路層と前記ビルドアップ回路層とを電気的に連結する第２ビアが形成される、請求項１４に記載の埋め込み基板の製造方法。
  19. 前記第１ビアと前記第２ビアとは、同一の高さを有する、請求項１８に記載の埋め込み基板の製造方法。
  20. 前記ビルドアップ絶縁層及びビルドアップ回路層は、それぞれ多層からなる、請求項１４に記載の埋め込み基板の製造方法。
  21. 前記第１キャリア部材を除去する段階の後に、
    第２キャリア部材の一面または両面に前記第１絶縁層が接触するように、前記素子が配置された前記コア絶縁層を付着する段階をさらに含む、請求項１１に記載の埋め込み基板の製造方法。
  22. 前記ビルドアップ絶縁層を形成する段階の後に、
    前記第２キャリア部材を除去する段階をさらに含む、請求項２１に記載の埋め込み基板の製造方法。
  23. キャビティが形成されたコア絶縁層と、
    前記コア絶縁層の一面に形成されるビルドアップ層と、
    前記コア絶縁層の他面に形成されるソルダーレジストと、
    前記キャビティに配置される素子と、を含み、
    前記キャビティの少なくとも一部に前記コア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストが充填される、印刷回路基板。
  24. 前記キャビティに充填されたソルダーレジストは、前記素子の縁に形成される、請求項２３に記載の印刷回路基板。
  25. 前記キャビティに充填されたソルダーレジストと、前記コア絶縁層の他面に形成されたソルダーレジストとが、連続的に形成される、請求項２３に記載の印刷回路基板。
  26. 前記キャビティに充填されたソルダーレジストの厚さと前記コア絶縁層の他面に形成されたソルダーレジストの厚さとの和は、前記コア絶縁層の厚さより大きい、請求項２３に記載の印刷回路基板。
  27. 前記キャビティに充填されたソルダーレジストは、前記コア絶縁層の一面から突出するように形成される、請求項２３に記載の印刷回路基板。
  28. キャビティが形成されたコア絶縁層の一面にキャリア部材を付着する段階と、
    前記キャビティに素子を配置する段階と、
    前記コア絶縁層の他面及び前記キャビティの内部に、前記コア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストを形成する段階と、
    前記キャリア部材を除去する段階と、
    前記コア絶縁層の一面にビルドアップ絶縁層を形成する段階と、を含む印刷回路基板の製造方法。
  29. 前記ビルドアップ絶縁層を形成する段階の後に、
    前記ビルドアップ絶縁層にビルドアップ回路層及びビアを形成する段階をさらに含む、請求項２８に記載の印刷回路基板の製造方法。
  30. 前記ビルドアップ回路層及びビアを形成する段階の後に、
    前記ビルドアップ回路層の一面にソルダーレジスト層を形成する段階をさらに含む、請求項２９に記載の印刷回路基板の製造方法。
  31. キャビティが形成されたコア絶縁層と、
    前記コア絶縁層の一面に形成され、前記コア絶縁層の一面側の一面に凹部を有するように形成されたビルドアップ層と、
    一部分が前記キャビティに配置され、前記キャビティから前記凹部の内部に突出した素子と、を含む印刷回路基板であり、
    前記コア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストからなり、前記コア絶縁層の一面の反対面である他面に形成されて、前記凹部の少なくとも一部及び前記キャビティの少なくとも一部を満たす絶縁層をさらに含む、印刷回路基板。
  32. 前記コア絶縁層の一面側の前記ビルドアップ層の一面の反対面である他面に形成されたビルドアップ回路層と、
    前記コア絶縁層の一面に形成された第１回路層と、
    前記ビルドアップ層を貫通し、前記ビルドアップ回路層の一部と素子との間に介在されて、前記ビルドアップ回路層と前記素子とを電気的に連結する第１ビアと、
    前記ビルドアップ層を貫通し、前記ビルドアップ回路層の一部と前記第１回路層の一部との間に介在されて、前記第１回路層と前記ビルドアップ層とを電気的に連結し、前記第１ビアと同一の高さを有する第２ビアと、を含む、請求項３１に記載の印刷回路基板。
  33. 素子の底面がキャリアの上部に位置し、且つ素子がキャビティの内部に配置されるとともに、コア絶縁層の一面が素子の底面より高く位置するように、キャリアの上部にキャビティが形成されたコア絶縁層及び素子を配置する段階と、
    前記素子の周りの空間を満たし、且つ前記キャビティの内部の一部及び前記キャビティの外部に突出するように絶縁層を形成する段階と、
    前記キャリアを除去した後、前記コア絶縁層の一面の上部にビルドアップ層を形成する段階と、を含む印刷回路基板の製造方法であり、
    前記ビルドアップ層上に前記コア絶縁層より低いモジュラス（Ｍｏｄｕｌｕｓ）を有するソルダーレジストを形成する、印刷回路基板の製造方法。
JP2015005368A 2014-02-06 2015-01-14 埋め込み基板、印刷回路基板及びその製造方法 Active JP5989814B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0013793 2014-02-06
KR1020140013793A KR101601815B1 (ko) 2014-02-06 2014-02-06 임베디드 기판, 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2015149477A JP2015149477A (ja) 2015-08-20
JP5989814B2 true JP5989814B2 (ja) 2016-09-07

Family

ID=53756011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015005368A Active JP5989814B2 (ja) 2014-02-06 2015-01-14 埋め込み基板、印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US20150223341A1 (ja)
JP (1) JP5989814B2 (ja)
KR (1) KR101601815B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
KR102466204B1 (ko) * 2015-12-16 2022-11-11 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
US20180177045A1 (en) 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
KR102257926B1 (ko) * 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
WO2020060265A1 (ko) * 2018-09-20 2020-03-26 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
CN109637981B (zh) * 2018-11-20 2021-10-12 奥特斯科技(重庆)有限公司 制造部件承载件的方法、部件承载件以及半制成产品
US11439022B2 (en) * 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
KR20220130916A (ko) * 2021-03-19 2022-09-27 삼성전기주식회사 전자부품 내장기판

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130595A (ja) * 1985-12-02 1987-06-12 株式会社東芝 電気回路装置の製造方法
JP3312611B2 (ja) * 1999-05-14 2002-08-12 日本電気株式会社 フィルムキャリア型半導体装置
KR100747022B1 (ko) * 2006-01-20 2007-08-07 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제작방법
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
TWI341577B (en) * 2007-03-27 2011-05-01 Unimicron Technology Corp Semiconductor chip embedding structure
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP4828559B2 (ja) * 2008-03-24 2011-11-30 新光電気工業株式会社 配線基板の製造方法及び電子装置の製造方法
TW201003870A (en) * 2008-07-11 2010-01-16 Phoenix Prec Technology Corp Printed circuit board having semiconductor component embeded therein and method of fabricating the same
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
KR101109287B1 (ko) * 2008-08-18 2012-01-31 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
US20150223341A1 (en) 2015-08-06
KR20150093032A (ko) 2015-08-17
KR101601815B1 (ko) 2016-03-10
JP2015149477A (ja) 2015-08-20

Similar Documents

Publication Publication Date Title
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR101824342B1 (ko) 반도체 소자 패키지 어셈블리 및 그 형성방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
US20140035138A1 (en) Package structure having embedded semiconductor component and fabrication method thereof
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102356811B1 (ko) 인쇄회로기판, 패키지 및 그 제조방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20170067481A (ko) 인쇄회로기판, 전자소자 패키지 및 그 제조방법
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR102249660B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR102240704B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR102023729B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101086835B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160810

R150 Certificate of patent or registration of utility model

Ref document number: 5989814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250